皇区26之间的边界处的ρη结扩展入漂移区28。另外，耗尽层从ρη结也略微地扩展入体区22。此时，当在势皇区26中η型杂质浓度高，耗尽层很可能扩展入体区22，从而体区22的电阻变高。在体区22的电阻高的情况下，当IGBT导通时，体区22的电位很可能是高的。因此，电流很可能从没有沟道的体区22流向发射极区20。因此，当电流从没有沟道的体区22流向发射极区20，由发射器区20、体区22和势皇区26构成的寄生ηρη晶体管被导通。由于寄生ηρη晶体管的电流变成利用体区22、η型区26至30和集电极区32构成的寄生ρηρ晶体管的基极电流，寄生ρηρ晶体管也被导通。其结果是，由寄生ηρη型晶体管和寄生ρηρ晶体管构成的寄生晶闸管被导通，从而电流控制变得困难。即，在IGBT区90中，生成所谓的闩锁。但是，根据实施例1的半导体装置10，如下所述，势皇区26中的η型杂质浓度低。因此，难以发生闩锁。
[0051]图2示出沿图1的I1-1I线的杂质浓度分布。在附图中公开的显示杂质浓度的每个曲线图中，竖轴示出从半导体基板12的顶表面起的深度(位置)，横轴示出对数标度的杂质浓度。如图2所示，η型杂质浓度随着从半导体基板12的顶表面(在图2的上端的位置)向更深的位置前进而上升，并在柱区24中获得极大值Al。在相比于极大值Al的深度的下侧上，η型杂质浓度随着向更深的位置前进而降低，同时形成和缓曲线(mild curve)。然后，在柱区24与势皇区26的边界的附近，形成η型杂质浓度的斜率不连续地改变的折点XI。在相比于折点Xl的下侧上，η型杂质浓度随着向更深的位置前进而降低，同时形成和缓曲线。在漂移区28中，11型杂质浓度以低的且基本上恒定的浓度分布。此外，如图2所示，在柱区24中，P型杂质以相对高的浓度分布。
[0052]半导体装置10的顶表面侧上的半导体层中的每一个都通过杂质注入和通过杂质扩散而形成。由于制造实施例1的半导体装置10的方法的特征在于形成柱区24、势皇区26和低浓度体区22b的步骤，因此将在下面描述这些步骤。
[0053]在执行注入杂质的步骤前，如图3的曲线图nl所示，半导体基板12中的η型杂质在半导体基板12的整体内具有基本均匀的分布。此时的η型杂质浓度(曲线图A的浓度)与图2中所示的漂移区28中的η型杂质浓度基本相同。
[0054]在形成半导体基板12的顶表面的低浓度体区22b的步骤中，在IGBT区90和二极管区92的几乎整个区上注入P型杂质，之后，注入的P型杂质被扩散。因此，形成低浓度体区22b。此时，同时也形成低浓度阳极区34b。因此，由于在IGBT区90和二极管区92的几乎整个区上，注入了P型杂质，如图3所示，P型杂质也注入在将形成柱区24的区中。
[0055]在形成半导体基板12的顶表面的势皇区26的步骤中，在IGBT区90和二极管区92的几乎整个区上注入η型杂质。在此，在半导体基板12的顶表面的附近(很浅的位置)，注入η型杂质。此后，注入的η型杂质被扩散。这里，调整扩散步骤的时间、条件等，使得η型杂质的扩散距离变长。因此，如图3的曲线图η2所示，η型杂质可以被广泛地分布到深的位置。
[0056]在形成柱区24的步骤中，在对应于柱区24的范围内形成有开口的掩模形成在半导体基板12上。然后，η型杂质通过掩模被注入在半导体基板12中。由此，η型杂质仅注入在将形成柱区24的区中。此外，在此，控制η型杂质的注入能量，使得注入在半导体基板12中的η型杂质的平均停止位置可以是图2和图3中的极大值Al的深度(S卩，使得极大值Al可以位于柱区24中)。当η型杂质被注入时，注入的η型杂质被扩散，并且η型杂质被如图3的曲线图n3中所示地分布。
[0057]上述的形成低浓度体区22b的步骤、形成势皇区26的步骤和形成柱区24的步骤可以以任何顺序执行。
[0058]当杂质如上所述地被注入和扩散时，如图2所示，可以得到具有极大值Al和折点XI的杂质浓度分布。图3中的曲线图n2广泛地延伸到比曲线图n3更靠下的侧。因此，通过曲线图n2扩展到相比于曲线图n3的下侧的部分，形成势皇区26。
[0059]根据上述方法，在相比于在柱区24中注入的η型杂质所分布的区(图3的曲线图n3的区)的下侧上，分布有在势皇区26中注入的η型杂质(图3的曲线图n2)。换句话说，在形成柱区24的步骤中注入的η型杂质不那么多地分布在势皇区26中。因此，势皇区26中的η型杂质浓度低。因此，半导体装置10不太可能引起闩锁。
[0060]实施例2的半导体装置的剖面结构与图1中所示的实施例1的半导体装置10的相同。在实施例2的半导体装置中，当沿图1的I1-1I线观看时，杂质如图4所示地分布。在实施例2的半导体装置中，以与实施例1的半导体装置10相同的方式，η型杂质浓度具有极大值Al。另外，在形成在极大值Al的下侧上的折点Xl的下侧上，η型杂质浓度变化以增加。即，在折点Xl，η型杂质浓度具有极小值。此外，在折点Xl的下侧上，形成η型杂质浓度的极大值Α2。极大值Α2存在于势皇区26中。在极大值Α2的下侧上，η型杂质浓度减小到漂移区28中的浓度。另外，图4的p型杂质浓度分布与图2的p型杂质浓度分布基本相同。
[0061]根据制造实施例2的半导体装置的方法，形成低浓度体区22b的步骤和形成柱区24的步骤以与实施例1基本相同的方式进行。因此，获得图5中曲线图nl、n3和P所示的分布。根据实施例2的制造的方法，执行形成势皇区26的步骤，使得η型杂质的平均停止位置成为对应于势皇区26的深度。此后，执行扩散所注入的η型杂质的步骤，使得扩散距离变得相对短。因此，注入的η型杂质被如图5的曲线图η2所示地分布。即，在势皇区26中，形成极大值Α2。在所述方法中，如图5所示，在曲线图η3中具有相对低的η型杂质浓度的区(即，比极大值Al深的侧)中，形成势皇区26。因此，势皇区26可以通过注入相对低浓度的η型杂质来形成。因此，可以降低势皇区26中的η型杂质浓度。因此，实施例2的半导体装置不大可能引起闩锁。
[0062]实施例3的半导体装置的剖面结构与图1中所示的实施例1的半导体装置10的相同。在实施例3的半导体装置中，当沿图1的I1-1I线观看时，杂质如图6所示地分布。在实施例3的半导体装置中，以与实施例2的半导体装置10相同的方式，η型杂质浓度具有极大值Al和Α2以及折点XI。
[0063]根据制造实施例3的半导体装置的方法，形成低浓度体区22b的步骤和形成柱区24的步骤以与实施例1基本相同的方式进行。因此，获得图7的曲线图nl、n3和P中所示的分布。根据实施例2的制造的方法，执行形成势皇区26的步骤，使得η型杂质的平均停止位置成为对应于势皇区26的深度。另外，注入η型杂质，使得平均停止位置成为这样的深度，在该深度没有分布通过在柱区24中的杂质注入所注入的η型杂质。因此，如图7所示，极大值Α2形成在曲线图η3的值基本上为零的深度处。因此，通过将势皇区26形成在曲线图η3的值基本上为零的深度处，势皇区26中的η型杂质浓度可降低更多。因此，实施例3的半导体装置不大可能引起闩锁。
[0064]在实施例4的半导体装置中，如图8所示，下部体区80形成在势皇区26和漂移区28之间。实施例4的半导体装置的其他结构与实施例1的半导体装置的那些相同。
[0065]在实施例1的半导体装置中，当IGBT被关断时，势皇区26和漂移区28被耗尽，电压由耗尽区保持。因为体区22的角部22c(面对柱区24和势皇区26的角部:参照图1)这样地面对耗尽区，电场很可能集中在角部22c。
[0066]另一方面，在实施例4的半导体装置中，耗尽层主要从下部体区80扩展入漂移区28。