因此，电压主要施加至漂移区28。因此，高电压不太可能产生在体区22的角部22c的附近，电场也不太可能集中在角部22c。因此，实施例4的半导体装置具有高的雪崩电阻。
[0067]此外，当下部体区80通过杂质的注入和扩散而形成时，注入在下部体区80中的P型杂质的一部分也分布到势皇区26。由于在势皇区26中P型杂质成为η型杂质的相对物(counterpart)，势皇区26中的实际η型杂质浓度变低。因此，耗尽层变得更加难以扩展到体区22内。因此，实施例4的半导体装置更不易引起闩锁。
[0068]在如上所述的实施例的每个中，在低浓度体区22b中注入P型杂质的步骤中，在柱区24中也注入P型杂质。然而，在相关的步骤中，对应于柱区24的表面可以被掩蔽，以便不在柱区24中注入P型杂质。根据这样的结构，可以降低在形成柱区24的步骤中的η型杂质的注入浓度。结果是，还可以降低在形成势皇区26的步骤中的η型杂质的注入浓度。因此，半导体装置能够更不太可能引起闩锁。在这种情况下，柱区24中的P型杂质浓度的平均值可以设定为小于I X 115个原子/cm3。
[0069]另外，在上述各实施例中，虽然阳极区34形成在二极管区92中，但是不一定需要阳极区34。例如，在半导体基板12的整个顶表面侧上，可以形成图1的IGBT区90的顶表面侧的结构。IGBT区90中的体区22可以以与阳极区34基本相同的方式操作。此外，如上所述，IGBT区90中的柱区24以与二极管区92中的柱区24基本相同的方式操作。在这种情况下，体区22结合了作为阳极区34的功能。因此，即使在这样的结构中，半导体装置可以以与上述各实施例大致相同的方式操作。
[0070]另外，在上述各实施例中，虽然形成了缓冲区30，但是也可以不形成缓冲区30。即，漂移区28可以直接接触集电极区32。
[0071]另外，在上述各实施例中，虽然折点Xl位于势皇区26中，但折点Xl可以位于柱区24中。
[0072]虽然本发明的具体实施例已经详细地描述，但是这些仅仅是说明性的，并不限制本发明。上述例举的具体实施例的各种变化和修改都包括在本发明中。本说明书或附图中描述的技术要素单独或以其各种组合发挥技术有用性。
【主权项】
1.一种半导体装置，所述半导体装置包括: 半导体基板； 上部电极，所述上部电极形成在所述半导体基板的顶表面上； 下部电极，所述下部电极形成在所述半导体基板的底表面上；以及 栅电极，其中 发射极区、体区、柱区、势皇区、漂移区、集电极区和阴极区形成在所述半导体基板中， 所述发射极区具有η型杂质并且连接到所述上部电极， 所述体区具有P型杂质，其形成在所述发射极区的横向侧上和下侧上，并且连接到所述上部电极， 所述柱区具有η型杂质，其形成在所述体区的横向侧上，并沿着从所述半导体基板的所述顶表面到所述体区的下端的深度延伸，所述柱区连接到所述上部电极，并且通过所述体区而与所述发射极区分隔， 所述势皇区具有η型杂质，其形成在所述体区和所述柱区的下侧上，并通过所述体区而与所述发射极区分隔， 所述漂移区具有η型杂质，其形成在所述势皇区的下侧上，并通过所述势皇区而与所述发射极区分隔，且具有比所述势皇区中的η型杂质浓度低的η型杂质浓度， 所述集电极区具有P型杂质，其形成在所述漂移区的下侧上，且连接到所述下部电极，并通过所述漂移区而与所述势皇区分隔， 所述阴极区具有η型杂质，其形成在所述漂移区的所述下侧上，并连接到所述下部电极，所述阴极区通过所述漂移区而与所述势皇区分隔，并具有比所述漂移区中的所述η型杂质浓度高的η型杂质浓度， 穿过所述发射极区、所述体区和所述势皇区并到达所述漂移区的沟槽形成在所述半导体基板的所述顶表面上， 所述沟槽的内表面覆盖有栅极绝缘膜， 所述栅电极布置在所述沟槽中， 在所述柱区和所述势皇区中沿深度方向的η型杂质浓度分布具有在所述柱区中的极大值，并且 所述η型杂质浓度分布沿所述深度方向在比所述柱区中的所述极大值深的侧上具有折点。2.根据权利要求1所述的半导体装置，其中所述η型杂质浓度分布具有在所述势皇区中的极大值。3.根据权利要求1或2所述的半导体装置，其中 P型下部体区形成在所述势皇区和所述漂移区之间，并且 所述下部体区分隔所述势皇区和所述漂移区，并通过所述势皇区而与所述体区分隔，且通过所述漂移区而与所述集电极区和所述阴极区分隔。4.根据权利要求1至3中的任一项所述的半导体装置，其中所述柱区中P型杂质浓度的平均值小于I X 115个原子/cm3。5.—种制造包括半导体基板、上部电极、下部电极和栅电极的半导体装置的方法，所述方法包括: 通过在所述半导体基板中注入η型杂质来形成势皇区； 通过在所述半导体基板中注入η型杂质来形成柱区；以及 当形成所述势皇区时，使所述η型杂质分布到比形成所述柱区的区深的位置，其中 所述上部电极形成在所述半导体基板的顶表面上， 所述下部电极形成在所述半导体基板的底表面上， 发射极区、体区、所述柱区、所述势皇区、漂移区、集电极区和阴极区形成在所述半导体基板中， 所述发射极区具有η型杂质并且连接到所述上部电极， 所述体区具有P型杂质，其形成在所述发射极区的横向侧上和下侧上，并且连接到所述上部电极， 所述柱区具有η型杂质，其形成在所述体区的横向侧上，并沿着从所述半导体基板的所述顶表面到所述体区的下端的深度延伸，所述柱区连接到所述上部电极，并且通过所述体区而与所述发射极区分隔， 所述势皇区具有η型杂质，其形成在所述体区和所述柱区的下侧上，并通过所述体区而与所述发射极区分隔， 所述漂移区具有η型杂质，其形成在所述势皇区的下侧上，并通过所述势皇区而与所述发射极区分隔，且具有比所述势皇区的η型杂质浓度低的η型杂质浓度， 所述集电极区具有P型杂质，其形成在所述漂移区的下侧上，且连接到所述下部电极，并通过所述漂移区而与所述势皇区分隔， 所述阴极区具有η型杂质，其形成在所述漂移区的所述下侧上，并连接到所述下部电极，所述阴极区通过所述漂移区而与所述势皇区分隔，并具有比所述漂移区中的所述η型杂质浓度高的η型杂质浓度， 穿过所述发射极区、所述体区和所述势皇区并到达所述漂移区的沟槽形成在所述半导体基板的所述顶表面上， 所述沟槽的内表面覆盖有栅极绝缘膜，并且 所述栅电极布置在所述沟槽中。6.根据权利要求5所述的制造的方法，进一步包括: 使当形成所述势皇区时所述η型杂质的平均停止位置比当形成所述柱区时所述η型杂质的平均停止位置深。7.根据权利要求5或6所述的制造的方法，进一步包括: 通过在所述半导体基板中注入P型杂质来形成所述体区；以及 当形成所述体区时，通过掩蔽形成所述柱区的区的至少一部分来在所述半导体基板中注入所述P型杂质。
【专利摘要】半导体装置(10)包括：半导体基板(12)、上部电极(14)、下部电极(16)和栅电极(42)。在半导体基板中，形成体区(22)、柱区(24)和势垒区(26)。柱区具有n型杂质，形成在体区的横向侧上，并且沿着从半导体基板的顶表面到体区的下端的深度延伸。势垒区具有n型杂质，并形成在体区和柱区的下侧上。势垒区形成在柱区的下侧上。在柱区和势垒区中沿深度方向的n型杂质浓度分布具有在柱区中的极大值。n型杂质浓度分布在比极大值深的侧上具有折点。
【IPC分类】H01L29/40, H01L29/739, H01L29/08, H01L29/861, H01L29/06, H01L29/78, H01L29/872
【公开号】CN105684153
【申请号】
【发明人】大河原淳, 山下侑佑, 町田悟
【申请人】丰田自动车株式会社
【公开日】2016年6月15日
【申请日】2014年10月30日