一种逐次逼近型模数转换器及其开关时序的制作方法
【专利摘要】本发明涉及一种逐次逼近型模数转换器及其开关时序。该开关时序包括采样步骤和转换周期步骤。本发明采用上极板采样和单边电容同时转换方法使MSB和MSB?1位量化的功耗为0，同时通过将MSB电容进行拆分并在激活的电容阵列上使用回打技术，使从MSB?2开始的开关周期可以只使用三个参考电平(Vcm、Vref和Gnd)中的两个(Vcm和Vref、Vcm和Gnd)作为参考电平来切换正在使用的电容阵列，最终提出了一种高线性度，高能效SAR?ADC开关时序。
【专利说明】
一种逐次逼近型模数转换器及其开关时序
技术领域
[0001] 本发明涉及集成电路技术领域，特别涉及一种逐次逼近型模数转换器及其开关时 序。
【背景技术】
[0002] 随着集成电路技术领域的高速发展，对于逐次逼近寄存器型以^⑶^"^ Approximation-Register，简称SAR)模数转换器（Analog-to-digital converter，简称 ADC)的使用已经变得越来越普遍，尤其由于其高能效性，已被广泛应用在无线传感网络和 植入式生物医学设备上。
[0003] 因为电容阵列是影响SAR-ADC能耗和线性度的主要限制因素，所以人们已经提出 了一些高能效开关时序（即SAR-ADC电容阵列的转换方法)来降低功耗。相比于传统开关时 序，单调开关时序，三电平开关时序，改进的调制与编码策略（Modulation and Coding Scheme，简称MCS)开关时序和Ref型开关时序分别使平均开关能耗减少了87.5%，81.2%， 93.7%和 98%。
[0004] 然而，以上五种开关时序没有考虑电容阵列的复位能量，并且这部分能量在开关 时序总功耗中占有很大的比重。此外，在设计SAR-ADC时必须考虑开关时序对线性度的影 响。最佳的开关时序必须具有好的能效和线性度。因此，如何设计SAR-ADC及其转换方法就 变得极其重要。
【发明内容】
[0005] 因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种逐次逼近型模数 转换器及其开关时序。
[0006] 具体地，本发明一个实施例提出的一种逐次逼近型模数转换器，包括:模拟信号输 入端、电容阵列组、比较器、逻辑模块及参考电平端;所述电容阵列组包括第一电容阵列和 第二电容阵列；其特征在于，所述参考电平端包括第一电平、第二电平和第三电平;所述逻 辑模块内部存储的开关时序包括如下转换周期步骤：
[0007]步骤一、对采样的模拟信号直接进行比较确定第一位比较结果；
[0008] 步骤二、根据所述第一位比较结果，将采样的模拟信号电压值低的电容阵列的下 极板全部切换至所述第二电平;进行比较确定第二位比较结果；
[0009] 步骤三、判断所述第二位比较结果是否等于所述第一位比较结果;若是，则将所述 采样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至第三电平，执行步骤四；若 否，则将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板 切换至所述第一电平，执行步骤六；
[0010] 步骤四、进行比较确定下一位比较结果；判断所述下一位比较结果是否等于所述 第一位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下 极板切换至所述第三电平;若否，则将所述采样的模拟信号电压值低的电容阵列的下一位 电容的下极板切换至所述第三电平，同时将所述MSB与所述下一位电容同等数量的单位电 容的下极板切换至所述第二电平；
[0011]步骤五、重复执行步骤四直到比较结束；
[0012] 步骤六、进行比较确定下一位比较结果；判断所述下一位比较结果是否等于所述 第一位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下 极板切换至所述第二电平;若否，则将所述采样的模拟信号电压值低的电容阵列的MSB与所 述下一位电容同等数量的单位电容的下极板切换至所述第一电平；
[0013] 步骤七、重复执行步骤六直到比较结束。
[0014] 在发明的一个实施例中，若所述现场直播数据传输链包括多个所述卫星接收设备 时，则所述监控服务器同时信号连接多个所述卫星接收设备。
[0015] 在本发明的一个实施例中，所述开关时序在切换周期步骤之前还包括采样步骤：
[0016] 将所述第一电容阵列与所述第二电容阵列的下极板均连接接地电平以用于对所 述模拟信号输入端输入的模拟信号进行采样。
[0017] 在本发明的一个实施例中，所述模数转换器还包括选择开关，所述选择开关用于 根据所述开关时序的指令选通所述参考电平端的所述第一电平、所述第二电平或者所述第 三电平。
[0018] 在本发明的一个实施例中，所述第一电平为Gnd电平，所述第二电平为V?电平，所 述第三电平为Vref电平;或者
[0019] 所述第一电平为Vref电平，所述第二电平为V?电平，所述第三电平为Gnd电平。
[0020] 在本发明的一个实施例中，还包括数字信号输出端，电连接至所述逻辑模块。
[0021] 本发明另一个实施例提出的一种逐次逼近型模数转换器的开关时序，包括如下步 骤：
[0022] 步骤a、将所述第一电容阵列与所述第二电容阵列的下极板均连接Gnd电平以用于 对所述模拟信号输入端输入的模拟信号进行采样；
[0023] 步骤b、对采样的模拟信号直接进行比较确定第一位比较结果；
[0024] 步骤c、根据所述第一位比较结果，将采样的模拟信号电压值低的电容阵列的下极 板全部切换至V?电平;进行比较确定第二位比较结果；
[0025] 步骤d、判断所述第二位比较结果是否等于所述第一位比较结果;若是，则将所述 米样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至V ref电平，执行步骤e;若 否，则将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板 切换至Gnd电平，执行步骤j;
[0026] 步骤e、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第 一位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极 板切换至Vrrf电平;若否，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下 极板切换至Vref电平，同时将所述MSB与所述下一位电容同等数量的单位电容的下极板切换 至V?电平；
[0027] 步骤f、重复执行步骤e直到比较结束；
[0028] 步骤j、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第 一位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极 板切换至V?电平;若否，则将所述采样的模拟信号电压值低的电容阵列的MSB与所述下一位 电容同等数量的单位电容的下极板切换至Gnd电平；
[0029] 步骤h、重复执行步骤j直到比较结束。
[0030] 本实施例，在采样输入信号时，两组电容阵列的下极板都接地，采样结束后直接进 行比较而不用进行电容切换就可以产生第一位比较结果，不存在电容失配引起的线性度变 差;根据第一位的比较结果，将两组电容阵列中的一组电容阵列下极板电位全部切换接到 V?，而另一组电容阵列在接下来的比较过程中始终保持不变，然后进行比较产生第二位比 较结果。由于切换的那组电容阵列下极板都接到了相同的参考电平V?，所以也不存在电容 失配引起线性度的恶化。因此，通过前两步比较的改进，本开关时序方案的INL和DNL比传统 开关时序减少了四分之一。
[0031] 此外，通过采用上极板采样和单边电容同时转换方法使MSB和MSB-ι位量化的功耗 为0,通过将MSB电容进行拆分，在实现相同位数的比较时，本发明的开关时序使用的电容比 传统开关时序减少了75%。
[0032] 再者，通过在被激活的电容阵列上使用回打技术，使剩余的切换周期可以只使用 三个参考电平(Vcm、V ref和Gnd)中的两个(V?和Vref、V?和Gnd)作为参考电平来切换正在使用 的电容阵列，而且使用的这两个参考电平值差别更小，从而大大降低了开关时序功耗。与传 统开关时序相比，本方案将总功率效率值提高了98.08%。
[0033]通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知 道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考 附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念 地说明此处描述的结构和流程。
【附图说明】
[0034]下面将结合附图，对本发明的【具体实施方式】进行详细的说明。
[0035]图1为本发明实施例的SAR-ADC的电路结构示意图。
[0036]图2为本发明实施例的SAR-ADC的开关时序工作流程图。
[0037]图3为本发明实施例的SAR-ADC采样阶段的开关时序工作示意图。
[0038]图4-图10为本发明实施例的SAR-ADC AD转换周期的开关时序工作示意图。
[0039] 图11为本发明实施例的复位能量模型示意图。
[0040] 图12为本发明实施例的实验结果仿真图。
[0041] 图13为本发明实施例给出的200采样样本的蒙特卡洛分析仿真图。
【具体实施方式】
[0042]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0043] 实施例一
[0044]请参见图1，图1为本发明实施例的SAR-ADC的电路结构示意图，该ADC可以包括模 拟信号输入端(Vin、vip)、电容阵列组11、比较器13、逻辑模块15、数字信号输出端(out)及参 考电平端(￥^、￥_611(1)。其中，电容阵列组11的第一电容阵列（(：1、02、03、……、CN)的上极 板均电连接至模拟信号输入端νιη，第二电容阵列(C1'、C2'、C3'、……、CN'）的上极板均电连 接至模拟信号输入端V1P，第一电容阵列及第二电容阵列的下极板均通过选择开关电连接至 参考电平端处。逻辑模块15内部存储有本发明设计的开关时序，选择开关根据该开关时序 的指令选通参考电平端处的不同参考电平(V rrf或V?或Gnd)以连接至电容阵列的下极板。
[0045] 具体地，该开关时序包括如下步骤：
[0046] 【采样步骤】
[0047] 将所述第一电容阵列与所述第二电容阵列的下极板均连接所述Gnd电平以用于对 所述模拟信号输入端输入的模拟信号进行采样。
[0048]其中，该开关时序使第一电容阵列和第二电容阵列的上极板采样下极板接地完成 对输入模拟信号的米样。
[0049]【转换周期步骤】
[0050]步骤一、对采样的模拟信号直接进行比较确定第一位比较结果。
[0051 ] 其中，采样值直接比较产生最高位(Most Significant Bit，简称MSB)(D1)。
[0052]步骤二、根据所述第一位(D1)比较结果，将采样的模拟信号电压值低的电容阵列 的下极板全部切换至所述V?电平;进行比较确定第二位(D2)比较结果。
[0053]其中，基于检测到的MSB，将输入模拟信号电压低的电容阵列下极板全部接到V?， 在随后的转换过程中另一组电容阵列保持不变，从而产生第二位比较结果(D2)。
[0054]步骤三、判断第二位(D2)比较结果是否等于第一位(D1)比较结果;若是，则将所述 采样的模拟信号电压值低的电容阵列的MSB电容的下极板切换至Vrrf电平，执行步骤四；若 否，则将所述采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切 换至所述Gnd电平，执行步骤六。
[0055]其中，MSB电容被拆分且在被激活电容阵列上使用回打技术，从而仅仅使用三个电 平中的两个作为参考电平(V?和Vrrf、Van和Gnd)。因此，两个参考电平之间的差别更小，根据 最先产生的D1和D2,在接下来的切换周期中使用这两个电压来切换正在使用的电容阵列。 如果D1=D2,使用VcdPVrrf来产生下一个比较电平。否则，在余下的切换周期中使用￥"和 Gnd作为参考电平。
[0056]步骤四、进行比较确定下一位比较结果；判断所述下一位比较结果是否等于所述 第一位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下 极板切换至所述Vrrf电平;若否，则将所述采样的模拟信号电压值低的电容阵列的下一位电 容的下极板切换至所述Vref电平，同时还需要将所述MSB与所述下一位电容同等数量的单位 电容的下极板切换至所述V?电平。
[0057]步骤五、重复执行步骤四直到比较结束。
[0058] 其中，对于步骤四，如果D1=D2,将MSB电容上所接的参考电平V?切换成Vref后再次 进行比较来产生第三个比较结果(D3)。对于下一次转换周期，如果D3 = D1，应该将包含有2 &4)个单位电容的第三位相关电容的参考电平连接到Vref，其中N为SAR-ADC的位数。否则， MSB电容必须将同等数量的单位电容切换回V?。这一过程将在余下位的比较过程中继续下 去。
[0059]步骤六、进行比较确定下一位比较结果；判断所述下一位比较结果是否等于所述 第一位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下 极板切换至所述V?电平;若否，则将所述采样的模拟信号电压值低的电容阵列的MSB电容与 所述下一位电容同等数量的单位电容的下极板切换至所述Gnd电平。
[0060]步骤七、重复执行步骤六直到比较结束。
[0061 ]其中，对于步骤六，如果D2辛D1，除了MSB电容，将剩下所有电容上所接的参考电平 V?切换成Gnd后再次进行比较来产生下一位比较电平。对于第三次转换周期，如果D3 = D1， 应该将包含有2(N_4)个单位电容的第三位相关电容的参考电平连接到V?。否则，MSB电容必 须将同等数量的单位电容所连接的参考电平由V?变为Gnd。这一过程将在余下位的比较过 程中继续下去。
[0062]本发明实施例采用上极板采样和单边电容同时转换的方法使MSB和次高位(MSB-1)位量化的功耗为〇,同时通过将MSB电容进行拆分并在激活的电容阵列上使用回打技术， 使从MSB-2开始的开关周期可以只使用三个参考电平(Vref或V?或Gnd)中的两个(Vref和Vcm) 或(Gnd和V?)作为参考电平来切换正在使用的电容阵列。最终提出了一种高线性度，高能效 SAR-ADC开关时序。
[0063]与传统开关时序相比，总功率的平均值减少了98.08%，同时使总电容大小减少了 75%。该开关时序的积分非线性（Integral nonlinearity，简称INL)和差分非线性 (Differential Nonlinearity，简称DNL)误差是传统SAR-ADC开关时序的四分之一。
[0064] 实施例二
[0065]为了更加清楚描述本发明SAR-ADC的开关时序，以下将以4位SAR-ADC为例详细介 绍该开关时序的工作过程。请参见图3-图10,图3为本发明实施例的SAR-ADC采样阶段的开 关时序工作示意图，图4-图10为本发明实施例的SAR-ADC AD转换周期的开关时序工作示意 图。
[0066] 对于参考电平Vref、V?、Gnd，为了方便附图描述，设Vrrf = 1，V? = 1 / 2，Gnd = 0。
[0067] 采样步骤(SO):
[0068] 请参见图3，S0阶段开关时序使第一电容阵列和第二电容阵列的上极板采样，而下 极板由选择开关选通参考电平Gnd完成对输入模拟信号的采样，同时采样值由比较器13直 接比较产生第一个比较结果(Dl)MSB。由此，切换步骤被激活，从而进入转换周期。
[0069]第一次转换周期（S0-S1/S2):
[0070]请参见图4,切换步骤被激活同时将采样信号进行比较来决定MSB。基于检测MSB， 也即Vin是否小于V1P，其中所需要的功耗E = 0。将输入电压低的电容阵列下极板全部接到 V?，在随后的转换过程中另一组电容阵列下极板保持不变，从而产生第二个比较结果(D2)。 也即判断^是否小于Vip，若V in<Vip，则第一电容阵列由选择开关选通参考电平V?=l/2， 而第二电容阵列保持接通参考电平Gnd = 0,进入S1转换状态;若Vin>Vip，则第一电容阵列 保持接通参考电平Gnd = 0而第二电容阵列由选择开关选通参考电平ν?= 1/2,进入S2转换 状态。
[0071] 第二次转换周期(S1-S11/S12)、（S2-S21/S22):
[0072] (S1-S11/S12)请参见图5,如果D2 = D1，其中所需要的功耗将MSB的 电容的下极板所接的参考电平V?= 1/2切换成Vrrf = l，第一电容阵列的其余电容阵列的下 极板所接参考电平保持不变，仍然为V?= 1/2，再次进行比较来产生第三个比较结果(D3); [0073]如果D1辛D2，保持MSB电容的下极板所接的参考电平V? = 1 /2，将第一电容阵列的 其余电容阵列的下极板所接参考电平V?=l/2切换成Gnd = 0,再次进行比较产生第三个比 较结果(D3)。
[0074] (S2-S21/S22)请参见图6,同理可知，如果D2 = D1，将MSB的电容的下极板所接的参 考电平V?=l/2切换成Vrrf = l，第二电容阵列的其余电容阵列的下极板所接参考电平保持 不变，仍然为V?= 1/2，再次进行比较来产生第三个比较结果(D3);
[0075]如果D2辛D1，保持MSB电容的下极板所接的参考电平V? = 1 /2，将第二电容阵列的 其余电容的下极板所接参考电平V?= 1/2切换成Gnd = 0,再次进行比较产生第三个比较结 果(D3)。
[0076] 第三次转换周期（S11-S111/S112)、（S12-S121/S122)、（S21-S211/S212)、（S22-S221/S222) :
[0077] (S11-S111/S112)请参见图7,如果D3 = D1，其中E=CKr2e/7l6 ,将第一电容阵列 的第三位相关电容的下极板所接的参考电平V?= 1 /2切换成Vrrf =1，第一电容阵列的其余 电容阵列的下极板所接参考电平保持不变；
[0078]若果D3辛D1，将第一电容阵列的第三位相关电容的下极板所接的参考电平V?=1/ 2切换成Vref = 1，同时将第一电容阵列的MSB电容中与第三位等量单位电容的下极板所接参 考电平由Vrrf = l转换为ν?=1/2。
[0079] (S12-S121/S122)请参见图8,如果D3 = D1，将第一电容阵列的第三位相关电容的 下极板所接的参考电平Gnd = 0切换成V?=l/2,第一电容阵列的其余电容阵列的下极板所 接参考电平保持不变；
[0080] 若果D3#D1，将第一电容阵列的MSB电容中与第三位等量单位电容的下极板所接 的参考电平由V?=l/2转换为Gnd = 0。
[0081 ] (S21-S211/S212)请参见图9,如果D3 = D1，将第二电容阵列的第三位相关电容的 下极板所接的参考电平V?= 1/2切换成Vrrf = l，第二电容阵列的其余电容阵列的下极板所 接参考电平保持不变；
[0082]若果D3辛D1，将第二电容阵列的第三位相关电容的下极板所接的参考电平V?= 1 / 2切换成Vref = 1，同时将第二电容阵列的MSB电容中与第三位等量单位电容的下极板所接参 考电平由Vrrf = l转换为ν?=1/2。
[0083] (S22-S221/S222)请参见图10,如果D3 = D1，将第二电容阵列的第三位相关电容的 下极板所接的参考电平Gnd = 0切换成V?=l/2,第二电容阵列的其余电容阵列的下极板所 接参考电平保持不变；
[0084]若果D3#D1，将第二电容阵列的MSB电容中与第三位等量单位电容的下极板所接 的参考电平由V?=l/2转换为Gnd = 0。
[0085] 请参见图11，图11为本发明实施例的复位能量模型示意图。在SAR-ADC中，DAC模块 完整的工作过程包括开关电容的切换以及开关电容的复位(为下一个采样阶段准备）。因 此，在评估一个DAC开关时序的全部能量时必须将复位能量考虑进去。对于一些低转换能效 的开关时序，它们的复位能量并不为零(甚至大于开关转换功率）。
[0086] 考虑图11给出的复位过程，电容阵列的所有上极板都切换到相同的电压，那么，整 个过程的复位功率由下式给出：
[0087] Ereset = V [ Cl (Υ~Υι~ Δ V) +C2 (V-V2- Δ ν) +kCN(V-VN- A V) ] = 0 (1)
[0088] 其中，
[0089] Δ V = Ci(V-Vi) +C2(V-V2) +kCN(V-Vn)/Ci+C2+kCN (2)
[0090] 所以本发明提出的开关时序的重置能量为0。
[0091] 请参见图12、图13及表1，图12为本发明实施例的实验结果仿真图，图13为本发明 实施例给出的200采样样本的蒙特卡洛分析仿真图。表1为本发明实施例的开关时序与其他 五种开关时序应用在10位SAR-ADC中各方面性能指标的比较结果。
[0092] 表 1
[0093]
[0095]本实施例，在采样输入信号时，两组电容阵列的下极板都接地，采样结束后直接进 行比较而不用进行电容切换就可以产生第一位比较结果，不存在电容失配引起的线性度变 差;根据第一次的比较结果，将两组电容阵列中的一组电容阵列下极板电位全部切换接到 Vcm，而另一组电容阵列在接下来的比较过程中始终保持不变，然后进行比较产生第二位比 较结果。由于切换的那组电容阵列下极板都接到了相同的参考电平V?，所以也不存在电容 失配引起线性度的恶化。因此，通过前两步比较的改进，本开关时序方案的INL和DNL比传统 开关时序减少了四分之一。
[0096]此外，通过采用上极板采样和单边电容同时转换方法使MSB和MSB-1位量化的功耗 为0,通过将MSB电容进行拆分，在实现相同位数的比较时，本发明的开关时序使用的电容比 传统开关时序减少了75%。
[0097]再者，通过在被激活的电容阵列上使用回打技术，使剩余的切换周期可以只使用 三个参考电平(Vcm、Vref和Gnd)中的两个(V?和Vref、V cm和Gnd)作为参考电平来切换正在使用 的电容阵列，而且使用的这两个参考电平值差别更小，从而大大降低了开关时序功耗。与传 统开关时序相比，本方案将总功率效率值提高了98.08%。
[0098]综上所述，本文中应用了具体个例对本发明逐次逼近型模数转换器的原理及实施 方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时， 对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改 变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附 的权利要求为准。
【主权项】
1. 一种逐次逼近型模数转换器，包括:模拟信号输入端、电容阵列组、比较器、逻辑模块 及参考电平端;所述电容阵列组包括第一电容阵列和第二电容阵列;其特征在于，所述参考 电平端包括第一电平、第二电平和第三电平;所述逻辑模块内部存储的开关时序包括如下 转换周期步骤： 步骤一、对采样的模拟信号直接进行比较确定第一位比较结果； 步骤二、根据所述第一位比较结果，将采样的模拟信号电压值低的电容阵列的下极板 全部切换至所述第二电平;进行比较确定第二位比较结果； 步骤三、判断所述第二位比较结果是否等于所述第一位比较结果;若是，则将所述采样 的模拟信号电压值低的电容阵列的MSB电容的下极板切换至第三电平，执行步骤四；若否， 则将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切换 至所述第一电平，执行步骤六； 步骤四、进行比较确定下一位比较结果；判断所述下一位比较结果是否等于所述第一 位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板 切换至所述第三电平;若否，则将所述采样的模拟信号电压值低的电容阵列的下一位电容 的下极板切换至所述第三电平，同时将所述MSB与所述下一位电容同等数量的单位电容的 下极板切换至所述第二电平； 步骤五、重复执行步骤四直到比较结束； 步骤六、进行比较确定下一位比较结果；判断所述下一位比较结果是否等于所述第一 位比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板 切换至所述第二电平;若否，则将所述采样的模拟信号电压值低的电容阵列的MSB与所述下 一位电容同等数量的单位电容的下极板切换至所述第一电平； 步骤七、重复执行步骤六直到比较结束。2. 如权利要求1所述的模数转换器，其特征在于，所述开关时序在切换周期步骤之前还 包括采样步骤： 将所述第一电容阵列与所述第二电容阵列的下极板均连接接地电平以用于对所述模 拟信号输入端输入的模拟信号进行采样。3. 如权利要求1所述的模数转换器，其特征在于，所述模数转换器还包括选择开关，所 述选择开关用于根据所述开关时序的指令选通所述参考电平端的所述第一电平、所述第二 电平或者所述第三电平。4. 如权利要求1或3所述的模数转换器，其特征在于： 所述第一电平为Gnd电平，所述第二电平为V?电平，所述第三电平为Vrrf电平;或者 所述第一电平为Vrrf电平，所述第二电平为V?电平，所述第三电平为Gnd电平。5. 如权利要求1所述的模数转换器，其特征在于，还包括数字信号输出端，电连接至所 述逻辑模块。6. -种逐次逼近型模数转换器的开关时序，其特征在于，包括如下步骤： 步骤a、将所述第一电容阵列与所述第二电容阵列的下极板均连接Gnd电平以用于对所 述模拟信号输入端输入的模拟信号进行采样； 步骤b、对采样的模拟信号直接进行比较确定第一位比较结果； 步骤c、根据所述第一位比较结果，将采样的模拟信号电压值低的电容阵列的下极板全 部切换至V?电平;进行比较确定第二位比较结果； 步骤d、判断所述第二位比较结果是否等于所述第一位比较结果;若是，则将所述采样 的模拟信号电压值低的电容阵列的MSB电容的下极板切换至Vref电平，执行步骤e;若否，则 将所述与采样的模拟信号电压值低的电容阵列除MSB电容外的其它位电容的下极板切换至 Gnd电平，执行步骤j ; 步骤e、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位 比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切 换至Vrrf电平;若否，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板 切换至V ref电平，同时将所述MSB与所述下一位电容同等数量的单位电容的下极板切换至V? 电平； 步骤f、重复执行步骤e直到比较结束； 步骤j、进行比较确定下一位比较结果;判断所述下一位比较结果是否等于所述第一位 比较结果;若是，则将所述采样的模拟信号电压值低的电容阵列的下一位电容的下极板切 换至V?电平;若否，则将所述采样的模拟信号电压值低的电容阵列的MSB与所述下一位电容 同等数量的单位电容的下极板切换至Gnd电平； 步骤h、重复执行步骤j直到比较结束。
【文档编号】H03M1/38GK105933007SQ201610231354
【公开日】2016年9月7日
【申请日】2016年4月14日
【发明人】刘术彬, 王国益, 刘俊
【申请人】西安电子科技大学昆山创新研究院