一种模数转换电路及模数转换器的制造方法
【专利摘要】本实用新型适用于电子领域，提供了一种模数转换电路及模数转换器，该电路包括：输入端接收模拟输入信号的采样单元；接收预设数字信号的DAC单元；比较单元，其第一、第二反向输入端与DAC单元的第一、第二输出端对应连接，其正向输入端与采样单元的输出端连接；输出数字输出信号的逻辑控制单元，其输入端与比较单元的输出端连接，其三个转换反馈端分别与DAC单元的三个控制端对应连接，其采样反馈端与采样单元的控制端连接。本实用新型的模数转换电路仅需要很少的器件通过简单的逻辑控制既能够实现中等分辨率的中低速的模数转换，比SAR结构在功耗上更低，在面积上更小，降低了产品成本，提高了产品竞争力。
【专利说明】
一种模数转换电路及模数转换器
技术领域
[0001]本实用新型属于电子领域，尤其涉及一种模数转换电路及模数转换器。
【背景技术】
[0002]自然界的信号是模拟的，而信号的处理一般由数字处理单元完成，因而作为模拟信号与数字处理单元的连接桥梁，模数转换器(Analog-to-digital converter，ADC)广泛用在各种设备或者芯片中。
[0003]由于信号处理带宽的需求不一样，导致ADC存在各种各样的需求，主要是在功耗、速度、分辨率、量程等因素进行综合考虑。在中低速和中等分辨率的应用中，现有的ADC—般由逐次逼近(SAR)ADC实现，该类ADC具有功耗低、芯片面积小等优点。但是，在某些应用中，例如指纹传感器图像信号的模拟数字转换中，SAR ADC在功耗和面积上仍然不能满足用户日益增高的需求。
【实用新型内容】
[0004]本实用新型实施例的目的在于提供一种模数转换电路，旨在解决现有中等分辨率的中低速ADC功耗和面积不够小，不足以满足用户需求的问题。
[0005]本实用新型实施例是这样实现的，一种模数转换电路，所述电路包括:
[0006]根据采样控制信号对模拟输入信号进行采样保存，生成模拟采样信号的采样单元，所述采样单元的输入端接收模拟输入信号；
[0007]根据三个逻辑控制信号将预设数字信号转换为两路模拟转换信号的DAC单元，包括一设置端、三个控制端和两个输出端，所述设置端接收预设数字信号；
[0008]将两路模拟转换信号与模拟采样信号比较的比较单元，所述比较单元的第一、第二反向输入端与所述DAC单元的第一、第二输出端对应连接，所述比较单元的正向输入端与所述采样单元的输出端连接；
[0009]根据所述比较单元输出的比较结果输出数字输出信号，并生成三个逻辑控制信号和采样控制信号反馈控制所述DAC单元和所述采样单元的逻辑控制单元，所述逻辑控制单元的输入端与所述比较单元的输出端连接，所述逻辑控制单元的三个转换反馈端分别与所述DAC单元的三个控制端对应连接，所述逻辑控制单元的采样反馈端与所述采样单元的控制端连接，所述逻辑控制单元的输出端输出数字输出信号。
[0010]进一步地，所述采样单元包括:
[0011 ]第四可控开关、电容C3和运算放大器；
[0012]所述第四可控开关的一导通端为所述采样单元的输入端，所述第四可控开关的控制端为所述采样单元的控制端，所述第四可控开关的另一导通端通过所述电容C3接地，所述第四可控开关的另一导通端还与所述运算放大器的正向输入端连接，所述运算放大器的输出端为所述采样单元的输出端与所述运算放大器的反向输入端连接。
[0013]更进一步地，所述第四可控开关为MOS管。[OOM] 更进一步地，所述DAC单元包括:
[0015]第一可控开关、第二可控开关、第三可控开关、电容Cl和电容C2;
[0016]所述第一、第二、第三可控开关的控制端分别为所述DAC单元的三个控制端，所述第二可控开关的一导通端为所述DAC单元的设置端，所述第二可控开关的另一导通端为所述DAC单元的第一输出端通过所述电容Cl接地，所述第二可控开关的另一导通端还与所述第三可控开关的一导通端连接，所述第三可控开关的另一导通端为所述DAC单元的第二输出端通过所述电容C2接地，所述第三可控开关的另一导通端还与所述第一可控开关的一导通端连接，所述第一可控开关的另一导通端接地。
[0017]更进一步地，所述第一、第二、第三可控开关均为MOS管。
[0018]更进一步地，所述比较单元为三输入比较器，所述比较器的两反向输入端为所述比较单元的第一、第二反向输入端，所述比较器的正向输入端为所述比较单元的正向输入端，所述比较器的输出端为所述比较单元的输出端。
[0019]更进一步地，所述逻辑控制单元包括:
[0020]生成时钟控制信号的时钟控制模块；
[0021]根据所述比较单元输出的比较结果和时钟控制信号输出数字输出信号的数字输出模块，所述数字输出模块的输入端为所述逻辑控制单元的输入端，所述数字输出模块的控制端与所述时钟控制模块的输出端连接，所述数字输出模块的输出端为所述逻辑控制单元的输出端；
[0022]根据所述比较单元输出的比较结果生成三个逻辑控制信号的转换控制模块，所述转换控制模块的输入端为所述逻辑控制单元的输入端，所述转换控制模块的三个输出端为所述逻辑控制单元的三个转换反馈端；
[0023]根据所述比较单元输出的比较结果生成采样控制信号的采样控制模块，所述采样控制模块的输入端为所述逻辑控制单元的输入端，所述采样控制模块的输出端为所述逻辑控制单元的采样反馈端。
[0024]本实用新型实施例的另一目的在于，提供一种包括上述模数转换电路的模数转换器。
[0025]本实用新型实施例提出的模数转换电路仅需要很少的器件通过简单的逻辑控制既能够实现中等分辨率的中低速的模数转换，比SAR结构在功耗上更低，在面积上更小，降低了产品成本，提高了产品竞争力，解决SAR在某些应用环境不能满足系统需求的问题。
【附图说明】
[0026]图1为本实用新型实施例提供的模数转换电路的结构图；
[0027]图2为本实用新型实施例提供的模数转换电路的示例电路结构图；
[0028]图3为本实用新型实施例提供的4BIT模数转换示意图。
【具体实施方式】
[0029]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0030]本实用新型实施例提出的模数转换电路仅需要很少的器件通过简单的逻辑控制既能够实现中等分辨率的中低速的模数转换，比SAR结构在功耗上更低，在面积上更小，降低了产品成本，提高了产品竞争力，解决SAR在某些应用环境不能满足系统需求的问题。
[0031]图1示出了本实用新型实施例提供的模数转换电路的结构，为了便于说明，仅示出了与本实用新型相关的部分。
[0032]作为本实用新型一实施例，该模数转换电路可以应用于模数转换器、模数转换芯片以及各种应用芯片中。
[0033]该模数转换电路包括:
[0034]采样单元11，用于根据采样控制信号对模拟输入信号Vin进行采样保存，生成模拟采样信号，采样单元11的输入端接收模拟输入信号；
[0035]DAC(digital-to-Analog converter，数模转换)单元12，用于根据三个逻辑控制信号将预设数字信号VRH转换为两路模拟转换信号，DAC单元12包括一设置端、三个控制端和两个输出端，设置端接收预设数字信号VRH;
[0036]比较单元13，用于将两路模拟转换信号与模拟采样信号比较，比较单元13的第一、第二反向输入端与DAC单元12的第一、第二输出端对应连接，比较单元13的正向输入端与采样单元11的输出端连接；
[0037]逻辑控制单元14，用于根据比较单元13输出的比较结果输出数字输出信号Dout〈N: 1>，并生成三个逻辑控制信号和采样控制信号反馈控制DAC单元12和采样单元11，逻辑控制单元14的输入端与比较单元13的输出端连接，逻辑控制单元14的三个转换反馈端分别与DAC单元12的三个控制端对应连接，逻辑控制单元14的采样反馈端与采样单元11的控制端连接，逻辑控制单元14的输出端输出数字输出信号Dout〈N:1 >。
[0038]在本实用新型实施例中，采样单元11对模拟输入信号进行采样保存，DAC单元12将提前给定的数字信号VRH转换成模拟信号，此处数字信号VRH可以为满幅电压，然后比较单元13将DAC单元12输出的模拟信号与采样单元11采样得到模拟采样信号比较，并将比较结果输出给逻辑控制单元14进行逻辑处理，逻辑控制单元14根据比较器的比较结果控制DAC单元12的输入，以及输出数字输出信号的量化结果。
[0039]本实用新型实施例提出的模数转换电路仅需要很少的器件通过简单的逻辑控制既能够实现中等分辨率的中低速的模数转换，比SAR结构在功耗上更低，在面积上更小，降低了产品成本，提高了产品竞争力，解决SAR在某些应用环境不能满足系统需求的问题。
[0040]图2示出了本实用新型实施例提供的模数转换电路的示例电路结构，为了便于说明，仅示出了与本实用新型相关的部分。
[0041]作为本实用新型一实施例，采样单元11包括:
[0042 ] 第四可控开关SWl 4、电容C3和运算放大器OP;
[0043]第四可控开关SW14的一导通端为采样单元11的输入端，第四可控开关SW14的控制端为采样单元11的控制端，第四可控开关SW14的另一导通端通过电容C3接地，第四可控开关SW14的另一导通端还与运算放大器OP的正向输入端连接，运算放大器OP的输出端为采样单元11的输出端与运算放大器OP的反向输入端连接。
[0044]作为本实用新型一实施例，DAC单元12包括:
[0045]第一可控开关SWl 1、第二可控开关SWl 2、第三可控开关SWl 3、电容Cl和电容C2;
[0046]第一可控开关SWll、第二可控开关SW12、第三可控开关SW13的控制端分别为DAC单元12的三个控制端，第二可控开关SW12的一导通端为DAC单元12的设置端，第二可控开关SW12的另一导通端为DAC单元12的第一输出端通过电容Cl接地，第二可控开关SW12的另一导通端还与第三可控开关SW13的一导通端连接，第三可控开关SW13的另一导通端为DAC单元12的第二输出端通过电容C2接地，第三可控开关SW13的另一导通端还与第一可控开关Sffl I的一导通端连接，第一可控开关SWl I的另一导通端接地。
[0047]优选地，第一可控开关SWl 1、第二可控开关SW12、第三可控开关SW13、第四可控开关SW14均为MOS管，MOS管的电流输入端、输出端分别为可控开关的两导通端，MOS管的栅控制端为可控开关的控制端。
[0048]作为本实用新型一实施例，比较单元13为三输入比较器Comp，比较器Comp的两反向输入端为比较单元13的第一、第二反向输入端，比较器Comp的正向输入端为比较单元13的正向输入端，比较器Comp的输出端为比较单元13的输出端。
[0049]作为本实用新型一实施例，逻辑控制单元14包括:
[0050]时钟控制模块141，用于生成时钟控制信号；
[0051]数字输出模块142，用于根据比较单元13输出的比较结果和时钟控制信号输出数字输出信号，数字输出模块142的输入端为逻辑控制单元14的输入端，数字输出模块142的控制端与时钟控制模块的输出端连接，数字输出模块142的输出端为逻辑控制单元14的输出立而;
[0052]转换控制模块143，用于根据比较单元13输出的比较结果生成三个逻辑控制信号，转换控制模块143的输入端为逻辑控制单元14的输入端，转换控制模块143的三个输出端为逻辑控制单元14的三个转换反馈端；
[0053]采样控制模块144，用于根据比较单元13输出的比较结果生成采样控制信号，采样控制模块144的输入端为逻辑控制单元14的输入端，采样控制模块144的输出端为逻辑控制单元14的采样反馈端。
[0054]在本实用新型实施例中，C3为采样电容，C1、C2为为开关电容，VRH为满幅电压，Dout<N:1>为N位数字输出信号。
[0055]对于N位的模数转换过程如下:
[0056]1、采样单元11对模拟输入信号Vin进行采样，并将模拟输入信号Vin保存到采样电容CS上；
[0057]2、确定Dout〈N>(输出第N位数字信号)；
[0058]逻辑控制单元14控制SWll断开，SW12与SW13反相，此时DAC单元12的输出结果为I/2*VRH;
[0059]比较单元13比较DAC单元12的输出结果与Vin的大小，确定D〈N>，此时，SWlO和SW12闭全，SWll和SW13断开，如果DAC单元12的输出结果大于Vin，则D〈N> = 0，反之，D〈N> = 1;
[0060]3、确定0〈^1>;
[0061 ] 首先，逻辑控制单元14控制SWll断开，SW12与SW13反相，此时DAC单元12的输出结果为 1/2*VRH;
[0062]其次，根据D〈N>的值，如果D〈N> = I，则逻辑控制单元14控制SWl I断开，SW12与SW13反相，此时DAC单元12的输出结果为(1/4*VRH+1/2*VRH)/2，即3/4*VRH；反之，如果D〈N> = O，则逻辑控制单元14控制SWll断开，SW12与SW13反相，此时DAC单元12的输出结果为(1/4*VRH+0)/2，即1/4*VRH;
[0063]最后，比较单元13比较DAC单元12的输出结果与Vin的大小，确定D〈N-1>，如果DAC的输出结果大于VIN，则D〈N-1> = 0，反之，D〈N-1> = 1。
[0064]依此类推，接下来再确定D〈N_2>，一直到确定D〈l>，得到数字输出信号Dout〈N:l>。
[0065]通过上述控制逻辑，模数转换电路的MSB(最高有效位)到LSB(最低有效位)的确定需要的时钟周期数依次是I，2，3，……，N，共需要(Ν+1)*Ν/2个周期来完成模数转换过程。
[0066]以N= 4为例，本实用新型的实现过程如图3所示，假设要确定D〈2>，则先使D〈2> =I，然后依次将D〈2>、D〈3>、D〈4>送给DAC单元12(假设D〈3>和D〈4>已经在之前两轮中确定)，得到用来确定D〈2>值的DAC电压。最后，要得到该4BIT模数转换的结果，需要4*(4+1)/2 = 10个时钟周期。
[0067]本实用新型实施例的另一目的在于，提供一种包括上述模数转换电路的模数转换器。
[0068]本实用新型实施例提出的模数转换电路仅需要很少的器件通过简单的逻辑控制既能够实现中等分辨率的中低速的模数转换，比SAR结构在功耗上更低，在面积上更小，降低了产品成本，提高了产品竞争力，解决SAR在某些应用环境不能满足系统需求的问题。
[0069]以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种模数转换电路，其特征在于，所述电路包括: 根据采样控制信号对模拟输入信号进行采样保存，生成模拟采样信号的采样单元，所述采样单元的输入端接收模拟输入信号； 根据三个逻辑控制信号将预设数字信号转换为两路模拟转换信号的DAC单元，包括一设置端、三个控制端和两个输出端，所述设置端接收预设数字信号； 将两路模拟转换信号与模拟采样信号比较的比较单元，所述比较单元的第一、第二反向输入端与所述DAC单元的第一、第二输出端对应连接，所述比较单元的正向输入端与所述采样单元的输出端连接； 根据所述比较单元输出的比较结果输出数字输出信号，并生成三个逻辑控制信号和采样控制信号反馈控制所述DAC单元和所述采样单元的逻辑控制单元，所述逻辑控制单元的输入端与所述比较单元的输出端连接，所述逻辑控制单元的三个转换反馈端分别与所述DAC单元的三个控制端对应连接，所述逻辑控制单元的采样反馈端与所述采样单元的控制端连接，所述逻辑控制单元的输出端输出数字输出信号。2.如权利要求1所述的电路，其特征在于，所述采样单元包括: 第四可控开关、电容C3和运算放大器； 所述第四可控开关的一导通端为所述采样单元的输入端，所述第四可控开关的控制端为所述采样单元的控制端，所述第四可控开关的另一导通端通过所述电容C3接地，所述第四可控开关的另一导通端还与所述运算放大器的正向输入端连接，所述运算放大器的输出端为所述采样单元的输出端与所述运算放大器的反向输入端连接。3.如权利要求2所述的电路，其特征在于，所述第四可控开关为MOS管。4.如权利要求1所述的电路，其特征在于，所述DAC单元包括: 第一可控开关、第二可控开关、第三可控开关、电容Cl和电容C2; 所述第一、第二、第三可控开关的控制端分别为所述DAC单元的三个控制端，所述第二可控开关的一导通端为所述DAC单元的设置端，所述第二可控开关的另一导通端为所述DAC单元的第一输出端通过所述电容Cl接地，所述第二可控开关的另一导通端还与所述第三可控开关的一导通端连接，所述第三可控开关的另一导通端为所述DAC单元的第二输出端通过所述电容C2接地，所述第三可控开关的另一导通端还与所述第一可控开关的一导通端连接，所述第一可控开关的另一导通端接地。5.如权利要求4所述的电路，其特征在于，所述第一、第二、第三可控开关均为MOS管。6.如权利要求1所述的电路，其特征在于，所述比较单元为三输入比较器，所述比较器的两反向输入端为所述比较单元的第一、第二反向输入端，所述比较器的正向输入端为所述比较单元的正向输入端，所述比较器的输出端为所述比较单元的输出端。7.如权利要求1所述的电路，其特征在于，所述逻辑控制单元包括: 生成时钟控制信号的时钟控制模块； 根据所述比较单元输出的比较结果和时钟控制信号输出数字输出信号的数字输出模块，所述数字输出模块的输入端为所述逻辑控制单元的输入端，所述数字输出模块的控制端与所述时钟控制模块的输出端连接，所述数字输出模块的输出端为所述逻辑控制单元的输出端； 根据所述比较单元输出的比较结果生成三个逻辑控制信号的转换控制模块，所述转换控制模块的输入端为所述逻辑控制单元的输入端，所述转换控制模块的三个输出端为所述逻辑控制单元的三个转换反馈端； 根据所述比较单元输出的比较结果生成采样控制信号的采样控制模块，所述采样控制模块的输入端为所述逻辑控制单元的输入端，所述采样控制模块的输出端为所述逻辑控制单元的采样反馈端。8.一种模数转换器，其特征在于，所述模数转换器包括如权利要求1至7任一项所述的模数转换电路。
【文档编号】H03M1/12GK205545208SQ201620216597
【公开日】2016年8月31日
【申请日】2016年3月18日
【发明人】于泽
【申请人】深圳芯启航科技有限公司