用于数字成像系统中的辐射检测的装置的制作方法

本申请要求于2015年7月14日提交的美国专利申请No.62/192,110的权益，其内容通过引用并入本文。

技术领域

本公开总的来说涉及数字成像系统，更具体地涉及用于数字成像系统中的辐射检测的装置。

背景技术：

传统上，X射线诊断过程将X射线图像图案记录在卤化银胶片上。这些系统引导撞击X射线辐射的初始均匀图案穿过待研究的对象，用X射线辐射增强屏拦截X射线辐射的调制后图案，将增强后图案记录在卤化银胶片上，并且以化学方法将潜在图案转化成永久且可见的图像，其被称为射线照片。

通过使用辐射敏感材料层直接捕获射线照相的图像作为电子电荷的调制后图案来产生射线照片。根据入射X射线辐射的强度，使用规则排列的离散固态辐射传感器阵列来量化在像素区域内由X射线辐射电气地或者光学地产生的电子电荷。

近来，用于采用了在大面积显示器中使用的有源矩阵技术的数字辐射学的大面积平板数字X射线成像器已经得到了快速发展。有源矩阵包括由大面积可兼容半导体材料制成的薄膜晶体管(TFT)的二维阵列(其中的每个元素被称为像素)。存在两种常规方法用于直接或间接地制造平板X射线检测器。直接法主要使用厚的光电导膜(例如，非晶硒)作为被直接联接到有源矩阵的X射线到电子电荷的转换层。在间接法中，荧光屏或闪烁体(例如，CsI、GdOS等)用来将X射线转换成可见光子，随后使用附加像素级光传感器将可见光子转换成电子电荷，附加像素级光传感器是利用有源矩阵阵列上的TFT制造的。

制造立式光电二极管的关键挑战在于需要对TFT制造工艺特别是厚的非晶硅层、专门的p掺杂接触层以及复杂的反应离子蚀刻(RIE)侧壁的蚀刻工艺进行改进以防止光学串扰。这些挑战降低了制造产量并且抬高了制造成本。制造横向MSM光电导体的关键挑战包括较高电场下的高暗电流以及因非均匀电场而引起的光响应的非均匀性。此外，横向MSM光电导体不是空间有效的，导致低的有效量子效率(EQE)。这些问题中的每一个都会降低成像器的性能，这是为什么MSM设备现今在工业中并未用于大面积数字X射线成像的关键原因。

技术实现要素：

本公开提供一种针对用于数字成像系统中的辐射检测的装置的系统和方法。装置可被看作光电导元件。

在一个实施例中，光电导元件包括横向金属-绝缘体-半导体-绝缘体-金属(MISIM)检测器元件。绝缘体也可被看作阻挡层。MISIM检测器元件可以例如通过位于检测器元件和读出电路元件之间的电介质层中的通孔而联接到读出电路元件。

在一个实施例中，装置包括：吸收入射光子的半导体层、以及连接到半导体层并位于半导体层的相对侧上的两个电极。两个电极优选彼此错开。在实际的实现方式中，使用绝缘体或阻挡层将电极中的至少一个与半导体层电气隔离。通常在高电压偏置下的绝缘接触或绝缘电极即使在高电场条件下也保持低的暗电流。施加高电场使得装置诸如MISIM检测器、元件能够以比常规的金属-半导体-金属(MSM)光电导体设计更快的速度操作，并且还提高了由撞击在半导体层上的光子产生的电子空穴对的收集效率(并由此提高EQE)。与传统的光电二极管结构相比，本公开的结构更简单并且相应地制造成本更低。此外，与传统的MSM光电导体不同，本公开的结构产生更高的性能，因为读出电路元件可被嵌入于MISIM检测器元件的下方从而产生用于光吸收的更大的面积。并且，使高压电极远离TFT电子器件提高了可靠性。此外，整个光电导元件可在大面积TFT显示器制造工艺中被实现，该工艺比用于PIN光电二极管的专门工艺更加可靠并且更加易于使用。结合以下详细的描述和附图，将理解本公开的多个方面中的这些以及其它的优点。

因此，提供了一种用于数字成像系统中的辐射检测的新颖的装置。

附图说明

现在将仅通过示例的方式并参考附图对本公开的实施例进行描述。

图1示出根据本公开的射线照相的成像环境的总图；

图2示出根据本公开的二维有源矩阵成像阵列的结构；

图3示出根据本公开的像素电路架构；

图4a至图4e示出金属-绝缘体-半导体-绝缘体-金属(MISIM)检测器元件的不同实施例的横截面；

图5示出根据本公开的底栅和顶栅薄膜晶体管(TFT)配置的横截面；

图6a至图6g示出根据本公开的、使用被放置在读出电路元件的顶部、底部和侧面(共面配置)上的MISIM检测器元件的光电导元件的实现方式的不同横截面；

图7是对制造检测器元件的方法进行概述的流程图。

具体实施方式

本公开涉及一种用于数字成像系统中的辐射检测的装置。装置可包括光电导元件，该光电导元件包括检测器元件，诸如金属-绝缘体-半导体-绝缘体-金属(MISIM)检测器元件。在一个实施例中，检测器元件与用于射线照相成像系统的读出电路元件集成。

在优选实施例中，装置包括位于半导体层的相对侧上的电极对，该电极对彼此错开。在一个实施例中，该电极对相对于彼此水平隔开，并且在垂直平面中彼此不重叠。在另一实施例中，该电极对在垂直于半导体层的平面中彼此错开。

图1示出了射线照相的成像环境的总图。如所示，X射线源10产生朝向对象12(例如患者的手)发射的X射线束或X射线11，用于通过射线照相检测器系统(RDS)14进行成像。可以在计算机16上查看X射线的结果。在可被看作间接成像系统的当前实施例中，射线照相检测器系统14包括闪烁体15。在直接成像系统中，X射线11在射线照相检测器系统14内产生电子电荷而不需要闪烁体15。

对于一些射线照相检测器系统14而言，同步硬件18是必需的，用以获得X射线源10与对撞击X射线束11进行采样的射线照相检测器系统14之间的正确定时。在本公开中，射线照相检测器系统14包括基于有源矩阵技术的大面积平板检测器，以实现对象12的成像。

通常，待成像的对象12被放置在辐射源10和射线照相检测器系统14之间。穿过对象12的X射线11与射线照相检测器系统14相互作用。在间接成像中，X射线11在它们穿过荧光屏或闪烁体15(诸如结构化的碘化铯(CsI)、硫氧化钆(GOS)或钙氧化钨(CaWO₄))时产生可见光子。随后这些间接产生的可见光子进一步在射线照相检测器系统14内产生电子电荷。

图2是射线照相检测器系统14的示意图。RDS 14包括具有像素元件的二维矩阵的有源矩阵像素阵列20，在像素元素中由入射X射线直接或间接产生的电子电荷被感测并被存储。为了使用每个像素中所存储的电荷，栅极线21通常被行切换控制22顺序地驱动，使得一行中的所有像素将它们所存储的电荷输出到数据线23上，该数据线23在每个有源矩阵像素阵列20的列的末端联接到电荷放大器24。电荷放大器24将像素电荷数据发送到模数转换器(A/D)26，在该模数转换器26中模拟信号被转换为数字表达。数字表达随后被存储在存储器28中，等待在由控制逻辑29所确定的时刻传输给计算机16。电荷放大器除了其放大功能之外还可执行多路复用功能。

图3是用于图2中所描述的有源矩阵像素阵列20中的一个像素的像素级电路的一个实施例的示意图。有源矩阵像素阵列20通常包括多个像素。在每个像素内的是吸收入射光子并产生电子电荷的双端子MISIM检测器元件30。可选的双端子电容器32对转换后的电子电荷进行存储，并且读出电路元件(通常为三电极薄膜晶体管(TFT)开关34)将电子电荷从像素中传送出去。MISIM检测器元件30的一个电极连接到与有源矩阵像素阵列20中的其它像素共用的高电位偏置端子33，并且电容器32的一个电极连接到也与有源矩阵像素阵列20中的其它像素共用的低电位接地端子35。TFT开关34的漏电极连接到MISIM检测器30的第二电极和电容器32的第二端子。TFT 34的源电极连接到像素数据线36，该像素数据线36联接到图2中所描述的多条数据线23中的一条。TFT 34的栅电极连接到像素栅极线38，该像素栅极线38联接到多条栅极线21中的一条。

转向图4a，其示出了具有交错配置下的电极的MISIM检测器元件30的第一实施例的示意图。检测器元件包括基底层40，第一接触或第一电极42被沉积或图案化在基底层40的顶上。第一阻挡层46被沉积在基底层40的顶上从而将第一电极42封装。半导体或半导体层44被沉积在第一阻挡层46的顶上，然后第二阻挡层47被沉积在半导体层44的顶上。可以看出，第一阻挡层46和第二阻挡层47位于半导体层44的彼此相对的表面上。

第二电极48被沉积或图案化在第二阻挡层47上。如图4a所示，第一电极和第二电极可被看作位于半导体层44的相对侧上。在一些实施例中，抗反射层49是可选的，并且对于MISIM检测器元件30的操作而言不是必需的。然而，在间接转换成像中，抗反射层49通过增加撞击在其中光子会被吸收的半导体层44上的可见光子的百分比来提高性能。

如在图4a中可以看出，第一电极和第二电极在垂直于半导体层44的平面中彼此错开。换句话说，关于图4a的立式检测器，第一电极与第二电极水平地分离，并且在垂直平面中与第二电极不重叠。在优选实施例中，第一电极和第二电极彼此不重叠。阻挡层中的任何一个可以作为阻挡层及抗反射层而起到双重功能。

在当前实施例中，第一接触和第二接触中的一个联接到第一阻挡层或第二阻挡层，或者连接到两者。在一些实施例中(其中较高的暗电流和较低的EQE是可接受的)，第一阻挡层46或第二阻挡层47或者两者可用欧姆接触和/或肖特基接触来代替。除了X射线数字成像之外，MISIM检测器元件的其它应用可包括生物指纹成像、触摸显示器和姿态显示器。在生物指纹成像中，MISIM检测器元件优选对于光波长和近红外线(600-900nm)敏感用于多光谱成像。在该实施例中，对半导体层44的厚度进行选择，使得半导体层能够吸收红外线波长以及光波长。替代地，半导体层44可以用针对红外线具有增强敏感性的材料来代替，例如硅纳米线、量子点或其它适当的无机或有机的半导体材料。对于触摸显示器或姿态显示器，因为MISIM检测器元件具有简单明了的制造工艺，并且在优选实施例中直接与大面积薄膜电子处理相兼容，因此MISIM检测器元件可被直接集成到薄膜LCD、OLED和LED显示器中以生产高性能、成本效益好的显示传感器像素单元。

转向图4b，其示出了交错配置下的MISIM检测器元件30的第二实施例的示意图。检测器元件30包括基底层40，第一电极42被沉积或图案化在基底层40的顶上。第一阻挡层46被沉积在基底层40的顶上从而将第一电极42封装。半导体层44被沉积在第一阻挡层46的顶上，然后第二阻挡层47被沉积在半导体层44的顶上。可以看出，第一阻挡层46和第二阻挡层47位于半导体层44的彼此相对的表面上。

第二电极48被沉积或图案化在第二阻挡层47上，该第二电极48可被抗反射层49封装。在当前实施例中，第一电极和第二电极中的一个联接到第一阻挡层或第二阻挡层。在一些实施例中，抗反射层49是可选的，并且对于MISIM检测器元件30的操作而言不是必需的。然而，在间接转换成像中，抗反射层49通过增加撞击在其中光子会被吸收的半导体层44上的可见光子的百分比来提高性能。

与图4a的实施例一样，可以看到电极在水平平面和垂直平面中都彼此错开。再者，在一些实施例中(其中较高的暗电流和较低的EQE是可接受的)，阻挡层中的任何一个或者两个可以是可选的或者可以用欧姆接触和/或肖特基接触来代替。

转向图4c，其示出了交错配置下的MISIM检测器元件30的第三实施例的示意图。检测器元件30包括基底层40，抗反射层49可被沉积在基底层40的顶上。如关于图4b所讨论的，抗反射层49是可选层。第一电极42被沉积或图案化在抗反射层(或如果不存在抗反射层则为基底层)的顶上。第一阻挡层46被沉积在抗反射层49或基底层40的顶上从而将第一电极42封装。半导体层44被沉积在第一阻挡层46的顶上，然后第二阻挡层47被沉积在半导体层44的顶上。可以看出，第一阻挡层46和第二阻挡层47位于半导体层44的彼此相对的表面上。

第二电极48被沉积或图案化在第二阻挡层47上。在当前实施例中，第一电极和第二电极中的一个联接到第一阻挡层或第二阻挡层。

与图4a的实施例一样，可以看到电极在水平平面和垂直平面中都彼此错开。再者，在一些实施例中(其中较高的暗电流和较低的EQE是可接受的)，阻挡层中的任何一个或两个可以是可选的或者可以用欧姆接触和/或肖特基接触来代替。

图4d示出了顶部电极配置下的MISIM检测器元件30的第四实施例的横截面。在该实施例中，光学抗反射层49被沉积在基底层40的顶上。然后半导体层44被沉积在抗反射层49的顶上，或者如果不存在抗反射层则被沉积在基底层40的顶上。然后阻挡层46被沉积在半导体44上。然后一对电极42和48被沉积或图案化在阻挡层46上。该对电极可被看作为彼此水平地分离。

图4e示出了底部电极配置下的MISIM检测器30的第五实施例的横截面。在该实施例中，首先在基底层40的顶上存在一对图案化的电极42和48，接着是阻挡层46、半导体层44和可选的抗反射层49。

暗电流是传统MSM检测器的关键问题，因为它降低了检测器的动态范围和图像质量，并且它是施加在偏置接触48上的电场的函数。大电场对于从半导体层44上的撞击光子中产生的电子载流子的电荷分离而言是必需的。如果在暗电流减少时可以将光电流保持在高水平，或者替代地，如果可以向偏置接触48施加更高的电势以增加电荷分离效率及相应的光电流而不增加暗电流，则更大的光电流对暗电流之比是可能的，这相当于更好的动态范围、更高的对比度、更高的量子效率以及更好的数字图像。迄今为止用于偏置接触48和感测接触42的欧姆接触或肖特基接触都无法实现敏感医学射线照相成像应用所需的暗电流密度(约10pA/mm²或更小)。然而，对于不太严格的应用(例如在生物指纹扫描或触摸感测领域中)而言，欧姆接触和肖特基接触可能就足够了。

在本公开的一个方面中，本公开使用与阻挡层联接的交错MISIM接触架构，该阻挡层同时：(1)当没有光子撞击在半导体层上时减小暗电流，以及(2)当光子撞击在半导体层上时实现高的光电流。绝缘接触通常被认为是不可行的，因为预期的慢的响应时间以及电荷积聚在绝缘层上的潜在性，这会导致可靠性问题。

为了实现这两个目标，在本公开中，仔细选择阻挡层46和47的材料，以便：提供与半导体层之间的低陷阱密度界面，防止或减少从偏置电极和感测电极(例如具有宽带隙)到半导体层的电荷载流子的注入，并且具有这样的介电强度，其使得阻挡层46和47能够在器件操作期间可重复地在所施加的偏置以及阻挡层46的厚度被优化以考虑到半导体层44的暗电导率和光电导率这两者时在软(可逆)击穿状态下被操作，该介电强度也是半导体层44的厚度、所施加的电偏置以及材料特性的函数。

当光子撞击在半导体层44上从而导致半导体层44的电阻率减小时，阻挡层46在软(即可逆)击穿模式下进行操作，从而允许从偏置接触48和感测接触42穿过阻挡层46到半导体层44的垂直传导路径。在软击穿状态下进行操作将允许穿过阻挡层46的传导，其能够克服响应时间的挑战，同时通过限制偏置接触48和感测接触42的注入电流仍保持低的暗电流。使用太厚或具有高介电击穿强度的阻挡层46会产生糟糕的结果，或者替代地，选择不兼容的阻挡层46的材料会产生与半导体层44之间糟糕的界面，使得陷阱和缺陷会导致MISIM检测器30的量子效率的下降。

对于图4a和图4b的实施例，当采用绝缘阻挡接触时，增强了交错化设计，因为需要将高电压施加到传感器偏置接触48。使偏置接触48进一步远离TFT(即，其在半导体层44的顶部上，而TFT和感测接触42在半导体层44的底侧上)，从而有助于提高传感器和TFT的可靠性，并且减少由于偏置接触48而损坏传感器信号的任何过量的漏电流。

在实验中，确定了使用450nm的非晶硅半导体层44与200nm的聚酰亚胺阻挡层46一起会良好地工作。阻挡层47也可以是200nm的聚酰亚胺阻挡层。这种组合产生用于绿光的、具有高EQE(高于65％)的界面。替代地，如果对于蓝光需要高的外部量子效率，则对于相同的非晶硅与聚酰亚胺材料的组合，半导体层44的厚度可能需要减小，这需要阻挡层46的厚度的相应再优化。如果半导体层44从非晶硅改变为金属氧化物，比如IGZO(铟镓锌氧化物)或甚至多晶硅，这两者都具有不同的材料特性和吸收系数，则可以在制造前通过计算来重新考虑或重新优化阻挡层材料的选择(出于界面目的)、厚度和所施加的最大偏置电压。如果在半导体层的顶部直接在入射光子的路径中使用诸如非晶氮化硅等可选的抗反射层，则在EQE中进行额外的改进是可行的。

此外，应当注意，对阻挡层46进行图案化，并且针对偏置接触48和感测接触42都采用绝缘接触，或者替代地，仅针对一个接触采用绝缘接触(例如，取决于所使用的偏置而针对偏置接触48或针对感测接触42)是可行的。

(例如偏置接触48或感测接触42或阻挡层46的)图案化工艺也可能潜在地侵蚀半导体层44的界面，因为其在图案化工艺期间暴露于空气和化学物质。然而如图4a至图4d所示，通常跨越偏置接触48和感测接触42的阻挡层会提供与半导体层44之间改进后的界面，其具有更少的缺陷和陷阱还封装了半导体层44，从而保持更高的量子效率。在替代实施例中，如果进行谨慎的半导体处理，则可以使用在其中偏置接触48和感测接触42中的只有一个被绝缘的MISIM检测器元件。

此外，正如所指出的，可以以在半导体层44的相对侧上各一个的方式来放置偏置接触48和感测接触42，只要它们由水平距离隔开使得光子吸收和传输保持在水平(横向)方向上。此外，如果使用透明材料来制成偏置接触48和感测接触42，则顶部电极配置或底部电极配置都可以从任一方向中同样良好地对可见光子进行检测。透明材料包括但并不限于铝、钼、铬、氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)以及聚(3,4-乙烯二氧噻吩)聚苯乙烯磺酸盐(PEDOT:PSS)。

图5a示出了底栅、反向交错的薄膜晶体管(TFT)结构，其中基底50(例如玻璃或塑料)包括图案化的栅电极52，随后是栅极绝缘体54、半导体层56和限定源极接触58和漏极接触59的图案化接触层。图5b示出了顶栅、反向交错的TFT结构，其具有反向配置下的层。两者都是当今显示器行业在使用中的非晶硅TFT的实现方式。如本领域技术人员所理解的，针对CMOS(互补金属氧化物半导体)、IGZO和多晶硅晶体管，可绘制出类似的横截面。

在图6a至图6g中的至少一个中所示的光电导元件的实现方式可被映射到图3中所示的像素电路上，其中晶体管栅电极63连接到像素栅极线38，源电极61连接到像素数据线36(参见图3)，并且偏置电极67连接到偏置节点33。由于MISIM检测器元件具有如前所述的感测电极66与偏置电极67之间的固有内部电容，因此图3中所示的电容器32是可选的。此外，如本领域技术人员将理解的那样，图6a至图6g可被映射到诸如有源像素传感器或光子计数电路等其它的像素读出电路。

将TFT读出电路元件放置在MISIM检测器元件下面的另一个挑战在于，在偏置电极67和/或感测电极66上的正常工作电压会对TFT操作产生影响，特别是如果采用底栅TFT配置的话，正如图6a至图6g中的至少一个中的情况。这里，背栅极75(例如，优选联接到栅电极63以使漏电流最小化)被包含以确保TFT不会由于顶部上的电极之一而被无意中导电。如果采用顶栅TFT配置，则由于顶栅将被用作静电屏蔽，从而能够减轻对背栅极75的需要，并且能够降低偏置电极67或感测电极66意外地将TFT偏置为导通的可能性，或防止偏置电极67或感测电极66意外地将TFT偏置为导通。

在图6a至图6g中的至少一个中所示的设备架构中，闪烁层68(类似于闪烁体15)被沉积或放置在MISIM检测器元件的顶部，由于半导体层70完全暴露于来自闪烁层68的入射光，因此导致对入射光的更高的吸收，并因此有更好的EQE。如果闪烁层68被沉积或放置在底部(即，与玻璃60相邻)，则由于玻璃60的厚度而可能存在空间分辨率的损失，并且如果感测电极和偏置电极是不透明的并且阻挡光线到达非晶硅半导体层70而可能存在EQE中的损失。此外，由于所公开的光电导元件不像PIN光电二极管那样使用p+掺杂层，因此蓝色发光闪烁磷光体可以工作。

图6a和图6b中所示的实施方式分别使用在底部电极MISIM检测器和交错电极MISIM检测器下面的底栅TFT。图6c中所示的实施方式使用共面配置下的顶栅TFT和底部电极MISIM检测器。图6d和图6e中所示的实施方式分别使用在底部电极MISIM检测器和交错电极MISIM检测器下面的顶栅TFT。图6f和图6g示出了在MISIM检测器元件的顶部上制造读出电路元件的两种可能的注入法。图6f使用顶部电极MISIM检测器和顶栅TFT，其中图6g使用顶部电极MISIM检测器和底栅TFT开关。应当注意，在两者共面或完全重叠的配置下使用顶栅TFT开关或底栅TFT开关与顶部电极MISIM检测器或底部电极MISIM检测器或交错电极MISIM检测器这两者的组合而形成的附加实现方式是可行的。(MISIM检测器在TFT之上或TFT在MISIM检测器之上)。此外，使用透明的感测电极66和偏置电极67还可使顶部电极MISIM检测器、底部电极MISIM检测器和交错电极MISIM检测器能够具有相匹配的性能而被可互换地使用。

图6a示出了使用物理地嵌入在非晶硅MISIM检测器元件下方的读出电路元件来实现的光电导元件的横截面。MISIM检测器元件包括：梳状配置下的感测电极66和偏置电极67；将感测电极66和偏置电极67中的至少一个覆盖的聚酰亚胺阻挡层71(或者替代地，任何宽带隙有机/非有机绝缘体，例如但不限于非晶氮化硅、非晶氧化硅、非晶氮氧化硅、苯并环丁烯(BCB)、聚对二甲苯、聚苯乙烯、或者诸如PTCBI、CuPc等任何n/p型有机/非有机阻挡层，等等)；非晶硅(a-Si:H)半导体层70(或者替代地，硫化钼、氧化铟镓锌、多晶硅、非晶硒、碘化汞、氧化铅、微晶硅、纳米晶硅、晶体硅、并五苯、PTCBI、CuPc、小分子有机半导体、或聚合物有机半导体)；以及可选的抗反射涂层69(例如，非晶氮化硅(a-SiNx:H))。

所示出的读出电路元件采用底栅非晶硅TFT当作开关。TFT包括非晶氮化硅(a-SiNx:H)栅极介电层72、非晶硅(a-Si:H)半导体层73、非晶氮化硅(a-SiNx:H)钝化层74、以及掺杂欧姆接触层62。

替代地，读出电路元件可采用各种有源像素传感器或光子计数像素读出电路。有源像素电路包括替代图3中所示的TFT开关电路34的像素上前置放大器电路。

由于在感测电极66与偏置电极67之间产生的固有电容，因此MISIM检测器元件具有比尺寸相当的PIN光电二极管更低的固有电容，其与PIN光电二极管(例如1um)相比被放置地相距更远(例如5um)。具体地，与PIN光电二极管(对于100微米的像素而言通常约为1pF)相比，MISIM检测器元件的较低电容(这里对于100微米的像素而言约为0.2pF)使得MISIM检测器元件与有源像素传感器读出元件的组合在信噪比(SNR)方面优越。SNR发生了改善，这是因为输入电荷对MISIM检测器元件的电压增益由于MISIM检测器元件的按比例的较低电容而按比例地高于如果使用PIN二极管的情况。

将读出电路元件嵌入在MISIM检测器元件下面还具有使光吸收面积增加或最大化的优点。这变得更为重要，因为与仅需要一个TFT的开关34相比，有源像素传感器电路通常在读出电路元件中使用多于一个晶体管。因此，将读出电路元件嵌入在MISIM检测器元件下方有利于使性能和EQE最大化。

TFT漏电极76通过层间电介质65中的通孔64连接到感测电极66中的一个，其中电介质65将MISIM检测器元件和读出电路元件物理地分离。电介质可选自多种材料，包括非晶氮化硅、非晶氧化硅、非晶氮氧化硅、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、丙烯酸和聚苯乙烯或其它常见的无机或有机电介质。

电介质65的选择是重要的，特别是因为使用MISIM检测器元件因绝缘接触而需要使用潜在高的电压。偏置电极67或感测电极66上的高电压可在TFT电极(例如背栅极75、源极61或漏极76)之间产生高的垂直电场，从而导致电介质65的局部击穿。

然而，每种材料具有不同的介电强度和击穿电压，并且相应地需要对层的厚度进行调节。除了旨在优化层间电介质的传统设计工艺之外，这种针对高电压弹性的设计还用作平坦化层和用作低k的电介质以减少寄生耦合电容。例如，如果将BCB用于具有1MV/cm的击穿电压的电介质65，并且将偏置电极67设置为500V的电位，则需要至少5um的BCB以防止电介质65的意外击穿。所需的BCB的厚度现在远远超出了在TFT工业中通常用于层间电介质的厚度。使用非常厚的电介质65的层需要克服检测器元件和读出电路元件之间的集成挑战。

如果使偏置电极67和感测电极66的层变薄(例如50-100nm)以避免后续的阻挡层71和半导体层70的阶梯覆盖问题，则图6a中所示的非晶硅MISIM检测器元件将良好地工作。这里，例如，如果在传统工艺中制造具有陡峭侧壁角的通孔，则MISIM检测器元件下面的5um厚的电介质65的层可能会导致功能性(EQE损失)和可靠性(连通性差)的问题。因此，为了允许适当的连续性和覆盖范围，电介质65中的通孔64可以具有倾斜或成角度的侧壁。对于BCB，发现45度或更平缓的角度对于该任务而言将会适当地工作，但是正如本领域技术人员将会理解的，其它的侧壁角度与感测电极66和偏置电极67的厚度的组合也可以通过适当的设计而进行工作。

图6b示出了具有下面的读出电路的MISIM检测器的另一种集成的截面图。为了增加可靠性并减少电介质65被击穿的可能性(由于在偏置接触处使用潜在高的电压)，采用了用于MISIM检测器的交错电极配置(图4b)。应当注意，感测电极66和偏置电极67的布置优选按照使得偏置电极和下面的TFT之间的垂直电场处于减小或最小值的方式。在一个实施例中，感测电极可被用来屏蔽用于下面的TFT和线的电场。因此，TFT的尺寸、像素的面积、电介质65及其厚度的选择、第一阻挡层71和第二阻挡层77的选择以及半导体层(例如a-Si:H)70的厚度会对感测电极66和偏置电极67的宽度和间距产生影响。图6c示出使用共面实现方式的光电导元件的横截面。元件部件可被映射到图3中所示的像素级电路，其包括非晶硅MISIM检测器元件30、电容器32和非晶硅TFT开关34。在图6c中，MISIM检测器的横截面81包括：公知的梳状电极配置下的偏置电极67和感测电极66、以及聚酰亚胺阻挡层71(或者替代地，诸如非晶氮化硅、非晶氧化硅、非晶氮氧化硅、苯并环丁烯(BCB)、聚对二甲苯、聚苯乙烯等任何宽带隙有机/非有机绝缘体或者诸如PTCBI、CuPc等任何n/p型有机/非有机阻挡层，等等)、非晶硅半导体层70(或者替代地，硫化钼、氧化铟镓锌、多晶硅、非晶硒、碘化汞、氧化铅、微晶硅、纳米晶硅、晶体硅、PTCBI和CuPc中的一种或多种)、非晶氮化硅层72、以及另外的非晶氮化硅钝化层82。电容器的横截面80示出了与感测电极66共享的底板以及连接到地78的顶部电容器板，通常为低电位。这种情况下的电容器的电介质是非晶氮化硅74，并且与MISIM检测器的横截面81中的抗反射层共享。TFT的横截面79包括被连接到源自图3的像素数据线36上的源电极61。还示出了连接到图3中的像素栅极线38上的栅电极63。漏电极76连接到感测电极66并且形成电容器的横截面80中所示的电容器的一个板。对于TFT的横截面79而言，非晶硅层73是有源层，其可以与MISIM检测器的横截面81共享。TFT栅极电介质由非晶氮化硅层74形成，其可以与在MISIM检测器的横截面81中示出的抗反射层和电容器的电介质层共享。

图6c中所示的共面设计的优点之一是允许多个层的共享使用，例如，TFT栅极电介质可用作MISIM检测器30(图3)的抗反射涂层。相比之下，在PIN二极管中，独特的非晶硅PIN隔离工艺和吸收绿色光子所需的厚的半导体层通常排除了除金属接触之外的任何层的共享。此外，PIN二极管侧壁需要被谨慎蚀刻并钝化以减少过多的漏电流。在MISIM检测器30(图3)中，由于传导路径是水平的，因此水平界面是最重要的。如前所述，使用阻挡层46有助于保护半导体层44的界面。因此，即使MISIM检测器30在标准TFT开关34制造工艺中被建造，器件性能也将长期保持稳定。应当注意，图6c的共面设计也可适于使用图4a和图4b中所描述的交错传感器。

图6d和图6e是MISIM检测器30与TFT开关34的其它两种可能的集成。图6d和图6e分别示出了在底部电极MISIM检测器和交错电极MISIM检测器下面注入顶栅TFT的横截面。如图6d和图6e中所示，这两种设计可能需要层间金属接触，以便将MISIM检测器30连接到TFT开关。

转向图7，其示出了对检测器元件制造的方法进行概述的流程图。最初，在基底的顶上，抗反射层被沉积在基底层的顶上(700)。应当理解，根据检测器元件的设计，这是可选的。然后，根据检测器元件的设计，在基底层或抗反射层的顶上沉积第一电极(702)。

然后，在第一电极的顶上沉积第一阻挡层(704)。与抗反射层一样，根据检测器元件的设计，第一阻挡层可以是可选的。然后，在第一阻挡层或第一电极上沉积半导体层(706)。

然后，可以在半导体层的顶上沉积可选的第二阻挡层(708)。然后，根据检测器元件的设计，在第二阻挡层或半导体层的顶上沉积第二电极(710)。

根据本公开，第一电极和第二电极位于半导体层的相对侧上，并且在垂直于半导体层的平面中彼此错开。在优选实施例中，第一电极和第二电极错开，使得它们彼此不重叠。

最后，可以在第二电极的顶上沉积另一可选的抗反射层(712)。

在前面的描述中，为了解释的目的，阐述了许多细节以便提供对实施例的透彻理解。然而，对本领域技术人员而言显而易见的是，这些具体细节可能并不是必需的。在其它情况下，可以以框图形式示出公知的结构以免混淆理解。例如，没有提供关于这里所描述的实施例的元件是否被实现为软件例程、硬件电路、固件或它们的组合的具体细节。

本公开的实施例或其组件可被提供为或者可被表示为存储在机器可读介质(也称为计算机可读介质、处理器可读介质或具有被包含于其中的计算机可读程序代码的计算机可用介质)中的计算机程序产品。机器可读介质可以是任何适当的有形、非暂时性介质，包括磁性、光学或电气的存储介质，其包括磁盘、光盘只读存储器(CD-ROM)、存储器设备(易失性或非易失性)或类似的存储机制。机器可读介质可包括各种指令集、代码序列、配置信息或其它数据，其在被执行时使得处理器或控制器执行根据本公开的实施例的方法中的步骤。本领域普通技术人员将理解，实现所描述的实现方式所必需的其它指令和操作也可被存储在机器可读介质上。存储在机器可读介质上的指令可由处理器、控制器或其它适当的处理设备执行，并且可与电路连接以执行所描述的任务。

上述实施例仅旨在是示例。在不脱离仅由本文所附权利要求所唯一限定的范围的情况下，本领域技术人员可以对特定实施例进行变更、修改和变动。