一种基于硬件FFT滤波的电子清纱器的制作方法

本发明涉及纺织纱线质量检测技术领域，特别是涉及一种基于硬件fft滤波的电子清纱器。

背景技术：

纱线是布料的基本组成，在生产纱线的过程中由于材料和机械的原因难免会出现各种各样的疵点。纱线疵点的出现将会对纱线的质量以及后续织成的布料质量产生严重的影响，所以如何有效地减少纱线疵点和提高纱线质量备受纺织行业的关注。

电子清纱器是控制纱线质量的主要工具，通常安装在络筒机上。现有的电子清纱器主要有电容式和光电式，其中电容式清纱器主要由两块平行的电容极板组成，利用纱线经过检测区域时改变介电常数来检测是否有疵点。光电式清纱器是利用发光管和接收管检测纱线遮光线的光阻量来检测纱线是否有疵点。无论是哪种电子清纱器都需要对纱线信号进行处理，以往的信号处理大多使用软件实现fft运算，不能很好地满足高速运动的纱线。目前也有使用面向fft的专用集成电路(asic)，但是它的设计周期长、开发费用高、纯硬件结构不灵活、可编程能力有限。在产品的展过程中，不太适合处理算法和参数经常改变的场合。

技术实现要素：

本发明所要解决的技术问题是提供一种基于硬件fft滤波的电子清纱器，能够快速、稳定、低成本的来对纱线疵点进行处理。

本发明解决其技术问题所采用的技术方案是：提供一种基于硬件fft滤波的电子清纱器，包括主控单元、通讯单元、电源管理单元、采集单元和信号检测及预处理单元；所述电源管理单元用于提供稳定的工作电源；所述通讯单元用于组成通讯网络，保证数据的快速传输；所述信号检测及预处理单元用于快速地检测纱线的变化，对纱线信号进行滤波处理；所述采集单元用于对滤波处理后的纱线信号进行高速模数转换；所述主控单元采用fpga对纱线进行硬件fft滤波处理。

所述电源管理单元包括第一电源管理芯片和第二电源管理芯片，所述第一电源管理芯片的型号为lm2596，所述第一电源管理芯片的第一管脚通过保险熔断器与电源端相连，所述第一电源管理芯片的第一管脚还分别通过滤波电解电容和滤波电容接地；所述第一电源管理芯片的第二管脚与第四管脚之间连接有滤波电感；所述第一电源管理芯片的第二管脚还通过防反接二极管接地；所述第一电源管理芯片的第四管脚还分别通过滤波电解电容、滤波电容和分压电阻接地；所述第二电源管理芯片的型号为rt9193-33gb；所述第二电源管理芯片的第一管脚和第四管脚之间连接有滤波电解电容，所述第二电源管理芯片的第一管脚还与第一电源管理芯片的第四管脚相连；所述第二电源管理芯片的第四管脚还接地；所述第二电源管理芯片的第三管脚通过滤波电容接地；所述第二电源管理芯片的第二管脚还分别通过滤波电解电容、滤波电容和分压电阻接地；所述第二电源管理芯片的第五管脚通过下拉电阻接地。

所述通讯单元包括rs485通信芯片，所述rs485通信芯片的型号为max487csa，所述rs485通信芯片的第七管脚与第三分压电阻的一端相连，所述第三分压电阻的另一端通过下拉电阻接地，所述rs485通信芯片的第六管脚与第四分压电阻的一端相连，所述第四分压电阻的另一端通过上拉电阻与电源端相连；所述rs485通信芯片的第八管脚通过滤波电容接地；所述rs485通信芯片的第八管脚、第三分压电阻的另一端和第四分压电阻的另一端分别通过各自的瞬态电压抑制二极管接地。

所述信号检测及预处理单元包括电容传感器、滤波电容、第一滤波电感和第二滤波电感；所述滤波电容依次与第一滤波电感、第二滤波电感和电容传感器相连形成回路；所述电容传感器和滤波电容之间还连接有低通滤波电路。

所述低通滤波电路包括第一运算放大器和第二运算放大器；所述第一运算放大器的正相输入端依次串联有第一电阻、第二电阻和第三电阻，所述第一电阻和第一运算放大器的正相输入端之间通过第一电容接地；所述第二电阻和第三电阻之间通过第二电容接地；所述第一电阻和第二电阻之间通过第三电容与所述第一运算放大器的反相输入端相连，所述第一运算放大器的反相输入端还与第一运算放大器的输出端相连；所述第一运算放大器的输出端通过第四电阻和第五电阻与第二运算放大器的正相输入端相连，所述第五电阻与第二运算放大器的正相输入端之间通过第四电容接地，所述四电阻和第五电阻之间通过第五电容与第二运算放大器的反相输入端相连，所述第二运算放大器的反相输入端还与第二运算放大器的输出端相连。

所述采集单元包括ad转换芯片，所述ad转换芯片的型号为ad7366。

有益效果

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明采用了硬件fft滤波，能更快速地对纱线信号进行运算处理，保证系统的实时性。本发明采用fpga对纱线信号进行处理，包括硬件fft滤波以及其他控制；信号检测及预处理单元由电容传感器组成，能够快速地检测纱线的变化，对纱线信号进行第一低通滤波处理，为后续的fft处理降低运算复杂度。

附图说明

图1为根据本发明实施方案示出的电子清纱器的结构方框图；

图2为根据本发明实施方案示出的电源管理单元电路图；

图3为根据本发明实施方案示出的信号检测及预处理单元电路图；

图4为根据本发明实施方案示出的ad采集单元电路图；

图5为根据本发明实施方案示出的rs485单元电路图。

具体实施方式

下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

本发明的实施方式涉及一种基于硬件fft滤波的电子清纱器，包括主控单元、通讯单元、电源管理单元、采集单元和信号检测及预处理单元；所述电源管理单元用于提供稳定的工作电源；所述通讯单元用于组成通讯网络，保证数据的快速传输；所述信号检测及预处理单元用于快速地检测纱线的变化，对纱线信号进行滤波处理；所述采集单元用于对滤波处理后的纱线信号进行高速模数转换；所述主控单元采用fpga对纱线进行硬件fft滤波处理。如图1所示，其主要由电源管理单元1、rs485通讯单元2、ad采集单元3、主控单元4、信号检测及预处理单元5组成。

如图2所示，所述电源管理单元包括第一电源管理芯片ic1和第二电源管理芯片ic2，所述第一电源管理芯片ic1的型号为lm2596，所述第一电源管理芯片ic1的第一管脚通过保险熔断器f1与+12v电源端相连，所述第一电源管理芯片ic1的第一管脚还分别通过滤波电解电容c1和滤波电容c2接地；所述第一电源管理芯片ic1的第二管脚与第四管脚之间连接有滤波电感l1；所述第一电源管理芯片ic1的第二管脚还通过防反接二极管vd1接地；所述第一电源管理芯片ic1的第四管脚还分别通过滤波电解电容c3、滤波电容c4和分压电阻r1接地；所述第二电源管理芯片ic2的型号为rt9193-33gb；所述第二电源管理芯片ic2的第一管脚和第四管脚之间连接有滤波电解电容c5，所述第二电源管理芯片ic2的第一管脚还与第一电源管理芯片的第四管脚相连；所述第二电源管理芯片ic2的第四管脚还接地；所述第二电源管理芯片ic2的第三管脚通过滤波电容c6接地；所述第二电源管理芯片ic2的第二管脚还分别通过滤波电解电容c8、滤波电容c7和分压电阻r2接地；所述第二电源管理芯片ic2的第五管脚通过下拉电阻r3接地。

第一电源管理芯片ic1(lm2596)为12v转5v的稳压芯片，主要为rs485通讯单元、ad采集单元及电源管理芯片ic2(rt9193-33gb)提供稳定的工作电压。第二电源管理芯片ic2(rt9193-33gb)为5v转3.3v的稳压芯片，且压降小，为主控单元提供稳定的工作电压。

如图3所示，所述信号检测及预处理单元包括电容传感器c0、滤波电容c10、第一滤波电感l2和第二滤波电感l3；所述滤波电容c10依次与第一滤波电感l2、第二滤波电感l3和电容传感器c0相连形成回路；所述电容传感器c0和滤波电容c10之间还连接有低通滤波电路。低通滤波电路是硬件fft滤波的前级处理部分。

所述低通滤波电路包括第一运算放大器ar1和第二运算放大器ar2；所述第一运算放大器ar1的正相输入端依次串联有第一电阻r6、第二电阻r5和第三电阻r4，所述第一电阻r6和第一运算放大器ar1的正相输入端之间通过第一电容c13接地；所述第二电阻r5和第三电阻r4之间通过第二电容c11接地；所述第一电阻r6和第二电阻r5之间通过第三电容c12与所述第一运算放大器ar1的反相输入端相连，所述第一运算放大器ar1的反相输入端还与第一运算放大器ar1的输出端相连；所述第一运算放大器ar1的输出端通过第四电阻r7和第五电阻r8与第二运算放大器ar2的正相输入端相连，所述第五电阻r7与第二运算放大器ar2的正相输入端之间通过第四电容c15接地，所述四电阻r7和第五电阻r8之间通过第五电容c14与第二运算放大器ar2的反相输入端相连，所述第二运算放大器ar2的反相输入端还与第二运算放大器ar2的输出端相连。

如图4所示，采集单元用于对纱线信号进行高速ad转换，为下一步fpga对纱线信号的fft运算处理做好准备，包括ad转换芯片ic4(ad7366)，电解电容c16，c17，c18，c19，c20，c21，c22，c23，c24，c25，c26，滤波电容c27，c28。ad7366是双通道12位高速adc，能够对高速纱线信号进行准确采集转换。

如图5所示，所述通讯单元包括rs485通信芯片ic3，所述rs485通信芯片ic3的型号为max487csa，所述rs485通信芯片ic3的第七管脚与第三分压电阻r9的一端相连，所述第三分压电阻r9的另一端通过下拉电阻r11接地，所述rs485通信芯片ic3的第六管脚与第四分压电阻r10的一端相连，所述第四分压电阻r10的另一端通过上拉电阻r12与电源端相连；所述rs485通信芯片ic3的第八管脚通过滤波电容c9接地；所述rs485通信芯片ic3的第八管脚、第三分压电阻r9的另一端和第四分压电阻r10的另一端分别通过各自的瞬态电压抑制二极管tvs1、tvs2和tvs3接地。

主控单元采用fpga对纱线信号进行处理，包括fft滤波以及其他控制，主控单元采用的芯片为ep4ce10e22c8n。

该电子清纱器的工作流程如下：当纱线经过电容传感器极板间时，将会改变电容传感器极板间的介电常数。将电容传感器的模拟输出信号经过预处理低通滤波和放大后传输到采集单元，预处理低通滤波电路先对信号做滤波处理，简化信号成分，经过ad转换后传输给主控单元的fpga芯片进行信号fft滤波处理，将纱线信号从时域换算到频域，从而能够迅速判断是否出现纱线疵点并将信息传给上位机。

目前的电子清纱器主要用专用芯片(asic)实现fft滤波或者使用软件实现fft滤波，采用专用芯片的方式开发周期长、成本高，使用软件的方式运算速度受到限制，本发明通过fpga实现硬件fft滤波，综合了软件编程的灵活性和专用芯片的快速性，既避免了软件方式的带来的速度方面的限制，又可以降低开发的成本和周期。