热敏打印机及热敏打印头历史数据编制电路的制作方法

本实用新型涉及一种热敏打印机及热敏打印头历史数据编制，尤其涉及采用移位寄存器的热敏打印头历史数据编制电路。

背景技术：

目前，在现有的构成中，通过组合逻辑电路编制定义历史参照范围的历史参照窗口(Window)，并通过对其进行操作从而生成有向(访问)存储有热敏打印头历史模式的RAM的地址。参照图1所示。

不过，在这样的方法中往往有需要较多的硬件资源(触发器F/F及布线所使用的查表)，并且不得已选择更大规模的FPGA的情况，成为产品成本提高的主要原因。

技术实现要素：

本实用新型旨在提出一种热敏打印机及热敏打印头历史数据编制电路，以此简化构造、用较少的硬件资源来生成历史模式数据、降低产品成本。

本实用新型一种热敏打印头历史数据编制电路，包括中央处理器(CPU)、随机存储器(RAM)、移位寄存器和输入缓冲区；所述移位寄存器的处理数据为n位×N行；所述输入缓冲区的处理数据为1位×N行；所述随机处理器包括行RAM和历史模式RAM；所述中央处理器、所述行RAM、所述输入缓冲区、所述移位寄存器和所述历史模式RAM电连接；所述中央处理器用于将打印数据向所述行RAM对应的每个光栅写入；所述输入缓冲区用于对应读入写入到所述行RAM中的数据地址，并将读入的每1位×N行数据按时间的先后，顺序移动到所述n位移位寄存器中；所述移位寄存器中的数据是访问所述历史模式RAM的地址；所述历史模式RAM用于存储历史模式中数据的地址；并且，所述n和N为自然数。

进一步地，上述热敏打印头历史数据编制电路中，所述中央处理器和所述行RAM之间的数据宽度为16比特。

进一步地，上述热敏打印头历史数据编制电路中，所述中央处理器为基于DMA传输的处理器。

进一步地，上述热敏打印头历史数据编制电路中，所述移位寄存器和所述输入缓冲区集成为一体。

进一步地，上述热敏打印头历史数据编制电路中，所述移位寄存器为3位×6行，包括第一列、第二列、第三列；所述第一列中存储数据A；所述第二列中存储数据B；所述第三列中存储数据C；所述输入缓冲区为1位×6行，用于存储数据D；所述数据A、所述数据B、所述数据C和所述数据D进行移动时，与向热敏打印头的数据输送时间一致。

第二方面，本实用新型还提供了一种热敏打印机，包括热敏打印头历史数据编制电路，该历史数据编制电路包括：中央处理器(CPU)、随机存储器(RAM)、移位寄存器和输入缓冲区；所述移位寄存器的处理数据为n位×N行；所述输入缓冲区的处理数据为1位×N行；所述随机处理器包括行RAM和历史模式RAM；所述中央处理器、所述行RAM、所述输入缓冲区、所述移位寄存器和所述历史模式RAM电连接；所述中央处理器用于将打印数据向所述行RAM对应的每个光栅写入；所述输入缓冲区用于对应读入写入到所述行RAM中的数据地址，并将读入的每1位×N行数据按时间的先后，顺序移动到所述n位移位寄存器中；所述移位寄存器中的数据是访问所述历史模式RAM的地址；所述历史模式RAM用于存储历史模式中数据的地址；并且，所述n和N为自然数。

进一步地，上述热敏打印机中，所述中央处理器和所述行RAM之间的数据宽度为16比特。

进一步地，上述热敏打印机中，所述中央处理器为基于DMA传输的处理器。

进一步地，上述热敏打印机中，所述移位寄存器和所述输入缓冲区集成为一体。

进一步地，上述热敏打印机中，所述移位寄存器为3位×6行，包括第一列、第二列、第三列；所述第一列中存储数据A；所述第二列中存储数据B；所述第三列中存储数据C；所述输入缓冲区为1位×6行，用于存储数据D；所述数据A、所述数据B、所述数据C和所述数据D进行移动时，与向热敏打印头的数据输送时间一致。

本实用新型为了生成热敏打印头历史模式，排除基于现有使用的组合逻辑电路的历史参照窗口的模式，采用了在访问存储有热敏打印头历史模式的RAM时所需要的地址生成部中采用1位×N行的输入缓冲区和n位×N行的移位寄存器的单纯构造，抑制了输入缓冲区的尺寸，同时大幅度地降低所需要的硬件资源，使用尺寸小且更廉价的FPGA，有助于降低成本。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为现有技术中，热敏打印头历史数据编制的工作原理图；

图2为本实用新型工作原理图；

图3为本实用新型一个实施例工作原理图；

图4为图3所示实施例中移位寄存器工作原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参照图2至图4，对本实用新型做出进一步的说明。

参照图2，本实用新型一种热敏打印头历史数据编制电路，包括中央处理器(CPU)、随机存储器(RAM)、移位寄存器和输入缓冲区；移位寄存器的处理数据为n位×N行；输入缓冲区的处理数据为1位×N行；随机处理器包括行RAM和历史模式RAM；中央处理器、行RAM、输入缓冲区、移位寄存器和历史模式RAM电连接；中央处理器用于将打印数据向行RAM对应的每个光栅写入；输入缓冲区用于对应读入写入到行RAM中的数据地址，并将读入的每1位×N行数据按时间的先后，顺序移动到n位移位寄存器中；移位寄存器中的数据是访问历史模式RAM的地址；历史模式RAM用于存储历史模式中数据的地址；并且，n和N为自然数。

在本实施例中，中央处理器和行RAM之间的数据宽度为16比特。中央处理器为基于DMA传输的处理器。移位寄存器和输入缓冲区集成为一体。

更加具体地，移位寄存器为3位×6行，包括第一列、第二列、第三列；第一列中存储数据A；第二列中存储数据B；第三列中存储数据C；输入缓冲区为1位×6行，用于存储数据D；数据A、数据B、数据C和数据D进行移动时，与向热敏打印头的数据输送时间一致。

CPU采用DMA传输将打印数据向行RAM2对应每个光栅总括地进行写入。中央处理器和行RAM之间的数据宽度为16位(比特)。1位缓冲区将写入到行RAM中的数据对应每1位读入到缓冲区(1位×6行)。每1位的理由是为了降低缓冲区的尺寸。后续的移位寄存器如图3所示那样由3位×6行构成。与向热敏打印头的数据输送时间一致按照下列顺序进行移位动作。

1)将A列左移位1位(数据作废)；

2)将B列向A列左移位1位；

3)将C列向B列左移位1位；

4)将D列向C列左移位1位。

图3中的M1、M2、M3、M4、T、F分别代表输入缓冲区中地址数据。这是属于本领域的公知常识，关于表示输入缓冲区中地址数据的具体实施例可以参见日本专利申请特願平10-135777中所介绍的技术内容，在此不再赘述。

当上述1)—4)的移位动作完成时，则用粗框所示的历史参照范围被确定。图4所示的编号a8—a0是向(访问)历史模式RAM的地址，在这里已被寻址的数据变成历史模式地址。

本实用新型还提供了一种热敏打印机实施例，其包括上述的热敏打印头历史数据编制电路。由于上面已经将热敏打印头历史数据编制电路的结构和工作原理做了说明，故在此不再赘述，参照上述说明即可。

如上所述，对本实用新型的实施例进行了详细地说明，但是只要实质上没有脱离本发明的发明点及效果可以有很多的变形，这对本领域的技术人员来说是显而易见的。因此，这样的变形例也全部包含在本发明的保护范围之内。