专利名称：用于驱动显示面板的驱动设备的制作方法
技术领域：
本发明涉及一种用于驱动平面显示面板，如AC驱动型等离子体或电致发光显示面板的驱动设备。
背景技术：
目前已经开发出由电容发光元件，如等离子体显示面板(PDP)或电致发光显示面板(ELP)构成的平面显示面板。
图1所示为包括如该平面面板的PDP的等离子体显示设备的一般结构。
在图1中，PDP10包括行电极Y1至Yn及X1至Xn，该两行电极中相互对应的一对构成行电极对，该每一行电极对对应于一单帧或单屏的第1至第n行的每一行。该PDP还包括列电极Z1至Zn，分别对应于该单帧的第1至第m列。列电极Z与行电极对X和Y相交并夹入电介质层之间(未示出)，且其与行电极对X和Y一起对多个腔(未示出)进行放电，使得在每一对行电极对(X，Y)与每一个列电极Z的每一个交接处形成一放电元。
在这种情况下，可以理解所述每一放电元不是处于发光状态，就是处于未发光状态。换句话说，该放电元仅能显示两种亮度等级最低亮度(未发光状态)和最高亮度(发光状态)。
由此，用于驱动PDP10的驱动设备100利用所称的子场方法来驱动PDP10，以实现与输入视频信号相应的中间亮度等级。
在该子场方法中，由输入视频信号所载的每个象元被转化为一N位的视频数据。该视频数据所包含的一场或一帧被分成N个子场，每个子场分别对应于一个视频数据的各个位。根据分配给一子场的加权来分配给该子场适当数目的放电次数。触发各放电腔以开始进行放电，从而构成各子场。每个象元呈现出中间等度的亮度，该亮度对应于各个放电次数的数目的总和，每次放电均发生在一场或一帧内的各个子场内。
一种选择擦除地址的方法被认为是使用上述子场方法用于实际驱动PDP的方法的实例。
图2为示出当基于所述选择擦除地址方法来实现灰度级驱动时，由驱动器100施加到PDP10的列电极和行电极的各种驱动脉冲的应用时序图。
首先，驱动器100向各行电极X1至Xn同时施加具有负极性的复位脉冲RPx，并向各列电极Y1至Yn同时施加具有正极性的复位脉冲RPy(同步复位步骤Rc)。
根据所复位脉冲RPx和RPy的施加，PDP的所有放电元都被放电以复位，且在各放电元中均匀地形成一预定数量的壁荷(wallcharge)。
通过这一步骤，PDP10中所有的放电元都被初始化为“发光元”状态。
接着，驱动器10将输入的视频信号转化为例如8比特的象素数据。驱动器100分离开用于每一比特位(bit digit)的该8位象素数据的各个比特，并根据相应位的逻辑电平(或值)产生具有脉冲电压的象素数据脉冲。例如，当上述的象素数据位的逻辑值为“1”时，驱动器100产生的象素数据DP为高电压，而当象素数据位的逻辑电平为“0”时，所产生的象素数据DP为低电压(0伏)。此外，如图2所示，驱动器100连续地将m组象素数据脉冲DP11-1m、DP21- 2m、DP31-3m，…，DPn1-nm的每一组施加于列电极Z1至Zm，该m组象素数据脉冲通过分组一屏(n行、m列)的用于每一显示行(m行)的象素数据脉冲DP11-DPnm而形成。而且，驱动器100与各个象素数据脉冲组DP的每一个的应用定时同步地产生如图2所示的扫描脉冲SP，并将其连续施加给行电极Y1至Yn(象素数据写过程Wc)。该操作步骤使得仅在施加有该扫描脉冲SP的“行”和施加有具有高电压的象素数据脉冲的“列”的相交部分处的放电元产生放电，从而使得保持在放电元中的壁荷有选择地被擦除。该过程使得在上述同步复位步骤被初始化为“发光元”状态的放电元转换为“非发光元”状态。同时，在所形成的交叉“行”和“列”的放电元中不会引起该选择擦除放电，其中，在所述的行和列施加有扫描脉冲SP的同时，还施加有具有低电压的象素数据脉冲，且保持在同步复位步骤Rc被初始化的状态，即“发光元”状态。
接着，驱动器100重复向行电极X1至Xn施加如图2所示的极性为正的持续脉冲IPx，并在未施加持续脉冲IPx时，周期性地重复向列电极Y1至Yn施加如图2所示的极性为正的持续脉冲IPy(光发持续步骤Ic)。
在该过程中，每次交替施加持续脉冲IPx和IPy时，仅有使壁荷得以保持的放电元，即，进入“发光元”状态的放电元进行放电。即，仅有在上述象素数据写步骤中Wc被设定为“发光元”状态的放电元，根据持续的放电来重复发光并保持在发光状态，其重复次数对应于各子场的加权。施加持续脉冲IPx和IPy的次数分别根据各子场的加权来预先设定。
然后，驱动器100向行电极X1至Xn施加如图2所示的擦除脉冲EP(擦除步骤E)。该步骤使得在所有的放电元中同步地产生擦除放电，以根除保留在每一放电元中的壁荷。
通过在一场中依序多次重复上述步骤，可在视频上获得对应于视频信号的中间亮度。
然而，在使用电容性的显示面板，如PDP和ELP的情况下，对于施加到列电极以写象素数据的象素数据脉冲，每次写每一行的数据时，还必须对其它不执行写数据操作的行进行充电和放电。此外，还必须进行邻近列电极间的电容性的充电和放电。由此会遇到在写象素数据期间，电能消耗很大的问题。
发明内容
因此，本发明的目的就是提供一种显示面板的驱动设备，其能够降低写象素数据期间的电能消耗。
根据本发明的显示面板的驱动设备为一种驱动设备，其向显示面板的每一列电极施加一每一个都具有一脉冲电压的象素数据脉冲，所述脉冲电压对应于基于一视频信号的象素数据，其中在形成一屏的各行的多个行电极和形成该屏的各列的多个列电极的相交部分处，形成有电容性的发光元。所述驱动设备包括一电源电路，其产生一谐振脉冲电源电压并将该电压施加在一电源线上，所述电源电压具有一谐振振幅，其最大电压级采用预定的第一电压；一象素数据脉冲产生电路，其通过根据所述象素数据将所述列电极连接到所述电源线上，在所述列电极上产生所述的象素数据脉冲，其中，当在列方向上至少两个邻接的象素数据具有相同的逻辑电平时，所述电源电路适用于降低所述谐振振幅，同时保持所述谐振脉冲电源电压的所述第一电压。
图1所示为使用等离子体显示面板作为显示面板的等离子体显示器的结构的示意图。
图2所示为一子场中施加到PDP10的各驱动脉冲的时序图。
图3所示为配备有本发明的驱动设备的等离子体显示器的结构图。
图4所示为作为本发明的驱动设备的列电极驱动器20的内部操作图。
图5所示为作为本发明的驱动设备的列电极驱动器20的内部结构图。
图6为示出一列电极驱动器20的另一结构的图。
图7所示为图6中所示的列电极驱动器20的内部操作图。
图8所示为在列电极驱动器20中的一种其它的内部操作的图。
图9所示为列电极驱动器20的另一结构图。
图10所示为对一列电极驱动器20的改进的图。
具体实施例方式
图3为示出一配备有根据本发明的的驱动设备的等离子体显示设备的结构的图。
在图3中，PDP10，作为提供有行电极Y1至Yn及行电极X1至Xn的等离子体显示面板，所述行电极和列电极分别构成对应于在具有各对行电极X和Y的PDP10中的每一行(第一显示行至第n显示行)的行电极对。而且，PDP10被提供有列电极Z1至Zm，其以直角与所述行电极对相交，并对应于一屏的每一列(第一列至第m列)，该一屏具有一电介质层和放电空间，在图中未示出。在由行电极对(X，Y)和列电极Z形成的每个相交部分处形成有携带显示象素的放电元。
驱动控制电路50产生各种定时信号，用于产生复位脉冲RPx和RPy、扫描脉冲SP和持续脉冲IPx和IPy，如图2所述，并将其提供给每个行电极驱动电路30和40。根据这些定时信号，行电极驱动电路30产生复位脉冲RPx和持续脉冲IPx，并以图2所示的时序将它们施加给PDP10的行电极X1-Xn。另一方面，行电极驱动电路40，根据由驱动控制电路50提供的不同定时信号，产生复位脉冲RPy、扫描脉冲SP、持续脉冲IPy和擦除脉冲EP，并以图2所示的时序将它们施加给PDP10的列电极Y1-Yn。
驱动控制电路50还进行将输入视频信号转化为例如用于每个象素的8比特象素数据的操作。接着，驱动控制电路50将该象素数据分开，用于每一比特位，以获得象素数据位DB。对于每一行，驱动控制电路50都在相同比特位的各比特中提取分别对应于属于一行的第一至第m列的象素数据位DB1至DBm，并将所提取的数据位提供给列电极驱动电路20。在这些过程中，驱动控制电路50产生开关信号SW1至SW3，如图4所示，并将其提供给列电极驱动电路20。更具体地，驱动控制电路50产生开关信号SW1至SW3，该开关信号分别具有以下逻辑电平在驱动步骤G1，SW1＝“1”，SW2＝“0”，SW3＝“0”；在驱动步骤G2，SW1＝“0”，SW2＝“0”，SW3＝“1”；且在驱动步骤G3，SW1＝“0”，SW2＝“1”，SW3＝“0”。
在选用上述的驱动步骤G1至G3作为一个循环时，驱动控制电路50重复地向列电极驱动电路20施加按上述方式变化的开关信号SW1至SW3。
图5所示为列电极驱动器20的结构图。
如图5所示，列电极驱动器20由一电源电路21和一象素数据脉冲产生电路22构成，该电源电路21产生具有一预定振幅的谐振脉冲电源电压并将其提供给电源线2，所述象素数据脉冲产生电路22基于该谐振脉冲电源电压产生象素数据脉冲。
该电源电路21包括一电容C1，其一端连接到作为PDP10的地电压的PDP地电压Vs。在上述驱动控制电路50所提供的开关信号SW1的逻辑电平为“0”时，开关元件S1被设为断开(OFF)状态。反之，当所提供的开关信号SW1的逻辑电平为“1”时，则开关元件S1接通，以通过线圈L1和二极管D1将在上述电容C1的另一端产生的电压施加给电源线2。在上述驱动控制电路50所提供的开关信号SW2的逻辑电平为“0”时，开关元件S2被设为OFF状态。当开关信号SW2的逻辑电平为“1”时，开关元件S2设为接通(ON)状态，以通过线圈L2和二极管D2将在上述电源线2上的电压施加给电容C1的另一端。在该过程中，电容C1由在上述的电源线2上的电压充电。在上述驱动控制电路50所提供的开关信号SW3的逻辑电平为“0”时，开关元件S3被设为OFF状态。而当开关信号SW3的逻辑电平为“1”时，开关元件S3被设为ON状态，从而将由一直流电源B1产生的电源电压Va施加到电源线2上。该直流电源B1具有一负侧端，其接地电压为PDP接地电压Vs。
通过上述对驱动电路21的操作，具有一谐振振幅V1的谐振脉冲电源电压的最大电压被设定为上述的电源电压Va。象素数据脉冲产生电路22被提供有开关元件SWZ1至SWZm，及开关元件SWZ10至SWZm0，其分别根据用于一行的m个数据位DB1-DBm的每一个被分别进行开—关控制，所述一行由驱动控制电路50提供。仅当所分别提供的象素数据位DB的逻辑电平为“1”时，开关SWZ1至SWZm的每一个才被设定为ON状态，以向PDP10的每个列电极Z1至Zm提供施加在电源线2上的上述谐振脉冲电源电压。反之，仅当所分别提供的象素数据位DB的逻辑电平为“1”时，开关SWZ10至SWZm0的每一个才被设定为ON状态，以将每个列电极Z上的电压接地到接地电压Vs上。
以下将参考图4的(a)-(c)部分，说明具有图5所示结构的列电极驱动电路20内部操作。
在图4中，为说明的目的，提取在PDP10的第i(i为一选自1-m的数字)列中施加第一至第七行的象素数据脉冲DP的操作，且在(a)-(c)的各部分中示出了在图2所示的象素数据写步骤Wc中的电源线2上的电压的变化方式。
具体地，图4的(a)部分对应于一种情况，在该情况下，对应于第i列的第一至第七行的象素数据位DB的位序列为{1，0，1，0，1，0，1}，(b)部分对应于一种情况，在该情况下，对应于第i列的第一至第七行的象素数据位DB的位序列为{1，1，1，1，1，1，1}，且(c)部分对应于一种情况，在该情况下，对应于第i列的第一至第七行的象素数据位DB的位序列为{0，0，0，0，0，0，0}。
首先，当对应于第i列的第一至第七行的象素数据位DB的位序列为{1，0，1，0，1，0，1}时，开关元件SWZi和SWZi0在ON状态和OFF状态间交替重复，如图4的(a)部分所示。
在该状态下，在驱动步骤G1时，在开关元件SW1至SW3中，仅有开关元件S1被设为ON状态，以便释放存储在电容器C1中的电荷。在图4所示的第一个周期CYC1中，由于开关元件SWZi被设为ON状态，所以与上述放电相关的放电电流通过开关元件S1、线圈L1、二极管D1、电源线2和开关元件SWZi流入PDP10的列电极Zi。在该状态下，列电极Zi的寄生负载电容被充电，从而在负载电容C0中产生电荷。与上述电容C1的放电有关，电源线2上的电压由于线圈L1和负载电容C0的谐振操作而逐渐地升高。接着，电源线2上的电压达到电压Va，其为电容C1一端的电压Vc的两倍，如图4的(a)部分所示。上述电源线2上的电压的逐渐升高形成了上述谐振脉冲电源电压的前沿部分。
在第一周期CYC1中，上述谐振脉冲电源电压的前沿部分直接形成待施加给列电极Zi的象素数据脉冲DP1i的前沿部分，如图4中的(a)部分所示。
接着，执行驱动步骤G2，在开关元件S1-S3中，仅有开关元件S3被接通。接着，通过开关元件S3将DC电压Va从DC电源B1施加给电源线2。此时，电压Va成为上述谐振脉冲电压的最大电压。在第一周期CYC1期间，谐振脉冲电压的最大电压(电压Va)成为施加到行电极Zi的象素数据脉冲DP1i的最大电压，如图4(a)所示。此时，电流流过行电极Zi，使得行电极Zi的寄生负载电容C0被充电，从而存储电荷。
接着，当执行驱动步骤G3时，在开关元件S1-S3中，仅有开关元件S2被打开。接着，PDP10的负载电容C0开始放电。该放电使得电流通过行电极Zi、开关元件SWZi、电源线2、线圈L2、二极管D2及开关元件S2流入电容C1。换句话说，存储在PDP10的负载电容C0中的电荷被恢复到提供在电源21中的电容C1。此时，由于由线圈L2和负载电容C0所定义的时间常数而使电源线2上的电压逐渐降低，如图4(a)所示。此时，上述电源线2上逐渐降低的电压成为上述谐振脉冲电压的后沿。此外，在第一周期CYC1中，上述谐振脉冲电压的后沿成为施加到行电极Zi的象素数据脉冲DP1i的后沿，如图4(a)所示。
驱动步骤G3结束后，在第二至第七周期CYC2-CYC7的每一周期重复进行包括驱动步骤G1-G3的操作。
参考图4(a)，在第二周期CYC2、第四周期CYC4、及第六周期CYC6中的每一个周期期间，开关元件SWZi被断开。由此，低电压(0V)被施加到行电极Zi，作为分别对应于第二、第四及第六行的象素数据脉冲DP2i、DP4i、DP6i的每一个。此外，在这些偶数的周期CYC中，开关元件SWZi0被接通。接着，保留在PDP10的负载电容C0中的所有电荷通过包括行电极Zi和开关元件SWZi0的电路被被恢复。相应地，当第二周期CYC2结束，且在下一个第三周期CYC3刚一开始，开关元件SWZi的状态从OFF状态切换为ON状态时，电源线2上的电压基本变为0，如图4(a)所示。
换句话说，当在数据位DB的位序列中，各行的位每隔一列就翻转一次，如为{1，0，1，0，1，0，1}时，则在电源线2上会施加在最大电压Va处具有谐振振幅V1的谐振脉冲电压，如图4(a)所示。
另一方面，当在一给定列的象素数据位DB所具有的数据位中，每行的位为一连串的逻辑电平“1”，如{1，1，1，1，1，1，1}时，开关元件SWZi保持在ON状态，而开关元件SWZi0保持在OFF状态，如图4(b)所示。换句话说，在上述过程期间，电荷并非是通过包括行电极Zi和开关元件SWZi0的电路恢复的，这一点不同于图4(a)所示的情况。相应地，在每一周期CYC的驱动步骤G3期间，未恢复的电荷被逐渐地存储到PDP10的负载电容C0中。结果，施加到电源线2上的谐振脉冲电压逐渐地降低谐振振幅V1，同时保持其最大电压Va。然后，将结果得到的谐振脉冲电压作为具有较高电压的象素数据脉冲DP1i-DP7i施加到行电极Zi上。
换句话说，当一给定列的每一象素数据位在每一行中为连续的逻辑电平“1”时，待施加到每一行电极Z的电压不需要用脉冲输送。由此，在该情况下，被施加到电源线2上的谐振脉冲电压的谐振振幅被降低，同时保持其最大电压Va。相应地，此时，不会与伴随上述谐振进行充电和放电，从而限制了无功功率。
此外，在一给定列的象素数据位DB的位序列中，其每一行的位都为逻辑电平“0”，如{0，0，0，0，0，0，0}时，开关元件SWZi保持在OFF状态，而开关元件SWZi0保持在ON状态。此时，在驱动步骤G1期间，存储在电容C1中的电荷被释放，与图4(a)所示的情况类似。伴随着该放电，出现在电容C1一端的电压V0由于由线圈L1和电源线2的寄生电容C0而引起的谐振逐渐地升高，如图4(c)所示。接着，施加在电源线2上的最终的电压达到为上述电压Vc两倍的电压Va。此时，上述在电源线2上逐渐上升的电压成为谐振脉冲电压的前沿。接着，当执行驱动步骤G2时，来自DC电源Ba的电压Va被通过开关元件S3施加到电源线2上。此时，电源线2的寄生电容Ce被充电，以便存储电荷。应注意，上述电压Va变为谐振脉冲电压的最大电压。接着，当执行驱动步骤G3时，g该寄生电容Ce开始放电。然后，存储在寄生电容Ce中的电荷被恢复到提供在电源21中的电容C1。此时，电源线2的电压由于由线圈L2和寄生电容Ce所定义的时间常数而逐渐降低，如图4(c)所示。另一方面，在每一周期的驱动步骤G3期间未恢复的电荷被逐渐地存储于寄生电容Ce中。由此，施加在电源线2上的谐振脉冲电压在保持其最大电压Va的情况下，逐渐降低谐振振幅V1。
换句话说，当一给定列的象素数据位对于每一行来说为连续的逻辑电平“0”时，不需要用脉冲输送待施加到电源线2上的电压。由此，在这种情况下，将电源线2上的电压基本整流为一直流(保持在电压Va)，同时限制待被施加于电源线2上的谐振脉冲电压的振幅变化。相应地，不会进行伴随上述谐振的充电与放电，从而限制了无用功率。
在图5所示的结构中，谐振脉冲电压的谐振振幅V1逐渐地被降低，如图4(b)-(c)所示。在另一实施例中，如果检测到如上所述模式的象素数据位，则可能会立即降低谐振脉冲电压的谐振振幅。
图6所示为用于解决上述问题的另一实施例的行电极驱动器20。图6所示的为该行电极驱动器的内部结构。
图6的行电极驱动器20包括一象素数据位模式分析器200和一可变电压源B2。该行电极驱动器20的结构与图5所示的驱动器的结构的区别仅在于用另一电容C1′替换了电容C1。电容C1′的电容量远小于电容C1的电容量。
参照图6，象素数据位模式分析器200接收从驱动控制器50提供的用于每一列的象素数据位DB1-DBm，以基于所接收的数据位分析关于行和列的位模式。接着，该象素数据位模式分析器200基于所分析的结果产生一电压控制信号，以将该电压控制信号提供给可变电压电源B2。
当每一行所提供的象素数据位DB的逻辑电平交替变化时，则象素数据位模式分析电路200，例如，向可变电压源B2提供一电压控制信号B2以产生一电压Vv(Vv＝0.5*Va)。在此情况下，具有谐振振幅V1和最大电压Va的谐振脉冲电压被提供给电源线2，如图7(a)所示，由于图6所示的列电极驱动电路20的结构与图5所示的基本相同。
另一方面，当所提供的象素数据位DB在列方向上连续地具有相同的逻辑电平时，象素数据位模式分析电路200向可变电压源B2提供一电压控制信号，以响应于该具有该相同逻辑电平的连续的象素数据位DB的个数产生一电压Vv(0.5*Va＜Vv＜Va)。相应地，电容C1′的一端的电压被固定于电压Vv。由此，可将一谐振脉冲电压施加于电源线2上，如图7(b)所示，同时保持最大电压Va，在所述谐振脉冲电压中，谐振振幅V1根据电压Vv而降低一振幅。在此情况下，当在列方向上多于预定个数的连续的象素数据位DB具有相同的逻辑电平时，象素数据位模式分析电路200向可变电压源B2提供一电压控制信号以产生电压Va。相应地，谐振振幅V1变为0，且一直流电压Va被施加到电源线2上，如图7(c)所示。
应注意，由于可变电压源B2能够起到电容C1′的作用，因此可在图6所示的结构中删去电容C1′。
当在象素数据位DB的列方向的位序列为连续的逻辑电平“1”(即，包括连续放电的逻辑电平)时，会出现以下问题。
此种情况下，随着电容C1′的电压逐渐降低，谐振振幅变为0。结果，电源线2上的电压被固定在电源B1的电压Va(即，直流驱动)。于是，大多数PDP10的列包括连续的逻辑电平为“1”的位序列。当显示一部分具有位序列{1，0，1，0，…，1，0}的特殊图片时，对应于该位序列{1，0，1，0，…，1，0}，直流电压Va被施加给列电极Zi，如图8(a)所示。于是，由DC驱动列电极Zi，从而引起更大的电消耗。
图9所示为克服上述问题的列电极驱动电路20的另一结构图。
图9所示的列电极驱动电路20的结构与图5所示的结构类似，不同之处在于该图提供了钳位电路23。以后的描述将着重于该钳位电路23的操作。
图9还示出为解决此问题而构造的另一行电极驱动电路20。
如图9所示的行电极驱动电路20的组成除一钳位电路23以外，其他都与图5中所示的相同。于是，以下将主要介绍钳位电路23的操作。
该钳位电路23由一三极管Q1、电阻R1-R3、电容C2、二极管D3和D4构成。电容C1′一端的电压Vc通过二极管D3施加到三极管Q1的发射极。PDP的接地电压Vs通过电阻R1被施加到三极管Q1的集电极。此外，电源B1的电压Va通过电阻R2和二极管D4施加到三极管Q1的基极一端。而且，该特定的基极端被连接到电阻R3和电容C2，该电阻R3和电容C2的接地电压为PDP的接地电压Vs。由此，由电阻R2和R3对电源B1的电压Va进行分压产生基准电压Vref。于是，三极管Q1的基极的电压就是Vref。
此外，基准电压Vref被预先设定在以下的范围内(Va/2)＜Vref＜Va在该结构中，如果电容C1′的电压Vc超过该基准电压Vref，则三极管Q1会变为ON状态，以将电容C1′的电压Vc钳位到基准电压Vref。即，钳位电路23通过将电容C1′的电压钳位到基准电压Vref来防止电源电路21的谐振振幅的消失。根据钳位电路23的操作，电源线2的电压变化具有很小的谐振振幅，如图8(b)和8(c)所示。于是，由于电容C1′收集电荷，与图8(a)所示的驱动操作相比，电能的消耗得到了压缩。
此外，图9所示的钳位电路23一直执行上述的钳位操作。钳位电路23的钳位操作在非必要时也可被停止。
图10示出为用于这一状况所构建的另一钳位电路23′。
向图9所示的钳位电路23增加一三极管Q2可构成钳位电路23′。三极管Q2的发射级端和集电极端连接到电阻R2的两端。一钳位禁止信号被提供给三极管Q2的基极端。当驱动控制电路50所提供的钳位禁止信号为低电压时，三极管Q2保持在OFF状态。在这种情况下，钳位电路23′与钳位电路23等效，于是进行上述的钳位操作。另一方面，当驱动控制电路50所提供的钳位禁止信号为高电压时，三极管Q2变为ON状态，以便在电阻R2的两端之间建立一短路。由此，三极管Q1的基极电压变得与电压Va相等，以便三极管Q1得以停止钳位电路23′的钳位操作。
当输入用于包括图片的图象的目标日期时，显示上述特殊图片的可能性并无在一个场景，如电视信号内的行方向的相关性。于是，驱动控制电路50基于输入的视频信号区分视频信号的类别。当判断该输入视频信号为电视信号时，驱动控制电路50向钳位电路23′提供为高电压的钳位禁止信号以停止钳位操作。另一方面，当判断该输入视频信号为用于显示载有图片的特殊图片的视频信号时，驱动控制电路50向钳位电路23′提供为低电压的钳位禁止信号以执行钳位操作。通过这些操作，可防止显示上述特殊图片时所出现的电能的过度消耗。
由上可以明显地看到，当在列方向上所提供的至少两个彼此邻近的象素数据呈现彼此相同的逻辑值时，根据本发明的显示面板驱动设备使得谐振脉冲电压源电压的谐振振幅变小，同时保持最大级别的振幅常数。
由此，根据本发明的显示设备可抑制引起谐振脉冲电压源电压改变的不希望的充电和放电操作，由此降低功率消耗。
权利要求
1.一种用于通过向所述列电极施加象素数据脉冲，同时连续地向所述行电极施加扫描脉冲来驱动一显示面板的驱动设备，所述显示面板具有多个行电极和多个与所述行电极相交的列电极以形成电容性的发光元件，所述每一个象素脉冲都代表基于一输入视频信号的象素数据，该驱动设备包括一用于产生一谐振脉冲源电压并将该所产生的谐振脉冲源电压提供给一电压源线的电压源电路，所述谐振脉冲源电压具有一可变的谐振振幅以在第一预定电压处具有最大的电压级；和一图片元件数据脉冲产生电路，用于通过根据所述图片元件数据将所述电压源线与所述列电极的任意一个相连接，以便使所述图片数据脉冲出现在所述任意一个列电极上；当在该列方向上至少有两个彼此邻近的所述象素数据具有相同的逻辑值时，所述电压源电路引起所述谐振振幅降低，同时保持在所述第一预定电压处的所述最大电压。
2.根据权利要求1所述的驱动设备，其中，所述电压源电路引起所述谐振振幅降低，其降低量与具有相同逻辑值的邻近象素数据的个数成比例。
3.根据权利要求1所述的驱动设备，其中所述电压源电路包括一端接地的电容，在所述电容的另一端和所述电源线之间，彼此串联连接的第一开关元件和第一线圈，在所述电容的另一端和所述电源线之间，彼此串联连接的第二开关元件和第二线圈，产生第一电压的一DC电压源，和在所述DC电压源和所述电压源线之间所连接的第三开关元件，所述象素数据脉冲产生电路包括第四开关元件，用于根据所述象素数据的逻辑值连接所述电压源线和所述列电极的任意一个，和第五开关元件，用于根据所述象素数据的相反值将所述任意一个列电极接地。
4.根据权利要求1所述的驱动设备，其周期性地重复执行一开关驱动序列，该序列包括仅使所述第一开关元件为接通状态的第一驱动步骤，仅使所述第三开关元件为接通状态的第二驱动步骤，和仅使所述第二开关元件为接通状态的第三驱动步骤。
5.一种用于通过向所述列电极施加象素数据脉冲，同时连续地向所述行电极施加扫描脉冲来驱动显示面板的驱动设备，所述显示面板具有多个行电极和多个与所述行电极相交的列电极以形成电容性的发光元件，所述每一个象素脉冲都代表基于输入视频信号的象素数据，该驱动设备包括包括一端接地的电容的电压源电路，在所述电容的另一端和所述电压源线之间，彼此串联连接的第一开关元件和第一线圈，在所述电容的另一端和所述电压源线之间，彼此串联连接的第二开关元件和第二线圈，产生所述第一电压的一直流电压源，连接在所述直流电压源和所述电压源线之间的第三开关元件，和一可变电压源，用于向该电容的另一端施加一可随在列方向上彼此邻接且彼此具有相同的逻辑值的象素数据的个数变化的电压；和一象素数据脉冲产生电路，其包括第四开关元件和第五开关元件，其中第四开关元件用于根据所述象素数据的逻辑值将所述电压源线和所述任意一个列电极相连，所述第五开关元件用于根据所述象素数据的相反的逻辑值将所述任意一个列电极接地。
6.根据权利要求5所述的驱动设备，其中，当彼此邻近且彼此具有相同的逻辑值的象素数据的个数较小时，所述可变电压源降低待施加到所述电容的另一端的电压，而当所述个数较大时，升高该电压。
7.根据权利要求5所述的驱动设备，其中所述可变电压源使待施加到所述电容另一端的电压在从所述第一电压的一半到该第一电压的范围内变化。
8.根据权利要求3所述的驱动设备，其还包括一钳位电路，用于当所述电容的电压超过所述预定的基准电压时，使所述电容的电压变成一预定的基准电压。
9.根据权利要求8所述的驱动设备，其中，所述预定的基准电压高于所述第一电压的一半，但低于所述第一电压。
10.根据权利要求8所述的驱动设备，其还包括钳位操作控制装置，用于使得所述钳位电路的状态从操作状态变为非操作状态，或者相反。
11.根据权利要求10所述的驱动设备，其中，所述钳位操作控制装置确定所述输入视频信号的类型，并根据确定结果使所述钳位电路的状态从操作状态变为非操作状态，或者相反。
全文摘要
一种显示面板驱动设备,其可降低在写象素数据时的功率消耗。当在列方向上至少有两个所提供的彼此邻近的象素数据呈现彼此相同的逻辑值时,该显示面板驱动设备可使产生象素数据脉冲的谐振脉冲电压源的谐振振幅降低。
文档编号G09G3/20GK1348161SQ01142069
公开日2002年5月8日 申请日期2001年9月10日 优先权日2000年9月8日
发明者岩见隆 申请人:先锋株式会社, 静冈先锋株式会社