专利名称：数字型数据驱动器及液晶显示器的制作方法
技术领域：
本发明涉及一种数据驱动器，特别涉及一种液晶显示器的数字型数据驱动器，藉由共享数字锁存器及数字模拟转换器，避免由于分辨率增加时，因为所需要的横向布局面积增加，所造成的线路布局上的困难度。
背景技术：
传统AMLCD的数字型数据驱动器，使用储存缓存器(数字锁存器)，在一信号线周期中作为线路缓冲器(line buffer)用以储存数字影像信号，且在一次一条信号线的模式下，驱动数字模拟转换器(DAC)。图1A及图1B显示传统上操作在一次一条信号线模式下的一6位数字型数据驱动架构10。在此架构下，在每个水平描扫周期中，位移缓存器SRn输出在致能信号会致使出现在信号在线的数字影像信号R[5]-B
，依序地被加载对应的第一级锁存器Latch11中。之后，藉由”LB”信号的控制，所有存于第一级锁存器Latch11中的数字影像信号R[5]-B
会写入第二级锁存器Latch12中，同时被放进数字模拟转换器DAC-Rn、DAC-Gn、DAC-Bn中。并且在下一个位移缓存器SRn+1输出的致能信号时会致使出现在信号在线的数字影像信号R[5]～B
，依序地被加载对应的第一级锁存器Latch21中。之后，藉由”LB”信号的控制，所有存于第一级锁存器Latch21中的数字影像信号R[5]～B
会写入第二级锁存器Latch22中，同时被放进数字模拟转换器DAC-Rn+1、DAC-Gn+1、DAC-Bn+1中。
由于分辨率增加，数据位数会跟着增加，所以很占布局面积的储存缓存器，以及数字模拟转换器的数目也会随着增加。然而在传统排列方式下，数字型驱动器在横向上的布局是比较受限的。因此，当分辨率增加造成储存缓存器及数字模拟转换器的数目增加时，将会增加线路布局上的困难度。
发明内容
有鉴于此，本发明的首要目的，是在于提供一种数字型数据驱动器，藉由共享数字锁存器及数字模拟转换器，避免由于分辨率增加时，因为所需要的横向布局面积增加，所造成的线路布局上的困难度。
为实现上述目的，本发明提供了一种数字型数据驱动器，包括多个数据信号线，每一数据信号线在一第一时间周期时传输一第一数据，并在一第二时间周期时传输一第二数据；一第一移位缓存器，用以在第一时间周期时，输出一第一致能信号；一第二移位缓存器，用以在第二时间周期时，输出一第二致能信号；多个传输控制单元，分别耦接至一对应的数据信号线。
其中每一传输控制单元包括一第一、第二开关组件，并联地连接，且各具有一第一端耦接多个数据信号线的一个；一第一锁存器，具有一输入端耦接第一、第二开关组件的一第二端；一第三、第四开关组件，并联地连接，且各具有一第一端耦接第一锁存器的一输出端；一第二锁存器，具有一输入端耦接第三、第四开关组件的一第二端；一第五、第六开关组件，并联地连接，且各具有一第一端耦接第二锁存器的一输出端；一第三锁存器，具有一输入端耦接第五、第六开关组件的一第二端；一第七开关组件，具有一第一端耦接第三锁存器的一输出端；一第四锁存器，具有一输入端耦接第七开关组件的一第二端；以及一第一反相器，具有一输入端耦接第三锁存器的输出端。
其中第一、第三开关组件是根据第一致能信号导通，将第一数据储存到第二锁存器中，且第二开关组件是根据第二致能信号导通，将第二数据储存到第一锁存器中。第五、第七开关组件是根据一第三致能信号导通，将存于第二锁存器中的第一数据，储存到第四锁存器中，并输出至一第一数字模拟转换器。第四、第六开关组件是根据一第四致能信号将存于第一锁存器中的第二数据，经由第一反相器输出至一第二数字模拟转换器。
图1A～1B表示已知数字型数据驱动器的架构。
图2为本发明的液晶显示器的示意图。
图3为本发明的数字型数据驱动器的示意图。
图4A～4D为本发明数字型数据驱动器中一传输控制器的操作示意5为本发明中传输控制单元的致能信号的波形图。
图6为本发明的数字型数据驱动器的架构。
附图标号说明SRn、SRn+1、SR1、SR2位移缓存器；Latch11、Latch22、L1～L4锁存器；TG1、TG2传输闸；200液晶显示器； 201主动矩阵区域；202扫描驱动器； 203数字型数据驱动器；T1～T7开关组件； INV1反相器；DAC1～DACm、DAC-Rn、DAC-Gn、DAC-Bn、DAC-Rn+1、DAC-Gn+1、DAC-Bn+1数字模拟转换器；DL1～DLn数据信号线；En1、En2、En3、En4致能信号。
具体实施例方式
为了使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
如图2中所示，为适用本发明的数字型数据驱动器的一液晶显示器200。如图2中所示，液晶显示器200至少具有一由多个像素所排成的主动矩阵区域201、一扫描驱动器202以及一数字型数据驱动器203。扫描驱动器202，用以依序地开启主动矩阵区域201中的一列像素。数字型数据驱动器203，用以输出数据信号至对应像素。
如图3中所示，数字型数据驱动器203，包括多个数据信号线DL1～DLn，多个移位缓存器(SR1、SR2)以及多个传输控制单元TTC1～TTCn。
多个移位缓存器，依序地输出一致能信号。在本例中，一第一移位缓存器SR1，用以在一第一时间周期时，输出一第一致能信号En1。而一第二移位缓存器SR2，用以在下一时间周期(第二时间周期)时，输出一第二致能信号En2其中第一时间周期与第二时间周期是在同一显示周期(line period)中。每一数据信号线DL1～DLn在一第一时间周期时传输一第一数据，并在一第二时间周期时传输一第二数据。多个传输控制单元TCC1～TCCn，分别耦接至一对应的数据信号线。
传输控制单元(TTC1～TTCn)各包括一第一、第二开关组件T1、T2，并联地连接，且各具有一第一端耦接多个数据信号线DL1～DLn的一个；一第一锁存器L1，具有一输入端耦接第一、第二开关组件T1、T2的一第二端；一第三、第四开关组件T3、T4，并联地连接，且各具有一第一端耦接第一锁存器L1的输出端；一第二锁存器L2，具有一输入端耦接第三、第四开关组件T3、T4的一第二端；一第五、第六开关组件T5、T6，并联地连接，且各具有一第一端耦接第二锁存器L2的输出端；一第三锁存器L3，具有一输入端耦接第五、第六开关组件T5、T6的一第二端；一第七开关组件T7，具有一第一端耦接第三锁存器L3的输出端；一第四锁存器L4，具有一输入端耦接第七开关组件T7的一第二端；以及一第一反相器INV1，具有一输入端耦接第三锁存器L3的输出端。此外，第四锁存器与第一反相器的输出端耦接至不同的数字模拟转换器。在本例中，第四锁存器的输出端耦接至一第一数字模拟转换器DAC1，且第一反相器INV1的输出端耦接至一第二数字模拟转换器DAC2。
图4A～4D为本发明中第一传输控制单元TCC1的操作示意图，第5图为传输控制单元TCC1的致能信号的波形图。以下参考图4A～4D以及图5，说明本发明传输控制单元的操作。
首先，在第N显示周期的第一时间周期中，第一位移缓存器SR1输出第一致能信号En1，第一、第三开关组件T1、T3被导通，因此数据信号线DL0上的第一数据D0
被储存到第一、第二锁存器L1、L2中。
接着在第N显示周期的下一个时间周期(第二时间周期)中，第二位移缓存器SR2输出第二致能信号En2，第二开关组件T2被导通，因此数据信号线DL0上的第二数据D0[1]被储存到第一锁存器L1中。
在第N显示周期与第N+1显示周期之间有一个消隐周期(blanking period)。
在消隐周期中的一第三时间周期中，第五、第七开关组件T5、T7，根据来自外部控制电路的一第三致能信号En3，将在第二锁存器L2中的第一数据，储存到第三、第四锁存器L4中，并输出至一第一数字模拟转换器DAC1。
在消隐周期中的一第四时间周期中，第四、第六开关组件T4、T6，根据来自外部控制电路的一第四致能信号En4，将存在第一锁存器L1中的第二数据，储存到第二、第三锁存器L2、L3中，并经由第一反相器INV1输出至一第二数字模拟转换器DAC2。
本发明的数据驱动器中的其它传输控制单元TCC2～TCCn的操作，与第一传输控制单元TCC1相同，在此不再累述。故本发明的数据驱动器可以依据多个移位缓存器SR1～SRn，而输出数字数据至对应的数字模拟转换器DAC-R1～DAC-Rn+1、DAC-G1～DAC-Gn+1、DAC-B1～DAC-Bn+1中。
因此，依据本发明的电路架构，第6图中的数字型数据驱动器，可以用以取代图1A及图1B中的已知数字型数据驱动电路，其中图6中的TCC1～TCCn的电路与图3中的电路相同。在此结构上，在每个水平描扫周期的一第一时间周期中，位移缓存器SRn致使出现在信号在线的数字影像信号R[5]-B
(第一数据)，依序地被加载对应的第二锁存器中。且在每个水平描扫周期的一第二时间周期中，位移缓存器SRn+1致使出现在信号在线的数字影像信号R1[5]-B1
(第二数据)，依序地被加载对应的第一锁存器中。之后，藉由来自外部电路的一第三致能信号的控制，所有存于第二锁存器中的数字影像信号R[5]-B
被写入第四锁存器中，同时被放进数字模拟转换器DAC-Rn、DAC-Gn、DAC-Bn中。并且藉由来自外部电路的一第四致能信号的控制，所有存于第一锁存器中的数字影像信号R[5]-B
被写入第三锁存器中，并藉由反相器输出至数字模拟转换器DAC-Rn+1、DAC-Gn+1、DAC-Bn+1。
因此，本发明的数字型数据驱动器可以减少所需的横向布局面积，故避免了由于分辨率增加时，因为所需要的横向布局面积增加，所造成的线路布局上的困难度。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，可作若干更动与润饰，因此本发明的保护范围视后附权利要求范围为准。
权利要求
1.一种数字型数据驱动器，包括多个数据信号线，每一数据信号线在一第一时间周期时传输一第一数据，并在一第二时间周期时传输一第二数据；一第一移位缓存器，用以在该第一时间周期时，输出一第一致能信号；一第二移位缓存器，用以在该第二时间周期时，输出一第二致能信号；以及多个传输控制单元，分别耦接至一对应的数据信号线，每一传输控制单元至少包括一第一至第四锁存器以及一第一反相器；其中每一该传输控制单元，根据该第一致能信号与该第二致能信号，分别在该第一锁存器及该第二锁存器存入该第二数据与该第一数据；并且根据一第三致能信号，将所存的该第一数据储存至该第四锁存器并输出至一第一数字模拟转换器；并根据一第四致能信号将所存的该第二数据储存至该第三锁存器并经由该第一反相器输出至一第二数字模拟转换器。
2.如权利要求1所述的数字型数据驱动器，其中该传输控制单元还包括一第一、第二开关组件，并联地连接，且各具有一第一端耦接该多个数据信号线的一个，以及一第二端耦接该第一锁存器的一输入端；一第三、第四开关组件，并联地连接，且各具有一第一端耦接该第一锁存器的一输出端，以及一第二端耦接该第二锁存器的一输入端；一第五、第六开关组件，并联地连接，且各具有一第一端耦接该第二锁存器的一输出端，以及一第二端耦接该第三锁存器的一输入端；以及一第七开关组件，具有一第一端耦接该第三锁存器的一输出端，以及一第二端耦接该第四锁存器的一输入端；其中该第一反相器，具有一输入端耦接该第三锁存器的输出端。
3.如权利要求2所述的数字型数据驱动器，其中该第一、第三开关组件根据该第一致能信号导通，将该第一数据储存到该第二锁存器中，且该第二开关组件根据该第二致能信号导通，将该第二数据储存到该第一锁存器中；该第五、第七开关组件根据一第三致能信号导通，将存于该第二锁存器中的该第一数据，储存到该第四锁存器中，并输出至一第一数字模拟转换器；该第四、第六开关组件根据一第四致能信号将存于该第一锁存器中的该第二数据，经由该第一反相器输出至一第二数字模拟转换器。
4.如权利要求2所述的数字型数据驱动器，其中该第一至第七开关组件为传输门。
5.如权利要求2所述的数字型数据驱动器，其中该第一至第七开关组件为开关晶体管。
6.如权利要求2所述的数字型数据驱动器，其中该第三及第四致能信号在一消隐周期中的一第三时间周期及一第四时间周期中产生，该第三致能信号控制该第五及第七开关组件，该第四时间周期控制第四及第六开关组件。
7.一种液晶显示器，包括多个像素，排列成一矩阵形式；一扫描驱动器，用以依序地开启该矩阵形式中的一列像素；以及一数字型数据驱动器，用以输出数据信号至对应的像素；其中该数字型数据驱动器包括多个数据信号线，每一数据信号线在一第一时间周期时传输一第一数据，并在一第二时间周期时传输一第二数据一第一移位缓存器，用以在该第一时间周期时，输出一第一致能信号；一第二移位缓存器，用以在该第二时间周期时，输出一第二致能信号；以及多个传输控制单元，分别耦接至一对应的数据信号线；以及多个数字模拟转换器，用以将该多个传输控制单元输出的数据信号，转换成模拟信号后，输出到该像素；每一传输控制单元至少包括一第一至第四锁存器以及一第一反相器；其中每一该传输控制单元，根据该第一致能信号与该第二致能信号，分别在该第一锁存器及该第二锁存器存入该第二数据与该第一数据；并且根据一第三致能信号，将所存的该第一数据储存至该第四锁存器并输出至一第一数字模拟转换器；并根据一第四致能信号将所存的该第二数据储存至该第三锁存器并经由该第一反相器输出至一第二数字模拟转换器。
8.如权利要求7所述的液晶显示器，其中该传输控制单元还包括一第一、第二开关组件，并联地连接，且各具有一第一端耦接该多个数据信号线的一个，以及一第二端耦接该第一锁存器的一输入端；一第三、第四开关组件，并联地连接，且各具有一第一端耦接该第一锁存器的一输出端，以及一第二端耦接该第二锁存器的一输入端；一第五、第六开关组件，并联地连接，且各具有一第一端耦接该第二锁存器的一输出端，以及一第二端耦接该第三锁存器的一输入端；以及一第七开关组件，具有一第一端耦接该第三锁存器的一输出端，以及一第二端耦接该第四锁存器的一输入端；其中该第一反相器，具有一输入端耦接该第三锁存器的输出端。
9.如权利要求8所述的液晶显示器，其中该第一、第三开关组件根据该第一致能信号导通，将该第一数据储存到该第二锁存器中，且该第二开关组件根据该第二致能信号导通，将该第二数据储存到该第一锁存器中；该第五、第七开关组件根据一第三致能信号导通，将存在该第二锁存器中的该第一数据，储存到该第四锁存器中，并输出至一第一数字模拟转换器；该第四、第六开关组件根据一第四致能信号将存在该第一锁存器中的该第二数据，经由该第一反相器输出至一第二数字模拟转换器。
10.如权利要求8所述的液晶显示器，其中该第一至第七开关组件为传输门。
11.如权利要求8所述的液晶显示器，其中该第一至第七开关组件为开关晶体管。
12.如权利要求8所述的液晶显示器，其中该第三及第四致能信号在一消隐周期中的一第三时间周期及一第四时间周期中产生，该第三致能信号控制该第五及第七开关组件，该第四时间周期控制第四及第六开关组件。
13.如权利要求9所述的液晶显示器，其中该第一数字模拟转换器及第二数字模拟转换器，是将接收到的该第一数据、第二数据，转换成一第一模拟数据与一第二模拟数据后，分别输出至一对应的像素。
全文摘要
一种数字型数据驱动器，包括多个数据信号线，每一数据信号线在一第一时间周期时传输一第一数据，并在一第二时间周期时传输一第二数据；一第一移位缓存器，在该第一时间周期时，输出一第一致能信号；一第二移位缓存器，在该第二时间周期时，输出一第二致能信号；多个传输控制单元，分别耦接至一对应的数据信号线，每一传输控制单元根据第一、第二致能信号及两个外部信号，将第一、第二数据输出至不同的两个数字模拟转换器。本发明藉由共享数字锁存器及数字模拟转换器，避免由于分辨率增加时，因为所需要的横向布局面积增加，所造成的线路布局上的困难度。
文档编号G09G3/00GK1553427SQ0313869
公开日2004年12月8日 申请日期2003年6月3日 优先权日2003年6月3日
发明者叶信宏 申请人:友达光电股份有限公司