电容性负载驱动恢复电路、电容性负载驱动电路以及使用该电路的等离子体显示装置的制作方法

专利名称：电容性负载驱动恢复电路、电容性负载驱动电路以及使用该电路的等离子体显示装置的制作方法
技术领域：
本发明涉及一种电容性负载驱动电路。更加具体来说，本发明涉及一种电路结构，其可以在以高速驱动例如等离子体显示面板、电致发光面板或者液晶显示器(LCD)这样的作为电容性负载的显示面板时减小功耗，以及一种使用该驱动电路的显示装置。
尽管本发明可以应用于任何显示面板，只要它是一个电容性负载即可，但是在下文中以等离子体显示器(PDP)装置为例进行描述。
图1为示出一个3电极表面放电交流驱动的等离子体显示面板的一般方框图，以及图2为示出在图1中所示的等离子体显示面板的电极结构的截面视图。在图1和图2中，参考标号207表示一个放电单元(显示单元)，210表示一个后玻璃基片，211和221表示介电层，212表示荧光体，213表示肋条，214表示地址电极(A1至Ad)，220表示前玻璃基片，以及参考标号222表示第一电极(X电极X1至XL)或第二电极(Y电极Y1至YL)。参考标号Ca表示相邻地址电极之间的电容，以及Cg表示地址电极和相对电极(X电极和Y电极)之间的电容。
等离子体显示面板201由两个玻璃基片所构成，即，后玻璃基片210和前玻璃基片220，并且在前玻璃基片220上设置作为保持电极(包括BUS电极和透明电极)的X电极(X1，X2，...，XL)和Y电极(扫描电极Y1，Y2，...，YL)。
在后玻璃基片210上，设置该地址电极(A1、A2、...、Ad)，使其垂直于该保持电极(Y电极和X电极)，以及由这些电极导致放电发光的每个显示单元207被形成在两个保持电极所在的区域中，即具有相同数目(Y1和X1、Y2和X2等等)的X电极和Y电极夹住该区域，并且一个地址电极与它们垂直相交。
图3为示出一个等离子体显示器(PDP)装置的一般结构的方框图，其使用图1中所示的等离子体显示面板，并且还示出用于该显示面板的驱动电路的主要部分。
如图3中所示，一个三电极表面放电交流驱动等离子体显示装置包括显示面板201、通过使用从外部输入的接口信号形成控制信号以控制该显示面板的驱动电路的控制电路205、通过使用来自该控制电路205的控制信号驱动面板电极的X驱动器(X电极驱动电路)、扫描电极驱动电路(扫描驱动器)203和Y公共驱动器204和地址电极驱动电路(地址驱动器)202。
X公共驱动器206产生保持放电(保持)脉冲，并且Y公共驱动器204还产生保持脉冲，以及该扫描驱动器203工作使得该扫描脉冲被顺序地施加到每个扫描电极(Y1至YL)。另外，该地址驱动器202把对应于显示数据的地址电压脉冲施加到每个地址电极(A1至Ad)。
该控制电路205包括一个显示数据控制部分251，其接收时钟信号CLK和显示数据DATA，并且把一个地址控制信号施加到地址驱动器202；扫描驱动器控制部分253，其接收垂直同步信号Vsync和水平同步信号Hsync，并且控制该扫描驱动器；以及公共驱动器控制部分254，其控制公共驱动器(X公共驱动器206和Y公共驱动器204)。该显示数据控制部分251包括一个帧存储器252。
图4为示出图3中所示的PDP装置的驱动波形的例子，并且主要示出要在所有表面写入周期(AW)、所有表面擦除周期(AE)、地址周期(ADD)和保持周期(保持放电周期SUS)过程中施加到每个电极的一般电压波形。
在图4中，直接与图像显示器相关的驱动周期是地址周期ADD和保持周期SUS，并且设计为通过在该地址周期ADD的过程中选择要被显示的像素并且使得所选择的像素在后续的保持周期过程中发光，使得图像显示器获得固定的亮度。另外，图4示出当一个帧由多个子帧(子域)所构成时在每个子帧中的驱动波形。
首先，在该地址周期过程中，在作为一个中间电势的-Vmy在某一时间施加到作为扫描电极的Y电极(Y1至YL)之后，-Vy电平的扫描电压脉冲被顺序地施加。根据该扫描脉冲施加到每个Y电极，+Va电平的地址电压脉冲被施加到每个地址电极(A1至Ad)，并且在每个扫描线上的像素被选择。
在下一个保持周期过程中，+Vs电平的一个保持放电(保持)脉冲被交替地施加到所有扫描电极(Y1至YL)以及X电极(X1至XL)，以在以前选择的像素中产生保持放电，并且通过连续地应用而获得处于固定亮度的显示。另外，可以通过组合这些驱动波形的基本操作以控制发光的次数而获得密度的梯度显示。
所有表面写入周期AW在此通过把一个写入电压脉冲施加到在该面板中的所有显示单元以激活每个显示单元而保持该显示特性的均匀性，并且它被插入在特定的周期中，所有表面擦除周期AE在开始用于图像显示的寻址和保持之前通过把一个擦除电压脉冲施加到所有显示单元而擦除以前的显示内容。
该保持脉冲被交替地施加到每个X电极和Y电极，并且地址脉冲被有选择地施加到对应于一个点亮或未点亮的单元的电极。该地址脉冲具有与该扫描脉冲相同的周期，并且该周期比保持脉冲的周期更短。
图5为示出在图3中所示的PDP装置中所用的一个IC的例子的方框电路图。
例如，当显示面板的地址电极(A1至Ad)的数目为3072个，并且要连接到该地址电极的驱动IC被假设为具有128位输出，总共有24个驱动IC被使用。通常，有24个驱动IC被安装在多个模块中，使得每个模块具有多个IC。
图5示出具有对应于128位的输出电路的驱动IC芯片的内部电路结构(234OUT1至OUT128)，每个输出电路234包括相互连接的一个高电压电源线VH和一个地线GND，在最后的输出级处有推挽式FFT2341和2342被夹在它们之间。一个驱动IC 230进一步包括控制FET的逻辑电路233、选择128位输出电路的位移寄存器电路231和锁存电路232。
这些控制信号包括位移寄存器231的时钟信号CLOCK、数据信号DATA1至DATA4、锁存电路232的锁存信号LATCH和用于门电路控制的选通信号STB。在图5中，末尾输出级具有一个CMOS结构(2341、2342)，但是可以使用由相同极性的MOSFET所构成的图腾柱(totempole)结构。
接着，在下文中描述用于安装上述驱动IC芯片的方法的例子。例如，该驱动IC芯片被安装在一个刚性印刷电路板上，并且用于供电的焊盘端、该驱动IC芯片的信号和输出以及在该印刷电路板上的相应端子通过线接合而连接。
来自IC芯片的输出线被连接到该印刷电路板的端面侧，并且提供一个输出端，该端子被热压接合到具有类似端子的柔性基片，以形成一个模块。在该柔性基片的上端处，用于与一个面板显示电极相连接的端子被提供，并且在通过例如热压接合等等这样的技术连接到该面板显示电极之后被使用。
对于显示器来说，特别是对于PDP装置来说需要较小的功耗，因此人们已经提出减小功耗的各种技术。除了在该面板端部中的伪电极之外，上述每个电极的驱动端与相对于直流接地的电路相绝缘，因此，该容性阻抗作为在该驱动电路中的负载变为主导。作为减小这种容性负载脉冲驱动电路的功耗的一种技术，功率恢复电路是众所周知的，其使用谐振现象来在该容性负载和电感之间交换能量。
美国专利No.4,707,692公开一种功率恢复电路，其中通过提供与该容性负载一同构成一个谐振电路的电感器并且通过在一个电致发光显示装置中以该谐振周期的1/4周期间隔执行一个开关的开/关控制，而把存储在电容器中的能量再次施加到一个容性负载上。该能量在电容器315和负载310/312之间传送。在充电周期中，在电容器中的能量被存储在电感器中，并且其中的一半能量对该负载充电，剩余的能量返回到电容器315。在放电周期中，在负载中的能量被一次存储在该电感器中，然后返回到电容器315。
美国专利No.5,081,400和美国专利No.5,828,353公开一种功率恢复电路，其在该保持脉冲被施加在PDP装置中时，以该保持脉冲的1/2周期间隔切换。
日本未审查专利公告No.5-2449916公开一种在从PDP装置中的地址驱动器施加地址脉冲时使用的功率恢复电路。
图6示出在日本未审查专利公告No.2002-175044中公开的一种常规低电源驱动电路。
在图6中所示的常规情况中，通过使用具有谐振电感器112的功率恢复电路110驱动一个地址驱动IC 120而抑制功耗。该功率恢复电路110按照感应地址放电的时序把一个通常恒定的地址驱动电压输出到等离子体显示面板的地址电极。然后，在地址驱动IC中的输出电路122的切换状态被切换之前，该电源端121的电压被降低到地电平。在此时，在功率恢复电路110中的谐振电感器112和被驱动在高电平的地址电极的任意数目(例如，最多为n)的合成负载电容CL(例如，最多为n×Ca)之间出现谐振，并且在该地址驱动IC中的输出电路122的输出设备的功耗被充分地抑制。
具体来说，在地址驱动IC的电源电压保持恒定的常规驱动方法中，对应于在切换之前和之后在该负载电容CL中存储的能量的改变量的能量在充电和放电电流路径中的阻抗部分中被消耗。与此相反，当使用图6中所示的功率恢复电路110时，相对于作为输出电压的谐振中心的的地址驱动电压的中间电势的参考的被存储在负载电容器中的电势能量被通过在功率恢复电路110中的谐振电感器112保持在该电容器中。尽管该电源电压为地电平，该输出电路的开关状态被切换，然后该地址驱动IC的电源电压被通过谐振再次升高到正常和恒定驱动电压，从而可以抑制电能消耗。
另外，日本未审查专利公告No.2002-175044还公开了另一种减小容性负载脉冲驱动电路的电能消耗的技术，其适合于应用到地址驱动器等等。图7为示出在该日本未审查专利公告No.2002-175044中公开的另一种容性负载驱动电路的常规例子。在该电路中，在由恒流电路等等所构成的驱动电路303中的驱动设备306中的功耗被抑制。这基于这样的原理，即，通过把最初流过该驱动元件306的该驱动电流引导到串联的功率分割装置330，该功耗被根据分压比而分割。另外，通过以n级升高和降低驱动电源301，从驱动电源301到驱动电路303的输入功率和在该驱动电路303的每个部分中的功耗可以被减小为1/n。当与上述功率恢复技术相比较时，可以高速地驱动一个大负载电容器305(CL)，并且把在驱动电路中的驱动元件306的功耗抑制为相同的水平，因为不需要感应具有高Q值的谐振现象，获得可以相当大地减小电路成本的优点。
另外，日本未审查专利公告No.9-62226公开一种结构，其在保持脉冲被交替地施加到X电极和Y电极时，用于恢复从X电极释放的能量，以对Y电极充电，并且恢复从Y释放的能量，以对X电极充电。
在美国专利No.4,707,692、美国专利No.5,081,400、美国专利No.5,828,353、日本未审查专利公告No.5-249916、日本未审查专利公告No.9-62226中公开的以及在图6中所示的常规驱动电路通过利用谐振现象而减小功耗，但是由于等离子体显示面板的分辨率变高并且其屏幕尺寸变大，因此抑制功耗的效果被大大地减小。
当根据更高的分辨率增加驱动电路的输出频率时，需要减小上述谐振时间，以保持等离子体显示面板的控制性能。如果谐振时间为T0，它与负载电容CL和谐振电感的乘积成的平方根成正比，如下述方程1所示T0=πLCL]]>当谐振时间被减小时，需要仅仅减小在该功率恢复电路中提供的谐振电感的数值，因此，谐振的Q值减小，并且功率抑制效果减小。另外，当地址电极的寄生电容随着屏幕变大而增加时，还需要减小上述谐振电感的数值，以抑制在上述谐振时间的增加，因此，相应地减小功率抑制效果。另外，由于驱动电路的输出频率增加，随着使用高电压脉冲驱动等离子体显示面板的电路的工作频率增加，还增加功耗，并且出现驱动电路(驱动IC)中发热的问题。特别地，由于地址脉冲的周期比保持脉冲的周期更短，因此存在把上述公知的用于减小功耗的方法应用于地址驱动器困难的问题。
另外，保持脉冲被施加到所有保持电极，并且容性负载为常量。与此相反，当地址脉冲被根据显示的视频而施加到每个相互独立的负载电极时，要被驱动的负载电容相当大地改变。例如，当对于每个显示行上改变其状态的负载电容的数目较大时，功耗变大，并且在日本未审查专利公告No.5-2449916中公开的结构可以用于减小功耗，但是如果使用在日本未审查专利公告No.5-2449916中公开的结构，当相同图像在垂直方向上连续时，每个负载电容的状态不改变，出现功耗变大的问题。
如果从驱动电源301到驱动电路303的输入功率可以进一步减小，在使用图7中所示的功率分割方法的容性负载驱动电路中，还可以抑制在包括电源电路在内的所有系统中的发热，并且进一步减小成本。
如果在驱动电路303中的功耗可以充分地被抑制，则与在该显示器的每个部分中的散热相关的成本以及部件的成本增加。另外，可以通过限制显示装置本身的散热而抑制发光亮度，或者能够被制造为更薄和更轻的平板显示器的特性还没有被充分地利用。

发明内容
本发明的目的是提供一种容性负载驱动电路，其即使在该驱动电路被加速时不但能够抑制功耗(发热)而且还能够抑制该显示器的每个部件的成本增加，以及提供例如PDP装置这样使用该电路的显示装置。
为了实现上述目的，根据本发明一个方面的容性负载驱动电源电路的特征是使用一个变压器。
具体来说，在根据本发明第一方面的该容性负载驱动电源电路中，初级线圈和次级线圈的每一端连接到要与一个容性负载相连接的输出端，第一开关电路连接在该初级线圈的另一端和第一参考电势之间，第二开关电路连接在该次级线圈的另一端和第二参考电路之间，以及一个电源开关电路连接在该输出端和驱动电源之间。
通过使用该第一开关电路连接驱动负载和该变压器的初级线圈，使得在该驱动负载的电容和变压器的初级线圈的励磁电感之间产生谐振。由于该谐振，存储在该驱动负载的电容中的静电能量可以被有效地转换为在该变压器的初级线圈的励磁电感中的电磁能，并且被存储。因此，所有静电能量在例如谐振周期的四分之一的短时间内被转换为电磁能，并且初级线圈的两端变为几乎与第一参考电势相等。换句话说，该驱动负载的电势变为与第一参考电势相等。然后，可以通过在驱动的适当时序切断第一开关电路而从该次级线圈中取出上述电磁能。可以通过适当的选择被导入电磁能以重新使用的电路部分(驱动负载)，以及通过适当地指定次级线圈的励磁电感而使得在驱动电路中的功耗最小化。通过电源开关电路使用驱动电源使得在能量重新使用过程中的能量损耗被补偿，可以实现一种低成本的容性负载驱动电源电路，其中使用廉价的变压器通过电流切换而减小半导体开关电路的数目。
作为第一方面的一种变型，可以把将与该变压器的次级线圈的输出端相连接的端子连接到与电源开关电路相连接的路径。
可取的是，由单向导电元件所构成的第三开关电路被进一步提供在该输出端和第一参考电势之间。
该第二开关电路可以由单向导电元件所构成。
还可以使得该第一参考电势与第二参考电势相同。
还可以把第四开关电路连接在该初级线圈和第一开关电路的连接点与第五参考电势之间，并且该第五参考电势例如是该驱动电源的输出端，并且第四开关电路可以由单向导电元件所构成。
另外，如果一个阻抗电路连接到与电源开关电路相连接的路径，则可以分割功耗。
根据本发明第二方面的容性负载驱动电源电路的特征在于使用电感元件而不是使用电容器。
具体来说，第一开关电路、线圈和第二开关电路被串联在要与容性负载相连接的输出端和第一参考电势之间，第三开关电路连接在第一开关电路和该线圈的连接点与第一参考电势之间，第四参考电路连接在该线圈和第二开关电路的连接点与输出端之间，以及该电源开关电路连接在输出端和驱动电源之间。
根据本发明第二方面，通过把该驱动负载经过线圈和第一和第二开关电路连接到第一参考电势，而在该驱动负载的电容与该线圈的励磁电感之间产生谐振。通过导通第二开关电路和第三开关电路，使得该线圈的两端变为电势相等，被转换为线圈的电磁能的驱动负载的电容的静电能量被例如该谐振周期的四分之一的短时间内存储在该线圈中。当第一和第二开关电路进入截止状态时，该能量从该线圈的另一端通过第三和第四开关电路返回到该驱动负载。在重新使用上述能量的处理过程中的能量损耗被通过该电源开关电路来自驱动电源的能量所补偿。通过使用廉价的线圈并且减小半导体开关电路的数目，可以实现高速驱动、低功耗和低成本的容性负载驱动电源。
第三开关电路和第四开关电路可以由单向导电元件所构成。
另外，最好一个阻抗电路连接到与电源开关电路相连接的路径。
上述容性负载驱动电源电路适用于例如在PDP装置中的地址驱动器这样的容性负载驱动电源电路的电源电路。
一个容性负载驱动电路包括容性负载、第一驱动电源、第二驱动电源、以及串联在第一驱动电源和第二驱动电源之间的第一和第二驱动元件，并且其连接点连接到该容性负载，以及上述容性负载驱动电源电路用于第一或第二驱动电源。
在PDP装置中的一个地址驱动器的情况中，存在有多个容性负载和多对分别用于驱动多个容性负载的第一和第二驱动元件，但是第一和第二驱动电源被共同连接到多对第一和第二驱动元件。多个容性负载被设置到相互独立的各个电势状态，但是当设置该电势状态时，所有多个容性负载连接到该容性负载驱动电源电路，并且所存储的静电能量被一次恢复到该容性负载驱动电源电路，以被存储为电磁能，然后所有驱动元件被改变为第一电势。根据要被下一个设置的电势，第一和第二驱动元件之一进入导通状态，并且通过释放存储在容性负载驱动电源电路中的电磁能，驱动电源的输出端被改变为第二电势，并且相应的容性负载被通过第一或第二驱动元件改变为第二电势。
如上文所示，在PDP装置中的该地址驱动器等等的情况中，当对每个显示行改变的负载电容数较大时，可以通过执行该容性负载驱动电源电路的上述功率恢复功能而减小功耗，但是当每个负载电容的状态不改变时，该功耗较小，并且相反通过不执行该功率恢复功能可以减小功耗。
因此，在根据本发明第三方面的容性负载驱动电路中，根据每个容性负载的状态改变而控制是否执行容性负载驱动电路的功率恢复功能。
具体来说，检测从该驱动电源流出的电流的电流检测电路被提供到该容性负载驱动电源电路的电源开关电路所连接的电源，并且根据该检测结果而控制是否执行该容性负载驱动电源电路的功率恢复功能。
在另一个方法中，从关于在多个容性负载的每个驱动状态中的改变的信息计算在该驱动电路中的功耗的期望值，并且控制是否执行该容性负载驱动电源电路的功率恢复功能。
在另一个方法中，在此提供一种温度检测电路，其检测例如地址驱动器这样的容性负载驱动电路的一部分的温度，并且根据所检测的温度控制是否执行该容性负载驱动电源电路的功率恢复功能。
在根据本发明第四方面的一个容性负载驱动电路中，用于释放施加到在PDP装置中的X电极上的保持脉冲的能量被重新使用，以在此之后立即把该保持脉冲施加到Y电极，另外，用于释放施加到Y电极的保持脉冲的能量被恢复，并且在此之后立即把该保持脉冲施加到X电极，并且重复该循环。
在该保持脉冲的常规功率恢复电路中，要施加到X电极和Y电极的保持脉冲的能量被X公共驱动电路和Y公共驱动电路所恢复，并且一次存储在该电容器中，然后从X电极恢复到电容器的保持脉冲的能量被重新使用，以在下一次把该保持脉冲施加到Y电极。另外，上述日本未审查专利公告No.9-62226已经公开一种结构，其中该功率恢复电路被提供在X公共驱动电路和Y公共驱动电路之间，并且施加到X电极的保持脉冲的能量被恢复和存储在该电容器中，以及如此存储在电容器中的能量被用于在此之后立即把保持脉冲施加到Y电极，一旦存储在该电容器中并且如此存储在该电容器中的能量被用于在此之后立即把保持脉冲施加到X电极，换句话说，在任何情况下该恢复能量被-次存储在该电容器中，然后存储在该电容器中的能量被取出和用于保持脉冲的施加。
与此相反，在根据本发明第四方面的容性负载驱动电路中，暂时存储能量的电容器不被使用，而仅仅使用一个电感元件(线圈电路)，并且当该电压被施加到形成该驱动负载的两个电极之一的电压被释放时所使用的能量被恢复，并且重新用于在此之后立即把一个电压施加到其他电极。按照这种方式，该恢复效率不再取决于保持脉冲的周期，并且可以处理高频的保持脉冲。


从下文结合附图的描述中，本发明的特点和优点将变得更加清楚，其中图1为示出一个三电极表面放电交流驱动等离子体显示面板的总方框图。
图2为示出图1中所示的等离子体显示面板的电极结构的截面视图。
图3为示出使用图1中所示的等离子体显示面板的等离子体显示装置的整个结构的方框图。
图4为示出图1中所示的等离子体显示装置的驱动波形的一个例子的示意图。
图5为示出用于图3中所示的等离子体显示装置中所用的IC一个例子的方框电路图。
图6为示出使用功率恢复方法的常规等离子体显示面板的驱动电路的一个例子的方框图。
图7为示出一种常规等离子体显示面板的驱动电路的另一个例子的方框图。
图8为示出在本发明第一实施例中的容性负载驱动电路的结构的方框图。
图9为示出在本发明第二实施例中的PDP装置的整体结构的方框图。
图10为示出在第二实施例中的地址驱动器的结构的示意图。
图11为示出在第二实施例中的一个地址驱动器功率恢复电源的结构的示意图。
图12为示出在第二实施例中的地址驱动器功率恢复电源的动作的时序图。
图13为示出在本发明第三实施例的PDP装置中的一个地址驱动器功率恢复电源的结构的示意图。
图14为示出在本发明第四实施例的PDP装置中的地址驱动器功率恢复电源的结构的示意图。
图15为示出在本发明第五实施例的容性负载驱动电路的结构的方框图。
图16为示出在第五实施例中的容性负载驱动电路的动作的时序图。
图17为示出在本发明第六实施例的PDP装置中的地址驱动器功率恢复电源的结构的示意图。
图18为示出一种电流检测电路的结构的一个例子的示意图。
图19为示出在本发明第七实施例的PDP装置中的地址驱动器功率恢复电源的结构的示意图。
图20为示出本发明第八实施例的PDP装置的结构的方框图。
图21为示出在本发明第九实施例的PDP装置中的地址驱动器功率恢复电源的结构的示意图。
图22为示出在本发明第十实施例的PDP装置中的公共驱动器的结构的示意图。
图23为示出在第十实施例的PDP装置中的公共驱动器的动作的时序图。
图24为示出在本发明第十一实施例的PDP装置中的公共驱动器的结构的示意图。
图25为示出在第十一实施例的PDP装置中的公共驱动器的动作的时序图。
具体实施例方式
图8示出在本发明第一实施例中的显示驱动电路的结构。在图8中，参考标号5表示一个容性负载，其代表显示器的驱动端。该驱动负载的电容假设为CL，并且所施加电压为VH。一个驱动电源1把电压Va提供到驱动负载。当施加到驱动负载5的电压VH被升高或降低时，电源开关电路2一次进入截止状态(开路状态)。当所施加电压较低时，第一开关电路4进入导通状态(导电状态)，并且通过使得在该负载电容CL和变压器3的初级线圈31之间出现谐振，而把存储在CL中的静电能量转换为初级线圈31中的电磁能量。由于次级线圈32按照所示的方向缠绕，因此，在谐振过程中，一个电动势在该方向上产生，使得二极管7的负极侧为高电势。因此，二极管7被截止，并且没有电流流过该次级线圈32，该谐振在初级线圈的特性的控制下。在该谐振周期的四分之一时间内，所施加的电压VH下降为0V，并且二极管6导通，以及在初级线圈的端子之间的电压变为接近于0V。如果该电压VH下降为0V，则不需要二极管6。在此时，几乎存储在CL中的所有静电能量被转换为该初级线圈31的电磁能量。当该开关电路4被从该状态切换为截止状态时，在初级线圈31中的电流幅度减小，并且在此时，由于在使得二极管7导通的方向上在次级线圈32中感应电动势，因此所存储的电磁能量被从该次级线圈32释放。在此时通过使用在次级线圈中的电流对该负载电容CL再充电，所施加电压VH升高。在所施加电压升高和降低的处理中，通过把开关电路2切换为导通状态，由于在该电路的每个部分中的电阻元件和变压器的连接损耗而导致的能量损耗被从驱动电源1补偿。在图8中，无论变压器3的初级线圈31和开关电路4是否改变它们的连接位置都没有关系。另外，可以分别使用例如MOSFET和IGBT这样从外部控制的开关元件来代替二极管6和7。在这种情况中，还可以改变该次级线圈32和对应于二极管的开关元件之间的相对位置。除了等离子体显示器之外，发明可以应用于电致发光显示器、液晶显示器或CRT显示器，只要该驱动负载可以被作为一个容性负载即可。当该负载电容CL被再充电时，由于谐振能量的损耗，仅仅通过谐振能量不能够把它充电为电压Va，因此，紧接着在该再充电完成之前或之后，该开关电路2被置于导通，使得它被充电到电压Va。
图9为示出在本发明的第二实施例中的PDP装置的一般结构的示意图，以及图10为示出一个地址驱动器的电源的示意图。通过图9和图3之间的比较，显然可以看出在第二实施例中的PDP装置不同于常规PDP装置之处在于提供一个地址驱动器功率恢复电源260。在该常规的PDP装置中，该地址驱动器202的电源仅仅提供电压Va和“地”GND。相反，当该地址驱动器功率恢复电源260把电压Va提供到该地址驱动器202的高电势电源端时，在第二实施例中的PDP装置一次恢复和重新使用由该地址电极所保持的电能。
在该等离子体显示面板中的地址电极是分别具有一个电容CL的驱动负载51，以及驱动它们的驱动IC70、75和76被以多个单元安装在驱动模块77至79中，以提高它们的安装性能和散热性能。该地址驱动器功率恢复电源260提供共同施加到在这些驱动模块中的驱动IC的电压Va。VH表示在端子700的电压。要被共同施加到在驱动模块中的驱动IC的地电压GND被类似于上文所述地提供。因此，所有驱动IC的功耗可以被减小。
图11为示出在第二实施例中的地址驱动器功率恢复电源的结构的示意图，并且仅仅一对驱动IC70的驱动设备被示出。如图所示，在第二实施例中的地址驱动器功率恢复电源260包括在第一实施例中的容性负载驱动电路。
在图11中，驱动IC70直接驱动驱动负载51，并且电压Va被从该地址驱动器功率恢复电源260的驱动IC70提供到高电势电源端700。在该驱动IC70中，一个高端MOSFET 71和一个低端MOSFET 72被集成，并且这些MOSFET分别寄生有二极管73和74。MOSFET21和41被分别用作为开关电路2和4，在图8中所示的第一实施例，这些MOSFET被缓冲电路22和42所驱动，并且控制信号被从该控制电路205提供。MOSFET和二极管在此被用作为每个开关电路，但是不必说它们可以用例如IGET和双极型三极管这样的适当半导体器件和开关器件所代替。作为变压器3，可以使用一个空心(air-Core)变压器，其耦合效率已经被例如双线绕组、交错多层绕组和间绕绕组这样的技术来改进。另外，如果考虑到高频特性和磁饱和特性，则通过使用例如铁氧体和电介质这样的普通磁芯材料，可以使用一个变压器，其耦合效率已经被提高，其特性被稳定，并且其尺寸被减小。该绕组可以是单线的，但是如果趋肤效应或邻近效应在该变压器的尺寸和成本的限制范围内，则也可以使用绞合线或并联绕组或串联绕组。
使用图12中所示的波形图详细描述在图11中所示的显示驱动电路的操作。在图12中，该驱动IC的电源端电压VH、MOSFET 21和41的状态、变压器3的初级线圈的电流I1和次级线圈的电流I2以及驱动IC 70被按照从上到下随着时间的流逝而示出。在使用常规的电源电路的情况中，当驱动IC 70的输出状态从输出(Ln)切换到输出(Ln+1)时，随着驱动负载51的电压的升高和降低的部分或整个传输能量被该IC中的内部器件71和72所消耗。为了减小功耗，在第二实施例中，存储在驱动负载51中的静电能量被从驱动IC 70的电源端700取出到该变压器3的初级线圈31。为此目的，在MOSFET 21被首先截止之后，MOSFET 41被导通。在此时，在初级线圈31中的电流I以正弦的方式增加到Va(CL/L1)1/2。时间T1为π(CL/L1)1/2，如在数学表达式2中所示，也就是说，与图6中所示的常规驱动方法相比，它被减半，因此，可以实现高速驱动。
T1=πL1CL/2]]>
T2=πL2CL/2]]>T3=πL3CL/2]]>在此时，由于电流被从驱动IC 70通过高端MOSFET 71的寄生二极管73取出，因此仅仅通避免该低端MOSFET 72从截止状态切换到导通状态，可以切换高端MOSFET 71和低端MOSFET 72的状态，以加速该电路操作。当驱动IC的电源电压VH从Va下降到0V时二极管6导通，因此电流I1被保持在Va(CL/L1)1/2，因此该电磁能量被保留。为了减小成本，还可以取消二极管6并且利用在驱动IC 70中的寄生二极管73和74的导通状态。但是，当二极管6被取消时，可能出现电流I1减小的情况，在波形I1中由交替的长短虚线所表示。因此，当MOSFET41的导通周期被延长时，能量损耗被考虑。然后，在驱动IC 70的输出状态被切换到输出(Ln+1)之后，MOSFET 41被截止。即使在需要长时间来完全切换该输出状态，如果仅仅在该驱动IC 70中的高端MOSFET 71的导通状态被固定，则MOSFET 41可以被截止。由于MOSFET 41导通导致初级线圈31的电流11下降，一个电动势在使得二极管7进入导通状态的方向上在该次级线圈32中产生，并且电流12表现出如图所示的正弦波形。该电流I2的最大值是电流I1的最大值的(L1/L2)1/2，但是它随着在初级和次级线圈之间的耦合系数减小而减小。另外，通过正确地设置L2，该可以自由地设置该时间，这需要在该次级线圈和负载电容之间的谐振的帮助下在该驱动负载中再生静电能量。该次级线圈的谐振时间T2为数学表达式1中所示的π(L2/CL)1/2，即，它与常规方法相比被减半。另外，在图8和图11中所示的电路中，二极管6连接到地，但是它可以连接到除了地电势之外的一个电势点，以加速在该驱动负载5中的功率再生，或者减小从该驱动电源1提供的功率。
例如，当L1和L2被设计为互为相等时，该实线表示VH和I2的波形。在流到初级线圈31的谐振电流的电流路径中，寄生二极管73的导通电阻是功率损耗的一个因素。在从次级线圈32流出的谐振电流的电流路径中，该高端MOSFET 71(其导通电阻一般大于寄生二极管73的导通电阻)的导通电阻是功率损耗的一个因素。由于这些功率损耗，要在该负载电容中再生的静电能量减小，因此在该谐振时间T2之后，该电源端电压VH变为低于驱动电源电压Va。通过在谐振时间T2之后使得MOSFET 21进入导通状态，该功率损耗被该驱动电源1所补偿。作为用于减小功耗的一种技术，可以使用通过增加次级线圈的励磁电感L2而减小谐振电流的有效值的技术。通过减小谐振电流的有效值，由于上述电阻所造成的功率损耗可以被减小。如果该负载电容的驱动电压为常量，则对应于用于充电的电荷量的平均电流也为常量，但是该电流的有效值对于该电流的低峰值变为更小，因为它与该电流平方的平均值成正比。随着次级线圈的励磁电感L2增加，谐振时间也增加，但是可以减小该谐振电流的峰值和有效值。例如，当设计使得L2的数值为L1的数值的两倍时，在负载电容中的再生能量增加，如电源端电压VH的虚线波形所示。为了把再生能量增加到最大值，还需要根据如虚线所示的谐振时间把该MOSFET 21的截止状态的周期延长。但是，当把优先权给予高速驱动时，可以使得MOSFET 21在谐振过程中更早地进入导通状态，如实线所示。在这种情况中，与L1等于L2的情况相比，可以减小该功率损耗。相反，当要以高速度执行上述功率再生时，即使功率损耗或多或少地增加，该电感L2可以小于电感L1。
尽管在第二实施例中具有功率恢复功能的电源被用作为在该驱动IC的高电势端上的电源，还可以把该电源与功率恢复功能提供在该低电势端。在图11中，例如，该驱动IC70的高电势电源端700连接到地电势，并且该低电势电源端701连接到上述地址驱动功率恢复电源的输出端，而不连接到接地点。在这种情况中，不用说该驱动电源1和例如MOSFET 21和41这样的半导体器件以及在该地址驱动器功率恢复电源的电路中的二极管6和7使它们的极生反向。不用说当驱动IC 70是相对于低电势电源端701的电势参考输出控制信号，并且该控制信号被相对于该地电势的参考而输入时，必须通过例如光耦合电路或者电容耦合电路这样的电路对该控制信号执行电平偏移。类似地，如果在Va/2和-Va/2之间的电压被施加到该驱动负载51，可以把具有给出参考电势Va/2的驱动电源1的该地址驱动器功率恢复电源连接到该驱动IC 70的高电势电源端700，并且把-Va/2的该电势参考点连接到低电势电源端701。或者，还可以把Va/2的电势参考点连接到驱动IC 70的高电势电源端700，并且把具有给出参考电势-Va/2的驱动电源1的地址驱动器功率恢复电源连接到低电势电源端701。
图13为示出在本发明第三实施例的PDP装置中的地址驱动器功率恢复电源的结构。在第三实施例中的地址驱动器功率恢复电源不同于第二实施例中的电源之处在于该初级线圈31和第一开关电路41之间的连接点被通过二极管43连接到电源1的端子。
在图13中所示的电路中，当MOSFET 41截止时在初级线圈31中产生的一个反电动势被通过二极管43的驱动电源1的电压Va。因此，可以使用具有低耐压的廉价器件来取代MOSFET 41。另外，为了抑制由于在反电动势被抑制时流过该二极管的冲击电流导致的在电源线阻抗中感应电压的小改变而造成该开关电路的故障，使用N沟道MOSFET 23，其输入端被远离该驱动电源而设置。该N沟道MOSFET的栅极由缓冲器电路23根据源电势的参考而驱动。由连接到MOSFET23的源电势的浮置电源电容器所驱动的集成电路可以被用于取代该缓冲电路24。还可以使用连接在该MOSFET 23的源极和漏极之间的脉冲变压器。另外，可以通过把该二极管43的负极端连接到另一个电势点并且不连接到该驱动电源1而抑制在该初级线圈31中产生的反电动势。
如果要通过使用一个驱动电路来驱动尽可能多的等离子体显示面板的驱动端，则由于驱动电流随着负载电容的增加而增加，因此驱动IC的功耗增加。结果，为了进一步减小驱动IC的功耗，恒流源开关电路被用作为图8中所示的开关电路2。如果开关电路2被作为处于导通状态的一个恒流源，则可以把流过驱动IC的驱动电流和功耗的有效值抑制为一个较低水平。具体来说，在用于该开关电路中的驱动设备上执行电流反馈。例如，一个反馈电阻器25被串联到图13中所示的MOSFET23的源极，并且来自该缓冲器电路24的驱动电压被施加在该反馈电阻器25和MOSFET 23的栅极之间。在图8中所示的电路中，还可以从上述MOSFET 23和电阻器25获得与恒流源相等效的操作，由于处于导通状态的开关电路2的导通电阻通过插入例如与开关电路2串联的电阻和恒流电路这样的阻抗(电路)而升高处于导通状态的开关电路2的导通电阻。
图14为示出在本发明第四实施例的PDP装置中的地址驱动器的结构的示意图。在第四实施例中的显示驱动电路不同于第三实施例之处在于该变压器3的次级线圈32连接到作为恒流源的MOSFET 23的次级线圈32，并且它处于导通状态。因此，流向包括驱动IC 70的驱动模块77至79的驱动电流总是在所施加电压VH升高时的恒定电流，并且该有效值被最小化。要被从驱动电源1提供的电荷被降低对应于从次级线圈32提供的电荷量，并且整个驱动电路的功耗被减小。因此，即使在大负载电容的情况中，例如当等离子体显示面板的矩阵电极被驱动时，可以抑制用于驱动模块77的散热的成本等等。
图15为示出在本发明第五实施例的容性负载驱动电路的结构的示意图。在第五实施例的容性负载驱动电路的情况中，与图8中所示的驱动电路等效低功率电路可以通过使用廉价的线圈8来取代变压器而实现。在第五实施例中的容性负载驱动电路还适用作为在PDPD装置中的地址驱动器的电源。
通过参照图16描述该电路的操作，施加到驱动负载5的所施加电压VH、开关电路2和4以及开关电路81的状态、以及线圈8的电流13被按照该次序从上到下示出。如图11中所示，当驱动负载5被通过驱动IC 70而驱动时，该驱动IC 70的输出状态也在括号中示出。存储在该驱动负载5中的静电能量被取出到线圈8，以通过使得该开关电路81和4进入导通状态而减小功耗。为此目的，首先该开关电路81被置于导通状态，然后该开关电路被置于截止状态，该开关电路4被置于导通状态。在此时，线圈8的电流13以正弦的方式增加到Va(CL/L3)1/2。时间T3是π(L3×CL)1/2，如数学表达式1中所示，即，为图6中所示的常规驱动方法中的数值的一半，因此可以实现高速驱动。当驱动IC70被使用时，该电流被从电源端700通过高端MOSFET 71的寄生二极管73而取出，因此，仅仅通过禁止低端MOSFET 72从截止状态变为导通状态，可以切换高端MOSFET 71和低端MOSFET 72的状态，以加速该电路操作。当驱动IC 70的电源电压VH从Va下降到0V时，二极管82导通，因此，在线圈8的端子之间的电压变为近似等于0V，该电流13被保持在Va(CL/L3)1/2，并且电磁能量被保留。在此之后，开关电路81进入截止状态，准备把电磁能量返回到该驱动电路。然后，该开关电路4进入截止状态。当使用驱动IC 70时，在输出状态切换到输出(Ln+1)时，该开关电路4进入截止状态。即使在需要长时间来把完全切换输出状态的情况中，仅仅当在该驱动IC 70中的高端MOSFET71的导通状态被保持时，MOSFET 41可以进入截止状态。具体来说，由于开关电路4进入截止状态，该电流13将下降，在使得二极管83导通的方向上产生反电动势，并且该电流13按照所示的正弦波形而下降。如果与T3’相比，该谐振时间T3根据在谐振电流的路径中的电阻而变为略长或略短。然后，该开关电路2进入导通状态，以把驱动电压Va提供到驱动负载，并且该开关电路81进入导通状态，准备后续的重复操作。
图17为示出在本发明第六实施例中的地址驱动器功率恢复电源的结构的示意图。当处理用于相当大改变的显示图案的显示信号时，在上述第一至第四实施例中提供的每个地址驱动器功率恢复电源可以大大地减小功耗。但是，在显示图案较小改变的显示信号的情况中，例如对应于在该显示器正面的单色显示图案的显示信号被处理，甚至通过常规方法可以大大地抑制功耗，并且如果使用上述实施例而没有任何改变，结果高频的驱动脉冲被强制施加到该驱动负载51，并且在驱动电路中的功耗增加，这与常规方法的情况相反。
因此，在第六实施例中，用于电源电流的检测电路15被插入在该驱动电源1和开关电路2之间，并且该电流检测电路15的输出端连接到一个驱动控制电路18的输入端。然后，对于仅仅在驱动电路中消耗相当大的功率的显示器，象以前那样激活该功率恢复功能。具体来说，使用电流检测电路15检测从该驱动电源1流出的电源电流，所检测的输出被输入到该控制电路18，并且当该电流值超过特定数值时激活该开关电路4。
因此，该电流检测电路15可以被插入到任何位置，例如在开关电路2和输出端之间，只要从该驱动电源1流出的电源电流可以被检测即可。
图18为示出该电流检测电路的结构的一个例子。在图18中，该电流检测电路15包括电流检测电阻器16和检测电压转换电路17。该驱动电源1的电源电流可以通过与电源电流成正比的电流检测电阻器16上的电压降而检测。检测电压转换电路17把所检测电压转换为一个信号(电压、电流、脉冲等等)，其可以在该驱动控制电路18中被容易地处理，并且把其输出到该驱动控制电路18。检测电压转换电路17可以仅仅从不连接到该电流检测电阻器16的驱动电源1的端子检测相对于地电势的上述电压降。或者，如果添加由虚线所表示的连接时，即使在所检测电压较小时，它可以从该电流检测电阻器16的两端精确地检测。
图19为示出在本发明第七实施例的PDP装置中的地址驱动器功率恢复电源的示意图，其中，类似于第六实施例，从该驱动电源1流出的电源电流被检测，并且在电流值超过在PDP装置中的特定数值时，该开关电路4被激活，其中，在图15中所示的第五实施例的容性负载驱动电路被应用于该地址驱动器功率恢复电源。在第七实施例中，该电流检测电路15被提供在该开关电路2和输出端之间。
图20为示出在本发明第八实施例的PDP装置的结构的示意图。尽管，从驱动电源1流出的电源电流被在第六和第七实施例中检测，但是在该驱动电路中的功耗可以被通过检测在PDP装置中的显示信号而估计。在第八实施例的PDP装置中，如图20所示，在控制电路205中的显示数据控制部分251被提供有一个负载变化检测电路261，并且根据检测结果控制由地址驱动器功率恢复电源260所执行的功率恢复操作。该地址驱动器功率恢复电源260例如是在第二至第七实施例中所示的一个电路。
负载变化检测部分261从输出时钟信号和显示数据信号估计驱动电路的功耗。该负载变化可以通过计数从时钟信号和显示数据信号获得的各个地址驱动器IC或者地址驱动模块的输出脉冲数而获得。根据负载变化的增加或减小，在驱动电路中的功耗也增加或减小。当必须更加精确地计算功耗时，考虑到在相邻输出线之间的寄生电容通过把如下种类的权重分配给脉冲数而获得在驱动电路中的功耗。换句话说，根据在相邻输出端和作为计算的目标的输出端之间的输出的切换关系，根据如下优先级分配更大的权重。
(1)在两侧上的相邻输出端和作为计算的目标的输出端同时从高电平切换到低电平的次数。
(2)仅仅相邻输出端之一和作为计算的目标的输出端之一同时从高电平切换到低电平并且其他相邻输出端不被切换的次数。
(3)仅仅作为计算的目标的输出端切换并且在两侧上的相邻输出端不切换的次数。
(4)仅仅相邻输出端之一和作为计算目标的输出端同时切换到互为相反的电平，并且其他相邻输出端不切换的次数。
(5)在两侧上的相邻输出端和作为计算目标的输出端切换到互为相反的电平的次数。
图21为示出在本发明第九实施例的PDP装置中的地址驱动器的驱动系统的结构的示意图，这是在第五实施例中的容性负载驱动电路应用于该地址驱动器功率恢复电源的情况。
采用用于检测负载变化的另一种方法，其中检测在该驱动电路中消耗功率的器件的温度。换句话说，当在该电路中消耗较大功率的显示图案被显示，则在该电路中的功耗增加并且该器件的温度或者环境温度升高。因此，在第九实施例中，通过在所检测温度超过特定数值时激活该地址驱动器功率恢复电源的恢复操作，在显示需要大电路功耗的显示图案时，该电路功耗被减小，以及当该电路功耗减小时，相反，避免该电路功耗增加，而不执行恢复操作。
在第九实施例中，如图21中所示，驱动IC 70被提供一个温度检测器58，例如电热调节器，并且一个温度检测控制电路59从该温度检测器58的检测信号检测温度，并且控制该开关电路4的操作。具体来说，当所检测的温度超过一个固定数值时，通过切断控制信号，防止该开关电路4操作。
尽管在第九实施例中该地址驱动IC 70具有例如电热调节器这样的温度检测器58，还可以通过把一个温度检测器安装在该地址驱动模块77、其所用的热辐射板或者例如提供于该热辐射板上的柔性基片这样的配线部件上，或者用螺丝或焊接把它附着到一个功耗器件上，而直接或间接检测功耗器件的温度。除了电热调节器之外，还可以使用用于检测温度等等的IC。另外，还可以通过利用二极管或三极管、电阻元件或配置在该地址驱动IC中的电容器这样的具有PN结的器件的温度特性来检测温度，而不使用该温度检测器58。
另外，有几种方法用于控制上述驱动控制电路18和温度检测控制电路59。首先，采用一种方法，其中紧接着在上述驱动电路中检测的功耗或温度超过特定阈值时立即激活根据本发明的功耗减小功能，并且当该功耗或温度下降到该阈值之下时结束操作。尽管该方法使得控制程序的尺寸最小化，但是操作员可能会听到在每次该显示图案改变时激活和结束功耗减小功能所产生的开关噪声。为了避免该噪声，需要另一种方法，其中在超过该阈值或者低于该阈值持续特定时间之后激活或结束功耗减小功能。但是在显示静止图像的过程中操作员可能检测到在功耗减小操作被切换时所产生的噪声。因此，采用一种方法，其中通过设置两个阈值，该功耗操作具有滞后特性。换句话说，当上述驱动电路中检测的功耗或温度超过第一阈值时执行根据本发明的功耗减小功能，以及当该功耗或所检测温度低于比第一阈值更低的第二阈值时结束该功耗减小操作。由于该滞后特性，该功耗减小操作可以与图像的改变同步地切换，因此感觉到该噪声的可能性下降。
不用说，如上文所示，根据该驱动电路的功耗或该器件的所检测温度，还可以把对本发明的功耗减小功能的激活和结束控制应用于已经减小功耗的常规驱动电路，例如公开于图6中所示的日本未审查专利公告No.5-249916或图7中所示的日本专利申请No.2000-301015。
图22为示出在本发明第十实施例的PDP装置中的面板201、X公共驱动器、扫描驱动器203和Y公共驱动器部分的结构的示意图。在等离子体显示面板201中的该保持电极驱动电路(X公共驱动器和Y公共驱动器(两个公共驱动器))驱动一个容性负载，其负载电容被作为常量。在第十实施例中的公共驱动器中，一个公共驱动电压VY被通过其上安装有扫描驱动IC的驱动模块203施加到该等离子体显示面板201的Y电极Y1至YL，以及一个公共驱动电压VX也在保持周期过程中被施加到X电极X1至XL，如图4中所示。例如，采用一种方法，用于加宽该容限以吸收驱动电压与面板的相关性，以及用于增加显示的亮度，其中在图4中所示的保持周期中施加到X电极和Y电极的电压为0V的时间段被缩短，并且增加驱动负载。为了获得最大驱动负载，可以采用一种方法，其中X电极和Y电极被同时切换，使得两个电极的电势总是不同。但是，如果X电极和Y电极被完全同时切换，以获得最大的性能改进，则结果把该所施加电压VS的两倍的电压差施加到在图22中所示的负载等效电路中的电极间电容53。在这种情况中，驱动该电极间电容53所消耗的功率量在每个脉冲周期中被加倍。驱动X电极和地之间的电容51以及Y电极和地之间的电容52所需的功率量不变。采用一种方法，用于获得性能的最大改进，而不使得用于电极间电容器53的驱动功率加倍，具体来说，其中一个电极电压到达0V，其他电极电压被升高，如图23中的驱动电压VX和VY的波形所示。通过参照图23中的波形图而简短地描述该驱动方法。例如，当X电极的电压VX被降低时，开关电路88和89进入导通状态，并且利用线圈8和电极间电容之间的谐振。当VX下降到低于0V时，二极管821导通，并且VX几乎保持在0V。然后，如果开关电路94进入截止状态，则流过线圈8的电流开始流到等离子体显示面板201的Y电极的电容。在此时，可以通过线圈8和Y电极的电容之间的谐振把存储在线圈8中的电磁能再生为Y电极的电容的静电能量。当Y电极的电压VY升高时重复执行相同的操作。通过使用本实施例，可以实现一种快速低功耗的驱动电路，其能够加宽驱动电压的容限，并且通过增加脉冲频率而增加显示器的亮度。
图24为示出在第七实施例的PDP装置中的面板201、X公共驱动器、扫描驱动器203和Y公共驱动器的部分的结构的示意图。在第十实施例的驱动电路中，可以进一步减小功耗和驱动电路的成本，类似于在等离子体显示面板201中的公共驱动器，其负载电容可以被作为常量。在保持周期中，如图4中所示，该公共驱动电压VY被通过安装有扫描驱动IC的驱动模块施加到图24中所示的等离子体显示面板201的Y电极Y1至YL，并且该公共驱动电压VX被施加到X电极X1至XL。通常，在该驱动电路中的功耗几乎与驱动电压的第二功率和驱动频率成正比。因此，如果象通常所作的那样施加±Va，并且VX和VY的驱动脉冲的幅度被保持在Va/2，即，常规情况的一半，如图25的波形图所示，在该驱动电路中的功耗可以被减半。在这种情况中，即使脉冲频率被加倍，每个脉冲周期的消耗能量变为1/4。在本实施例中，通过升高其他电极电压还可以把驱动电压波形的负荷增加到最大值，具体来说该电极电压之一到达其最小电压，如图25中的驱动电压VX和VY的波形所示。因此，可以加宽该驱动电压的容限，并且通过增加脉冲频率而增加显示的亮度。该操作通过参照图25中所示的波形而简短描述。例如，当X电极的电压VX被降低时，在开关电路95进入截止状态之后，开关电路63进入导通状态，然后在该变压器3的一侧上的线圈311和该电极电容之间发生的谐振。当VX下降到低于脉冲波形的最小电势时，二极管61被导通，并且VX被几乎保持在最小电势。在构成开关电路97的元件或者新并行装载的二极管中的一个寄生二极管可以被用于取代该二极管61。然后，当该开关电路63进入截止状态时，流过该线圈311的电流被切断，并且在变压器3中的电磁能量通过其他线圈321和二极管66流到等离子体显示面板201的Y电极。在此时，可以通过在线圈321和Y电极的电容之间的谐振把存储于该变压器3中的电磁能量有效地转换和再生为Y的电容的静电能量，而减小在该驱动电路中的功耗。当通过切换浮置切换电路99和100而减小X和Y电极的电压VX和VY时重复执行相同的操作。(存在4种模式，因为每个电极电压被分别从Va/2和0V降低)。
另外，在本实施例中，可以在每个开关电路中使用其耐压被减半的廉价的驱动设备、二极管和变压器或作为电路部件。尽管在本实施例的描述中，幅度被减半的驱动电压被不同地施加等离子体显示面板201的X电极和Y电极之间，但是不用说驱动电压也可以施加在相同X电极的端子之间或者在Y电极的奇数端子和偶数端子之间。因此，通过使用本实施例，可以实现能够加宽该驱动电压的容限或者通过增加脉冲频率而增加显示亮度并且大大地抑制功耗和降低驱动电路的成本的快速低功耗驱动电路。
本发明的实施例在上文描述，但是不用说，通过使得构成每个实施例的元件的极性反向可以反转该电源电压该正和负方向，不用说本领域的普通技术人员可以用等效的IGBT、双极型三极管、结型FET、真空管等等来代替这些器件。类似地，显然除了作为驱动目标的等离子体显示面板，每个实施例可以应用于具有矩阵电极并且可以被作为容性负载的等离子体显示面板、液晶面板、电致发光面板、场致发光显示器(FED)面板等等。另外，其负载驱动负载表现出容性负载的阴极射线管或荧光管(还包括用作为液晶显示器的背光的荧光管)被包含作为在本发明中的驱动负载。
根据本发明，可以抑制在以高速驱动显示设备的驱动电路中的功耗(发热)，并且同时抑制电路成本的增加。通过应用本发明，可以减小40’或更大型号的具有大负载电容的等离子体显示器、例如SVGA(800×600点)、XGA(1024×768点)以及SXGA(1280×1024点)这样的具有高地址驱动脉冲的高分辨率等离子体显示器、以及例如TV和HDTV这样具有高灰度的高亮度等离子体电视的尺寸、功耗和成本。另外，可以抑制在视频显示过程中伴随着防止假轮廓线的措施而增加地址驱动脉冲速率所导致的功耗增加。
权利要求
1.一种容性负载驱动恢复电路，其中包括变压器，其具有连接到容性负载的输出端和第一参考电势之间的初级线圈，以及连接到该输出端和第二参考电势之间的次级线圈；第一开关电路，其串联到该初级线圈；第二开关电路，其串联到次级线圈；以及电源开关电路，其连接在输出端和驱动电源之间。
2.根据权利要求1所述的容性负载驱动恢复电路，其中进一步包括连接在该输出端和第一参考电势之间的第三开关电路。
3.根据权利要求2所述的容性负载驱动恢复电路，其中第三开关电路包括一个单向导电元件。
4.根据权利要求1所述的容性负载驱动恢复电路，其中该第二开关电路包括一个单向导电元件。
5.根据权利要求1所述的容性负载驱动恢复电路，其中该第一参考电势和第二参考电势相等。
6.根据权利要求1所述的容性负载驱动恢复电路，其中进一步包括第四开关电路，其连接在该初级线圈和第一开关的连接点与第五参考电势之间。
7.根据权利要求1所述的容性负载驱动恢复电路，其中进一步包括第四开关电路，其连接在该初级线圈和第一开关的连接点与驱动电源之间。
8.根据权利要求6所述的容性负载驱动恢复电路，其中该第四开关电路包括一个单向导电元件。
9.根据权利要求1所述的容性负载驱动恢复电路，其中进一步包括连接到与电源开关电路相连接的路径的阻抗电路。
10.一种容性负载驱动恢复电路，其中包括被串联在要与容性负载相连接的输出端和第一参考电势之间的第一开关电路、线圈和第二开关电路；第三开关电路，其连接在第一开关电路和该线圈的连接点与第一参考电势之间；第四参考电路，其连接在该线圈和第二开关电路的连接点与输出端之间；以及连接在输出端和驱动电源之间的电源开关电路。
11.根据权利要求10所述的容性负载驱动恢复电路，其中第三开关电路由单向导电元件所构成。
12.根据权利要求10所述的容性负载驱动恢复电路，其中第四开关电路由单向导电元件所构成。
13.根据权利要求10所述的容性负载驱动恢复电路，其中进一步包括连接到与电源开关电路相连接的路径的一个阻抗电路。
14.一种容性负载驱动电路包括多个容性负载；第一驱动电源；第二驱动电源；以及多对第一和第二驱动元件，其串联在第一驱动电源和第二驱动电源之间，分别驱动多个容性负载，并且其连接点连接到该容性负载，其中该第一和第二驱动电源之一是权利要求1中所述的容性负载驱动恢复电路。
15.一种容性负载驱动电路，其中包括多个容性负载；第一驱动电源；第二驱动电源；以及多对第一和第二驱动元件，其串联在第一驱动电源和第二驱动电源之间，分别驱动多个容性负载，并且其连接点连接到该容性负载，其中该第一和第二驱动电源之一是权利要求10中所述的容性负载驱动恢复电路。
16.根据权利要求14所述的容性负载驱动电路，其中进一步包括电流检测电路，其被提供在到达用作为第一或第二驱动电源之一的容性负载驱动恢复电路的电源开关电路的一条路径中，并且检测从该驱动电源流出的电流；以及控制电路，其根据电流检测电路的检测结果控制容性负载驱动恢复电路的每个开关电路。
17.根据权利要求15所述的容性负载驱动电路，其中进一步包括电流检测电路，其被提供在到达用作为第一或第二驱动电源之一的容性负载驱动恢复电路的电源开关电路的一条路径中，并且检测从该驱动电源流出的电流；以及控制电路，其根据电流检测电路的检测结果控制容性负载驱动恢复电路的每个开关电路。
18.根据权利要求14所述的容性负载驱动电路，其中进一步包括控制电路，其从关于在多个容性负载的每个驱动状态中的改变的信息计算在一个驱动电路中的功耗的估计值，并且根据该功耗的所计算估计值控制该容性负载驱动恢复电路的每个开关电路。
19.根据权利要求15所述的容性负载驱动电路，其中进一步包括控制电路，其从关于在多个容性负载的每个驱动状态中的改变的信息计算在一个驱动电路中的功耗的估计值，并且根据该功耗的所计算估计值控制该容性负载驱动恢复电路的每个开关电路。
20.根据权利要求14所述的容性负载驱动电路，其中进一步包括温度检测电路，其检测该容性负载驱动电路的一部分的温度；以及控制电路，其根据由该温度检测电路所检测的温度控制该容性负载驱动恢复电路的每个开关电路。
21.根据权利要求15所述的容性负载驱动电路，其中进一步包括温度检测电路，其检测该容性负载驱动电路的一部分的温度；以及控制电路，其根据由该温度检测电路所检测的温度控制该容性负载驱动电路的每个开关电路。
22.一种等离子体显示装置，其中包括等离子体显示面板，其具有在第一方向上延伸的多个扫描电极，以及被设置为与该扫描电极相交的多个地址电极；驱动多个扫描电极的扫描电极驱动电路；以及驱动多个地址电极的地址电极驱动电路，其中该地址电极驱动电路的电源是在权利要求1中所述的容性负载驱动恢复电路。
23.一种等离子体显示装置，其中包括等离子体显示面板，其具有在第一方向上延伸的多个扫描电极，以及被设置为与该扫描电极相交的多个地址电极；驱动多个扫描电极的扫描电极驱动电路；以及驱动多个地址电极的地址电极驱动电路，其中该地址电极驱动电路的电源是在权利要求10中所述的容性负载驱动恢复电路。
24.一种容性负载驱动电路，其中包括多个容性负载；第一驱动电源；第二驱动电源；以及多对第一和第二驱动元件，其串联在第一驱动电源和第二驱动电源之间，并且其连接点分别连接到多个容性负载，其中该第一和第二驱动电源之一是具有无功功率恢复电路的功率恢复电源，以及其中该功率恢复电源包括检测在该驱动电路中的功耗的功率检测电路，以及根据该功率检测电路的检测结果控制该无功功率恢复电路的动作的控制电路。
25.根据权利要求24所述的容性负载驱动电路，其中该功率检测电路包括一个电流检测电路，其检测要被提供到该功率恢复电源的电流并且根据该电流检测电路的检测结果计算在该驱动电路中的功耗。
26.根据权利要求24所述的容性负载驱动电路，其中该功率检测电路从关于在多个容性负载的每个驱动状态中的改变的信息计算功耗。
27.根据权利要求24所述的容性负载驱动电路，其中该功率检测电路包括一个温度检测电路，其检测该驱动电路的一部分的温度，并且根据由该温度检测电路所检测的温度计算在驱动电路中的功耗。
28.一种容性负载驱动电路，其中包括具有两个驱动端的容性负载；第一驱动电源；第二驱动电源；串联在该容性负载的两端的第一开关电路、线圈和第二开关电路；连接在该容性负载的任何一端和第一驱动电源的任何一端之间的第三开关电路；连接在该容性负载的任何一端和第一驱动电源的另一端之间的第四开关电路；连接在第一开关和线圈相连接的连接点与第一驱动电源的另一端之间的第五开关电路；连接在该容性负载的另一端和该第二驱动电源的任何一端之间的第六开关电路；连接在该容性负载的另一端和该第二驱动电源的另一端之间的第七开关电路；以及连接在该第二开关和线圈相连接的连接点与该第二驱动电源的另一端之间的第八开关电路。
29.一种容性负载驱动电路，其中包括具有两个驱动端的容性负载；第一驱动电源；第二驱动电源；连接在该容性负载的任何一端和第一驱动电源的任何一端之间的第一开关电路；连接在该容性负载的任何一端和第一驱动电源的另一端之间的第二开关电路；一个变压器的任何一个线圈和第三开关电路串联在该容性负载的任何一端和第一驱动电源的另一端之间；把第一驱动电源的两端有选择地连接到第一参考电势的第四开关电路；与第二开关电路并联的第五开关电路；与第三开关电路并联的第六开关电路；连接在该容性负载的另一端和第二驱动电源的任何一端之间的第七开关电路；连接在该容性负载的另一端和第二驱动电源的另一端之间的第八开关电路；该变压器的另一个线圈和第九开关电路串联在该容性负载的另一端和第二驱动电源的另一端之间；把第二驱动电源的两端有选择地连接到第一参考电势的第十开关电路；与第八开关电路并联的第十一开关电路；以及与第九开关电路并联的第十二开关电路。
30.一种等离子体显示装置，其中包括等离子体显示面板，其具有多个交替排列并且在第一方向上延伸的第一和第二电极，以及被设置为与该第一和第二电极相交的多个地址电极；驱动多个第一电极的第一电极驱动电路；驱动多个第二电极的第二电极驱动电路；以及驱动多个地址电极的地址电极驱动电路，其中该第二电极驱动电路包括把扫描脉冲顺序施加到多个第二电极的扫描电路，以及把保持脉冲同时通过该扫描电路施加到多个第二电极的公共驱动电路，其中该第一电极驱动电路和公共驱动电路是把保持脉冲交替地施加到多个第一和第二电极的等离子体显示装置，其中该第一电极驱动电路和公共驱动电路是权利要求28所述的容性负载驱动电路。
31.一种等离子体显示装置，其中包括等离子体显示面板，其具有至少一对构成容性负载的电极并且在该对电极之间产生放电；以及连接至少该对电极中的任何一个电极并且驱动该容性负载的容性负载驱动电路，其中该容性负载驱动电路具有连接在要连接到其中一个电极的输出端和一个参考电势之间的线圈电路，并且控制使得当存储在该容性负载中的能量被释放时，能量存储在该线圈电路中，并且同时当流过该线圈电路的电流增加时，该能量被保留在线圈电路中，并且当该容性负载被放电时，在流过线圈电路的电流减小时所存储的能量被释放。
32.根据权利要求31所述的等离子体显示装置，其中一个开关电路在该容性负载被放电之后保持该容性负载的放电状态直到它被充电，以及一个电源开关电路在该容性负载被充电直到它被再次放电时保持容性负载的充电状态。
33.根据权利要求32所述的等离子体显示装置，其中该开关电路包括一个单向导电元件。
34.根据权利要求32所述的等离子体显示装置，其中该电源开关电路被控制为在该容性负载的放电完成之前进入导电状态。
35.根据权利要求32所述的等离子体显示装置，其中当存储在容性负载中的能量被释放时，该能量被通过一个电极存储在该线圈电路中，并且当该容性负载被再充电时，所释放的能量被通过一个电极提供到该容性负载。
36.根据权利要求32所述的等离子体显示装置，其中该容性负载驱动电路被连接在该对电极的一个电极和另一个电极之间，当存储在该容性负载中的能量被释放时通过一个电极把能量存储在该线圈电路中，以及当该容性负载被再充电时，通过另一个电极把所释放的能量提供到该容性负载。
37.一种等离子体显示装置，其中包括具有多个扫描电极和被设置为与该扫描电极相交的多个地址电极的等离子体显示面板；驱动多个扫描电极的扫描电极驱动电路；以及驱动多个地址电极的地址电极驱动电路，其中该地址电极驱动电路具有连接在要与地址电极相连接的输出端和一个参考电势之间的线圈电路，并且控制使得当存储在由地址电极和扫描电极所构成的容性负载中的能量被释放时，该能量被存储在该线圈电路中，并且同时在流过线圈电路的电流增加时该能量被保留在该线圈电路中，以及当该容性负载被再充电时，在流过该线圈电路的电流减小时所存储的能量被释放。
全文摘要
在该容性负载驱动电源电路中，使用一个变压器，该变压器的初级线圈的任何一端和该变压器的次级线圈的任何一端连接到一个输出端，第一开关电路连接在该初级线圈的另一端和第一参考电势之间，第二开关电路连接在该次级线圈的另一端和第二参考电势之间，以及电源开关电路连接在一个输出端和驱动电源之间。由于在驱动负载和变压器的初级线圈之间的谐振，存储在该驱动负载的电容中的静电能量被在该谐振周期的四分之一的短时间内转换为在该变压器的初级线圈的励磁电感中的电磁能。
文档编号G09G3/20GK1504979SQ03159860
公开日2004年6月16日 申请日期2003年9月26日 优先权日2002年11月28日
发明者佐野勇司, 河田外与志, 与志 申请人:富士通日立等离子显示器股份有限公司