专利名称：驱动电路与电压产生电路以及使用它们的显示设备的制作方法
技术领域：
本发明涉及驱动电路与电压产生电路以及显示单元，并且具体涉及在与显示单元的基底相同的基底上集成负载驱动电路与电压产生电路中的电路和其中的排列。
背景技术：
液晶显示设备由于它的优点，比如与CRT(阴极射线管)比较重量轻、横截面薄与功率消耗低，用于各种领域。
如图1所示，一种有源矩阵液晶显示设备具有液晶显示部分11，其中具有非晶硅(a-Si)薄膜晶体管(TFT)作为开关元件的像素以矩阵的形式排列在玻璃基底中。
该液晶显示设备外部配备有数据驱动器IC(集成电路)21-1到21-5，用于驱动数据线；栅驱动器IC31-1到31-8，用于控制每条线的像素的切换；公共驱动电路IC40，通过将液晶层夹在中间，用于驱动与图象电极相对的公共电极；以及电源电路IC50，用于将电压提供到数据驱动器电路与栅驱动器电路。
如果施加到液晶层的电压恒定，则DC元件长时间地施加到液晶显示部分11，其导致类似液晶显示特性退化的问题。日本公开的申请11-194320A与日本公开的申请11-194316A公开了帧反相驱动，其用于使施加到液晶显示部分11的每个帧的电压的极性反相；或者线反相驱动，其用于使施加到液晶显示部分11的每条线的电压的极性反相，以避免上述公开的问题。
而且，“Low Temperature Poly-Si TFT-LCD with Integrated AnalogCircuit(采用集成的模拟电路的低温多晶硅TFT-LCD)”(作者为T.Nakamura等人，发表于亚洲展示/IDW’的2001年10月16日的01期学报第1603页-1606m页)与“A5-in，SVGA TFT-LCD with IntegratedMultiple DAC Using Low-Temperature poly-Si TFTs(使用低温多晶硅TFT的具有集成的多个DAC的5英寸SVGA TFT-LCD)”(作者为Y.Mikami等人，发表于亚洲展示/IDW’的2001年10月16日的01期学报第1607页-1610页)公开了一玻璃基底，其不但集成在像素开关元件上，而且通过多晶硅(p-Si)TFT技术集成在各种电路上，所述多晶硅(p-Si)TFT技术具有比非晶硅(a-Si)TFT高的电流容量。
在用作具有几皮法的负载的蜂窝电话单元的液晶显示设备中，数据驱动器电路22与栅驱动器32-1与32-2安装在与图2的液晶显示设备中的像素的基底10相同的基底10上。这样，减少液晶显示设备所需的部件与连接的数，从而减少成本和提供高可靠性成为可能。
用于执行线反相驱动的公共驱动电路IC40在每个水平周期的H电平(VCOMH)与L电平(VCOML)处驱动公共电极。这样，为了同时地驱动液晶显示设备中全部像素的公共电极，公共驱动电路IC40需要以高速驱动几纳法或更大的大负载。
为此，具有高电流容量的双极晶体管或具有大的栅宽度的单晶硅MOSFET(金属氧化物半导体场效应管)传统地用于公共驱动电路IC40的输出级。
如果如上描述的公共驱动电路IC40能够使用多晶硅TFT配置，并且安装在与液晶显示设备中像素的基底10相同的基底10上，则将提供与安装数据驱动器与栅驱动器的情况相同的优点以减少成本和提供高可靠性。
然而，为了安装公共驱动电路IC40，因为多晶硅TFT的电流容量相当于硅MOSFET的1/10数量级，所以具有大约10mm左右栅宽度的TFT必需在公共驱动电路IC40的输出级。
而且，还必需考虑线电阻对驱动速度的影响。因此，为了在与液晶显示设备中像素的基底10相同的基底10上安装公共驱动电路IC40，用于放置公共驱动电路IC40的大的面积必须以非显示部分的形式保留，因此使得让帧更窄变得困难。
尽管需要对称的帧设计用于包括驱动电路的整个液晶显示设备，在排列公共驱动电路IC40中使帧对称也不容易。
如上所述，在传统的液晶显示设备中，存在一个问题因为TFT具有比双极晶体管与单晶硅MOSFET更低的电流容量，所以使用TFT的公共驱动电路需要更大的面积。
此外，在传统的液晶显示设备中，存在另一个问题公共驱动电路具有大的电流面积，并且容易被线电阻影响，以及为了在与液晶显示设备中像素的基底相同的基底上放置使用TFT的公共驱动电路，需要宽和不对称的帧。
发明内容
本发明的一个方面是提供驱动电路与电压产生电路以及解决上述问题的显示单元。
根据本发明的第一方面，一种驱动电路包括第一电压电源；第二电压电源，用于提供低于所述第一电压电源的电压的一电压；至少一个第一晶体管，其漏极端子或源极端子连接到所述第一电压电源；至少一个第二晶体管，其漏极端子或源极端子连接到所述第二电压电源；至少一条信号线，连接到所述第一与第二晶体管的每个栅极端子；以及至少一个电容负载，连接到所述第一与所述第二晶体管的不连接到所述第一与第二电压电源的相应的端子，其中信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于所述第一电压电源的电压，并且所述低电平实质上小于等于所述第二电压电源的电压。
这样，根据本发明的第一方面，减少驱动电路的导通电阻(ONresistance)和缩短晶体管的栅宽度成为可能。因此，使电路面积变小成为可能。
根据本发明的第二方面，用于产生一提供电压到驱动电路的电压产生电路包括第一与第二可变电阻，用于调节所述提供电压；第一运算放大器，输出提供电压的高电平，并且其中的非反相输入连接到第二可变电阻的可变部分；第二运算放大器，输出提供电压的低电平，并且其中的非反相输入连接到第二可变电阻的可变部分；第一电阻，将第一可变电阻的可变部分连接到第一运算放大器的反相输入；第二电阻，其中第二电阻的一个端子连接到第一运算放大器的反相输入，并且第二电阻的另一个端子连接到第一运算放大器的输出；第三电阻，将稳压电源连接到第二运算放大器的反相输入；第四电阻，其中第四电阻的一个端子连接到第二运算放大器的反相输入，并且第四电阻的另一个端子连接到第二运算放大器的输出；其中第一可变电阻的整个电阻的电阻值小于等于第二可变电阻的整个电阻和第一运算放大器、第二运算放大器、第一电阻、第二电阻、第三电阻与第四电阻的电阻的至少之一的三分之一；并且其中第一与第二可变电阻调节提供电压的低电平和在提供电压的高电平与低电平之间的电压差值。
这样，根据本发明的第二方面，驱动电路的电压电平的调节能够容易地调节。
根据本发明的第三方面，显示设备包括基底；集成在基底上的显示部分；栅驱动器电路，用于控制显示部分中每条线的像素的开关；用于显示部分的驱动电路，用于同时地驱动显示部分中的电容负载，其中驱动电路放置在和栅驱动器电路相对的位置上，所述显示部分位于所述驱动电路和所述栅驱动器电路之间。
这样，根据本发明的第三方面，使帧对称并使帧变窄而不降低驱动电路的驱动能力成为可能。
图1是示出了传统的液晶显示设备的配置的例子的图。
图2是示出了传统的液晶显示设备的配置例子的图。
图3是示出了根据本发明第一实施例的液晶显示基底的配置的图。
图4是示出了图3中公共驱动电路的第一配置例子的图。
图5是示出了图4中公共驱动电路的操作的时钟图。
图6是示出了图3中公共驱动电路的第二配置例子的图。
图7是示出了图3中公共驱动电路的第三配置例子的图。
图8是示出了根据本发明第二实施例的液晶显示基底的配置的图。
图9是示出了图8中公共电压产生电路的配置的图。
图10是示出了结合图9中公共电压产生电路与图6中公共驱动电路的例子的图。
具体实施例方式
图3是示出了根据本发明第一实施例的液晶显示基底的配置的图。在图3中，液晶显示基底10安装了具有以矩阵形式放置的像素的液晶显示部分1；用于驱动液晶显示部分1的数据线的数据驱动器电路2；用于控制液晶显示部分1的每条线的像素开关的栅驱动器电路3；以及用于同时地驱动液晶显示设备的全部像素的公共电极的公共驱动电路4。公共驱动电路通过将液晶层夹在之间安装在与液晶显示部分1的图象电极相对的位置上。此外，用于将电压提供到驱动电路的电源电路IC5与驱动电路安装在液晶显示基底的外面。
液晶显示基底10具有数据驱动器电路2与驱动电路3，用于驱动和公共驱动电路4一起集成其上的液晶显示设备，其中公共电压VCOMH与VCOML通过焊盘(pad)从外部施加。
栅驱动器电路3放置在沿着基底的四周的一侧上。公共驱动电路4放置在与栅驱动器电路3放置的位置相对的一侧上，并且尽可能的靠近焊盘同时具有与栅驱动器电路3的区域几乎相同的宽度。而且，靠近公共驱动电路4的焊盘用作施加公共电压VCOMH与VCOML的焊盘。
根据此实施例，栅驱动器放置在与液晶显示设备相同的基底上，公共驱动电路放置在放置栅驱动器所在的侧面的相对一侧。因此，使液晶显示设备的帧的宽度对称于接近等于栅驱动器的宽度成为可能。而且，在从液晶显示设备的输入焊盘提供公共电压VCOMH与VCOML的情况下，公共驱动电路放置在靠近焊盘的位置，并且在公共电压产生电路放置在相同的基底上的情况下，公共驱动电路放置在靠近公共电压产生电路的位置。因此，防止线路负载和通过公共驱动电路缩短公共电极的驱动时间成为可能。
图4是示出了图3中公共驱动电路的第一配置例子的图。如图4所示，公共驱动电路4包括两条公共电平电源线(VCOMH与VCOML)，液晶显示设备中的公共电极，公共反相时钟信号线COMD，PchTFT(TFT薄膜晶体管)41与Nch TFT42。
PchTFT41的漏极与源极的一个端子连接到H-电平公共电压VCOMH电源线，并且另一个的端子连接到公共电极。Nch TFT42的漏极与源极的一个端子连接到L-电平公共电压VCOML电源线，并且另一个的端子连接到公共电极。
PchTFT41与Nch TFT42的栅极连接到公共反相时钟信号线COMD，从而使得COMD的H电平高于VCOMH，并且使COMD的L电平低于VCOML。
图5是示出了图4中公共驱动电路4的操作的时钟图。
根据此实施例，与电压VCOMH与VCOML比较，PchTFT41与Nch TFT42的栅极与源极之间的电压差值更大，从而PchTFT41与NchTFT42的导通电阻能够变低。
由于仅在PchTFT41与Nch TFT42的漏极与源极之间施加电压VCOMH与VCOML，因此根据两个公共电平幅度，PchTFT41与NchTFT42的栅宽度能够缩短。
根据此实施例，公共驱动电路4能够使PchTFT41与Nch TFT42的栅宽度更小，由此使电路面积更小。
图6是示出了图3中公共驱动电路4的第二配置例子的图。如图6所示，公共驱动电路4与图4所示的公共驱动电路4的第一配置例子的不同之处在于图6的公共驱动电路4具有公共反相时钟信号缓冲器44。
公共反相时钟的输入信号可具有实质上正常的输入信号的驱动能力。通过在公共反相时钟信号缓冲器44与公共反相时钟信号线COMD之间进一步提供电平移位器(LS)43，能够使公共反相时钟的输入信号成为低压电平。
而且，根据此实施例，施加到PchTFT41与Nch TFT42的栅极的公共反相信号能够使用用作液晶显示设备的栅驱动器电路3的电源。因此，存在一优点不再必需为公共驱动电路准备新的电压电平。
图7是示出了图3中公共驱动电路4的第三配置例子的图。在图7中，公共驱动电路4使用CMOS(互补金属氧化物半导体)结构的开关45与46取代PchTFT41与Nch TFT42，用于结合PchTFT与NchTFT作为一个开关并具有公共反相时钟信号缓冲器47。
这样，开关45与46被其中的公共反相时钟信号与反相信号时序控制，并且因此，其中的公共反相时钟信号与反相信号从外部输入，或者公共反相时钟信号的反相信号通过反相器从公共反相时钟信号产生。
根据此实施例，通过采用象公共驱动电路4一样的每个例子，使电路面积变小和使帧变窄成为可能。此实施例还可应用于数据驱动器电路2没有集成在液晶显示基底10上和其它电路集成其上的情况。
图8是示出了根据本发明第二实施例的液晶显示基底的配置的图。在图8中，液晶显示基底10安装有显示部分1，数据驱动器电路2，栅驱动器电路3，公共驱动电路4与公共电压产生电路51。在基底的外面提供用于将电压提供到驱动器电路和驱动电路的电源电路IC52。
在基底上数据驱动器电路2与栅驱动器电路3和公共驱动电路4与公共电压产生电路51集成，并且公共电压VCOMH与VCOML通过焊盘从外部施加。
栅驱动器电路3放置在沿着液晶显示设备的四周的一侧上。公共电压产生电路51放置在与焊盘相邻而相对于栅驱动器电路3的位置。靠近公共电压产生电路51的焊盘用作连接由公共驱动电路4使用的电源、电压、外部电阻与外部电容的焊盘。
公共驱动电路4放置在相邻于与栅驱动器电路3放置的位置相对的一侧，同时具有与栅驱动器电路3的区域几乎相同的宽度并相邻于公共电压产生电路51。
根据此实施例，由于整个液晶显示设备栅驱动器电路3、公共电压产生电路51与公共驱动电路4，使帧对称成为可能。此外，通过放置公共电压产生电路51靠近焊盘和放置公共驱动电路4靠近公共电压产生电路51，减少线电阻的影响和防止通过公共驱动电路4驱动公共电极的延迟成为可能。
图9是示出了图8中公共电压产生电路51的配置的图。图9示出了公共驱动电路4与公共电压产生电路51。每个上述配置的例子可采用公共驱动电路4的配置。
在本发明的示范性实施例中，公共电压产生电路51是用于产生公共电压(VCOMH与VCOML)的电路。公共电压产生电路51包括可变电阻(VR1)，用于调节公共电压VCOMH与VCOML之间的电压差值；可变电阻(VR2)，用于调节VCOML的电平；四个电阻(R11、R12、R21、与R22)；两个运算放大器(A1与A2)与两个电容(C1与C2)；以及公共电压产生电路51具有输入其中的合适的恒定电压(Vref)。而且，可变电阻VR1的整个电阻值小于等于电阻R11的三分之一。两个电容C1与C2的电容值至少大于液晶显示设备的整个公共电极电容值的100倍。这些电容值足够的大，因此几乎不存在电压降的影响。
运算放大器A1的反相输入端子具有并联连接于该处的电阻R11与R12。相应地，电阻R11的另一端子连接到可变电阻VR1的可变部分，并且电阻R12的另一端子连接到运算放大器A1的输出。运算放大器A1的非反相输入端子连接到可变电阻VR2的可变部分。电容C1连接到运算放大器A1的输出。该输出输出公共电压VCOMH。
运算放大器A2的反相输入端子具有并联连接于该处的电阻R21与R22。相应地，电阻R21的另一端子连接到恒定电压Vref，并且电阻R22的另一端子连接到运算放大器A2的反相输出。运算放大器A2的非反相输入端子连接到可变电阻VR2的可变部分。电容C2连接到运算放大器A2的输出。该输出输出公共电压VCOML。可变电阻VR1与VR2的两端连接到恒定电压Vref与GND。
如果从可变电阻VR1的可变部分到恒定电压Vref的电阻为RA1，则从可变部分到GND的电阻为RB1，并且可变电阻VR2的可变部分的电压为V2，在公共电压产生电路51中可变电阻VR1的可变部分的电压V1表示如下。
V1＝Vref×R11×RB1/(R11×RA1+R11×RB1+RA1×RB1)+V2×RA1×RB1/(R11×RA1+R11×RB1+RA1×RB1) 公式(1)当可变电阻VR1的整个电阻值(RA1+RB1)小于等于电阻R11的三分之一时，公式(1)的右边第二项与第一项比较几乎能够忽略，并且公式(1)的右边第一项的分母中第三项与第一项和第二项比较能够忽略，表示如下。
V1＝Vref×RB1/(RA1+RB1) 公式(2)另一方面，如果从可变电阻VR2的可变部分到恒定电压Vref的电阻为RA2，并且从可变部分到GND的电阻为RB2，则可变电阻VR2表示如下。
V2＝Vref×RB2/(RA2+RB2)公式(3)
公共电压VCOMH与VCOML表示如下。
VCOMH＝V2×(R11+R12)/R11-V1×R12/R11公式(4)VCOML＝V2×(R21+R22)/R21-Vref×R22/R21 公式(5)这时，当电阻R11与R21的电阻值相等并且电阻R12与R22的电阻值相等时，公共电压差值Vsw(＝VCOMH-VCOML)表示如下。
Vsw＝(Vref-V1)×R12/R11 公式(6)因此，根据此实施例的公共电压产生电路51能够仅通过电压V1，即可变电阻VR1来调节公共电压差值Vsw，并能够仅通过可变电阻VR2调节VCOML。因此公共电压产生电路51能够不根据可变电阻调节电压幅度与公共电压L电平，从而公共电压电平的调节变得容易。
根据此实施例的公共电压产生电路51具有配备电容C1与C2的输出。如果其电容值足够地大于全部的液晶显示设备的公共电极，则公共电压产生电路51几乎没有输出电阻，从而公共驱动电路4的驱动时间将因此不受影响。
如果对于可变电阻VR2，从可变部分到恒定电压Vref的电阻为RA2，并且从可变部分到GND的电阻为RB2，则电压V2不根据电阻R21与R22，并且能够根据RA2与RB2的电阻值决定。这时，由于公共电压VCOMH根据电压V1与V2，并且公共电压VCOML仅根据电压V2，因此可能根据本发明的公共电压产生电路中，仅通过V1，也就是可变电阻VR1，调节公共电压差值Vsw(＝VCOMH-VCOML)，并且仅通过可变电阻VR2调节公共电压VCOML。一般而言，考虑到操作时间与功率消耗，电阻R11、R12、R21与R22为大约几兆欧，而电阻(RA2+RB2)设定为相同的值或更大，比如几兆欧到几十兆欧。因此，电阻(RA1+RB1)小于等于其它电阻(例如，电阻(RA2+RB2)与电阻R11、R12、R21与R22)至少之一的三分之一，并且在许多情况下，小于等于全部其它电阻的三分之一。
图10是示出了结合图9中公共电压产生电路51与图6中公共驱动电路4的例子的图。公共电压产生电路51与另一方法的公共驱动电路结合也是可能的。鉴于此实施例中，施加到可变电阻VR1与VR2的两个端子的电压为恒定电压Vref与GND，合适的恒定电压可用于这些电压。
这样，根据此实施例，通过采用分别地如图4、6与7示出的根据本发明第一实施例象公共驱动电路4一样的每个配置例子，使电路面积变小和使帧变窄成为可能。
根据此实施例，通过采用图9中示出的象公共电压产生电路51一样配置例子，并且将电阻与电容通过输入焊盘连接到液晶显示基底的外部，使其中集成栅驱动器电路3、公共驱动电路4与公共电压产生电路51的液晶显示设备没有浪费的面积并具有对称的帧并能够容易地调节公共电压电平成为可能。而且，此实施例还应用于液晶显示设备，其上数据驱动器电路2没有集成在液晶显示基底10上并且其它电路集成其上。
提供实施例的以前的描述，使得本领域的普通技术人员能够制造与使用本发明。而且，对于本领域的普通技术人员，这些实施例的各种修改将十分明显，并且在此限定的类属的原理与特定的例子可应用于其它实施例而不使用发明的授予权利。因此，本发明不限于在此描述的实施例，而符合由权利要求及其等价物所限定的最广泛的范围。
权利要求
1.一种驱动电路，包括第一电压电源；第二电压电源，用于提供低于所述第一电压电源的电压的一电压；至少一个第一晶体管，其漏极端子或源极端子连接到所述第一电压电源；至少一个第二晶体管，其漏极端子或源极端子连接到所述第二电压电源；至少一条信号线，连接到所述第一与第二晶体管的每个栅极端子；以及至少一个电容负载，连接到所述第一与所述第二晶体管的不连接到所述第一与第二电压电源的相应的端子，其中信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于所述第一电压电源的电压，并且所述低电平实质上小于等于所述第二电压电源的电压。
2.如权利要求1所述的驱动电路，其中至少所述驱动电路、一显示部分与用于控制所述显示部分中每条线的像素的开关的一栅驱动器电路安装在基底上，并且其中所述驱动电路放置在和所述栅驱动器电路与相对的位置上，所述显示部分位于所述驱动电路和所述栅驱动器电路之间。
3.如权利要求1所述的驱动电路，其中所述至少一个第一晶体管包括P型晶体管，并且所述至少一个第二晶体管包括N型晶体管，并且其中所述第一与第二晶体管的所述栅极端子连接到公共信号线。
4.如权利要求2所述的驱动电路，其中P型晶体管与N型晶体管并联连接成所述第一晶体管，并且N型晶体管与P型晶体管并联连接成所述第二晶体管，其中所述第一晶体管的所述P型晶体管与所述第二晶体管的所述N型晶体管的相应的栅极连接到一条所述信号线，并且所述第一晶体管的N型晶体管与所述第二晶体管的P型晶体管的相应的栅极连接到一条所述信号线的反相信号线。
5.如权利要求4所述的驱动电路，其中所述信号线与所述反相信号线的每个信号的高电平电压为所述栅驱动器的高电平线电压，并且其中所述信号线与所述反相信号线的每个信号的低电平电压为所述栅驱动器的低电平线电压。
6.如权利要求2所述的驱动电路，其中所述第一与第二晶体管包括薄膜晶体管。
7.如权利要求2所述的驱动电路，其中所述显示部分包括液晶显示设备。
8.一种用于产生一提供电压到驱动电路的电压产生电路，包括第一与第二可变电阻，用于调节所述提供电压；第一运算放大器，输出所述提供电压的高电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第二运算放大器，输出所述提供电压的低电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第一电阻，将所述第一可变电阻的可变部分连接到所述第一运算放大器的反相输入；第二电阻，其中所述第二电阻的一个端子连接到所述第一运算放大器的反相输入，并且所述第二电阻的另一个端子连接到所述第一运算放大器的输出；第三电阻，将稳压电源连接到所述第二运算放大器的反相输入；第四电阻，其中所述第四电阻的一个端子连接到所述第二运算放大器的反相输入，并且所述第四电阻的另一个端子连接到所述第二运算放大器的输出；其中所述第一可变电阻的整个电阻的电阻值小于等于所述第二可变电阻的整个电阻和所述第一运算放大器、所述第二运算放大器、所述第一电阻、所述第二电阻、所述第三电阻与所述第四电阻的电阻的至少之一的三分之一；并且其中所述第一与第二可变电阻调节所述提供电压的低电平和在所述提供电压的高电平与低电平之间的电压差值。
9.如权利要求8所述的电压产生电路，其中所述电压产生电路、一显示部分、一驱动电路与用于控制所述显示部分中每条线的像素的开关的一栅驱动器电路安装在基底上，并且其中所述电压产生电路与所述驱动电路放置在相对于所述栅驱动器电路的位置，所述显示部分位于所述电压产生电路与所述驱动电路和所述栅驱动器电路之间。
10.一种用于产生一提供电压到驱动电路的电压产生电路，包括第一与第二可变电阻，用于调节所述提供电压；第一运算放大器，输出所述提供电压的高电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第二运算放大器，输出所述提供电压的低电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第一电阻，将所述第一可变电阻的可变部分连接到所述第一运算放大器的反相输入；第二电阻，其中所述第二电阻的一个端子连接到所述第一运算放大器的所述反相输入，并且所述第二电阻的另一个端子连接到所述第一运算放大器的输出；第一电容，其中所述第一电容的一个端子连接到所述第一运算放大器的所述输出，并且所述第一电容的另一个端子连接到恒定电压；第三电阻，将稳压电源连接到所述第二运算放大器的反相输入；第四电阻，其中所述第四电阻的一个端子连接到所述第二运算放大器的反相输入，并且所述第四电阻的另一个端子连接到所述第二运算放大器的输出；第二电容，其中所述第二电容的一个端子连接到所述第二运算放大器的所述输出，并且所述第二电容的另一个端子连接到恒定电压，其中所述第一可变电阻的整个电阻小于等于所述第二可变电阻的整个电阻和所述第一运算放大器、所述第二运算放大器、所述第一电阻、所述第二电阻、所述第三电阻与所述第四电阻的电阻的至少之一的三分之一。
11.如权利要求10所述的电压产生电路，其中所述电压产生电路、一显示部分、所述驱动电路与用于控制所述显示部分中每条线的像素的开关的一栅驱动器电路安装在基底上，并且其中所述电压产生电路与所述驱动电路放置在相对于所述栅驱动器电路的位置，所述显示部分位于所述电压产生电路与所述驱动电路和所述栅驱动器电路之间。
12.如权利要求9所述的电压产生电路，其中所述电阻与所述电容的至少之一放置在所述基底的外面，并且通过所述显示部分的输入焊盘连接。
13.如权利要求11所述的电压产生电路，其中所述电阻与所述电容的至少之一放置在所述基底的外面，并且通过所述显示部分的输入焊盘连接。
14.如权利要求9所述的电压产生电路，其中所述驱动电路是这样一种驱动电路，其包括第一电压电源；第二电压电源，用于提供低于所述第一电压电源的电压的一电压；至少一个第一晶体管，其漏极端子或源极端子连接到所述第一电压电源；至少一个第二晶体管，其漏极端子或源极端子连接到所述第二电压电源；至少一条信号线，连接到所述第一与第二晶体管的每个栅极端子；以及至少一个电容负载，连接到所述第一与所述第二晶体管的不连接到所述第一与第二电压电源的相应的端子，其中信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于所述第一电压电源的电压，并且所述低电平实质上小于等于所述第二电压电源的电压。
15.如权利要求11所述的电压产生电路，其中所述驱动电路是这样一种驱动电路，其包括第一电压电源；第二电压电源，用于提供低于所述第一电压电源的电压的一电压；至少一个第一晶体管，其漏极端子或源极端子连接到所述第一电压电源；至少一个第二晶体管，其漏极端子或源极端子连接到所述第二电压电源；至少一条信号线，连接到所述第一与第二晶体管的每个栅极端子；以及至少一个电容负载，连接到所述第一与所述第二晶体管的不连接到所述第一与第二电压电源的相应的端子，其中信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于所述第一电压电源的电压，并且所述低电平实质上小于等于所述第二电压电源的电压。
16.一种显示设备，包括基底；集成在所述基底上的显示部分；栅驱动器电路，用于控制显示部分中每条线的像素的开关；用于所述显示部分的驱动电路，用于同时地驱动所述显示部分中的电容负载，其中所述驱动电路放置在和所述栅驱动器电路相对的位置上，所述显示部分位于所述驱动电路和所述栅驱动器电路之间。
17.如权利要求16所述的显示设备，其中所述驱动电路包括第一电压电源；第二电压电源，其提供低于所述第一电压电源的电压的一电压；至少一个第一晶体管，其漏极端子或源极端子连接到所述第一电压电源；至少一个第二晶体管，其漏极端子或源极端子连接到所述第二电压电源；至少一条信号线，连接到所述第一与第二晶体管的每个栅极端子；以及至少一个电容负载，连接到所述第一与所述第二晶体管的不连接到所述第一与第二电压电源的相应的端子，其中信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于所述第一电压电源的电压，并且所述低电平实质上小于等于所述第二电压电源的电压。
18.如权利要求17所述的显示单元，其中所述至少第一晶体管包括P型晶体管，并且所述至少第二晶体管包括N型晶体管，并且其中所述第一与第二晶体管的所述栅极端子连接到公共信号线。
19.如权利要求17所述的显示单元，其中P型晶体管与N型晶体管并联连接成所述第一晶体管，并且N型晶体管与P型晶体管并联连接成所述第二晶体管，其中所述第一晶体管的所述P型晶体管与所述第二晶体管的所述N型晶体管的相应的栅极连接到一条所述信号线，并且所述第一晶体管的N型晶体管与所述第二晶体管的P型晶体管的相应的栅极连接到一条所述信号线的反相信号线。
20.如权利要求19所述的显示单元，其中所述信号线与所述反相信号线的每个信号的高电平电压为所述栅驱动器的高电平线电压，并且其中所述信号线与所述反相信号线的每个信号的低电平电压为所述栅驱动器的低电平线电压。
21.如权利要求17所述的显示单元，其中全部的所述晶体管由多个薄膜晶体管组成。
22.一种显示设备，包括基底；集成在所述基底上的显示部分；栅驱动器电路，用于控制所述显示部分中每条线的像素的开关；用于所述显示部分的驱动电路，用于同时地驱动所述显示部分中的电容负载；以及电压产生电路，用于产生一提供电压到所述驱动电路，其中所述电压产生电路放置在相对于所述栅驱动器电路的位置，所述显示部分位于所述驱动电路和所述栅驱动器电路之间。
23.如权利要求22所述的显示单元，其中所述电压产生电路包括第一与第二可变电阻，用于调节所述提供电压；第一与第二可变电阻，用于调节所述提供电压；第一运算放大器，输出所述提供电压的高电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第二运算放大器，输出所述提供电压的低电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第一电阻，将所述第一可变电阻的可变部分连接到所述第一运算放大器的反相输入；第二电阻，其中所述第二电阻的一个端子连接到所述第一运算放大器的反相输入，并且所述第二电阻的另一个端子连接到所述第一运算放大器的输出；第三电阻，将稳压电源连接到所述第二运算放大器的反相输入；第四电阻，其中所述第四电阻的一个端子连接到所述第二运算放大器的反相输入，并且所述第四电阻的另一个端子连接到所述第二运算放大器的输出，其中所述第一可变电阻的整个电阻的电阻值小于等于所述第二可变电阻的整个电阻和所述第一运算放大器、所述第二运算放大器、所述第一电阻、所述第二电阻、所述第三电阻与所述第四电阻的电阻的至少之一的三分之一；并且其中所述第一与第二可变电阻调节所述提供电压的低电平和在所述提供电压的高电平与低电平之间的电压差值。
24.如权利要求22所述的显示单元，其中所述电压产生电路包括第一与第二可变电阻，用于调节所述提供电压；第一运算放大器，输出所述提供电压的高电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第二运算放大器，输出所述提供电压的低电平，并且其非反相输入连接到所述第二可变电阻的可变部分；第一电阻，将所述第一可变电阻的可变部分连接到所述第一运算放大器的反相输入；第二电阻，其中所述第二电阻的一个端子连接到所述第一运算放大器的反相输入，并且所述第二电阻的另一个端子连接到所述第一运算放大器的输出；第一电容，其中所述第一电容的一个端子连接到所述第一运算放大器的所述输出，并且所述第一电容的另一个端子连接到恒定电压；第三电阻，将稳压电源连接到所述第二运算放大器的反相输入；第四电阻，其中所述第四电阻的一个端子连接到所述第二运算放大器的反相输入，并且所述第四电阻的另一个端子连接到所述第二运算放大器的输出；第二电容，其中所述第二电容的一个端子连接到所述第二运算放大器的所述输出，并且所述第二电容的另一个端子连接到恒定电压，其中所述第一可变电阻的整个电阻小于等于其它电阻值的三分之一。
25.如权利要求23所述的显示单元，其中所述驱动电路是这样一种驱动电路，其包括第一电压电源；第二电压电源，用于提供低于所述第一电压电源的电压的一电压；至少一个第一晶体管，其漏极端子或源极端子连接到所述第一电压电源；至少一个第二晶体管，其漏极端子或源极端子连接到所述第二电压电源；至少一条信号线，连接到所述第一与第二晶体管的每个栅极端子；以及至少一个电容负载，连接到所述第一与所述第二晶体管的不连接到所述第一与第二电压电源的相应的端子，其中信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于所述第一电压电源的电压，并且所述低电平实质上小于等于所述第二电压电源的电压。
26.如权利要求24所述的显示单元，其中所述驱动电路是这样一种驱动电路，其包括第一电压电源；第二电压电源，用于提供低于所述第一电压电源的电压的一电压；至少一个第一晶体管，其漏极端子或源极端子连接到所述第一电压电源；至少一个第二晶体管，其漏极端子或源极端子连接到所述第二电压电源；至少一条信号线，连接到所述第一与第二晶体管的每个栅极端子；以及至少一个电容负载，连接到所述第一与所述第二晶体管的不连接到所述第一与第二电压电源的相应的端子，其中信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于所述第一电压电源的电压，并且所述低电平实质上小于等于所述第二电压电源的电压。
全文摘要
一种驱动电路，采用第一电压电源与第二电压电源，所述第二电压电源提供低于第一电压电源的电压。该驱动电路还具有采用连接到第一电压电源的漏极端子或源极端子的一个的第一晶体管，并且具有采用连接到第二电压电源的漏极端子或源极端子的一个的第二晶体管。信号线连接到第一与第二晶体管的每个栅极端子，并且至少一个电容负载连接到第一与第二晶体管的不连接到第一与第二电压电源的相应的端子。信号线传递具有高电平与具有低电平的信号，所述高电平实质上大于等于第一电压电源的电压，并且所述低电平实质上小于等于第二电压电源的电压。
文档编号G09F9/00GK1497314SQ031598
公开日2004年5月19日 申请日期2003年9月25日 优先权日2002年9月25日
发明者安部胜美 申请人:日本电气株式会社