信号电路及使用该电路的显示装置、以及数据线的驱动方法

专利名称：信号电路及使用该电路的显示装置、以及数据线的驱动方法
技术领域：
本发明涉及液晶显示屏等显示装置用的信号电路及其数据线的驱动方法。
背景技术：
在写入来自信号线的信号(图像信号)的每根源极线上设置开关、并以像素为单位进行逐点依次驱动的液晶显示装置中，为了降低源极线的驱动频率，大多采用同时输入两个及两个以上的系统的信号的方法。
图5中表示通过采样开关将来自独立的两个信号系统的信号(图像信号)提供给各源极线进行逐点依次驱动的现有液晶显示装置的方框图。
如图5所示，上述液晶显示装置的显示部195具备栅极驱动器185、同步信号生成电路177、及有各输出级SiR155、156的移位寄存器170。起始脉冲HST10从同步信号生成电路177输出，根据该起始脉冲HST10，从移位寄存器的各输出级SiR155、156输出采样脉冲Vh20。
然后，根据该采样脉冲Vh20，相应输出独立的两个系统(a系统及b系统)的信号。即对信号线SLRa149～SLBa151各输出与R、G、B对应的a系统的信号，对信号线SLRb152～SLBb154各输出与R、G、B对应的b系统的信号。
另外，显示部195上，多行的栅极线G190、191、...和多列的源极线SR101～SB112...呈矩阵状布线，例如在栅极线G191和源极线SR101～SB112的各交叉点上形成作为开关元件的薄膜晶体管TR125～TB136。
然后，各薄膜晶体管TR125～TB136的栅极接栅极线G191，源极接源极线SR101～SB112，漏极接像素电容PR113～PB124。另外，将上述源极线SR101～SB112每3根(1个像素)为1组进行分组(Gr154、155、156、157)，再将相邻的每两组(两个像素)为1块(B158、B159)进行分块。
上述各源极线(SR101...)再通过分别设置的晶体管等采样开关(SWR137...)，接上述的信号源线SLRa149～SLBb154。
即在组Gr154中，3根源极线SR101、SG102、SB103的每一根通过采样开关SWR137、SWG138、SWB139的每一个开关，分别接a系统的各信号线SLRa149、SLGa150、SLBa151。在组Gr155中，3根源极线SR104、SG105、SB106的每一根通过采样开关SWR140、SWG141、SWB142的每一个开关，分别接b系统的各信号线SLRb152、SLGb153、SLBb154。然后把相邻的、上述的组Gr154(a系统)和组Gr155(b系统)作为1个块B158。
这里，块B158的6个采样开关(SWR137～SWB142)连接移位寄存器的输出级SiR155，利用该输出级SiR155输出的采样脉冲Vh20控制ON及OFF。再根据该采样脉冲Vh20，从各信号线(SLRa149…SLRb152...)相应输出两个系统的信号。
同样，在组Gr156中，3根源极线SR107、SG108、SB109的每一根通过采样开关SWR143、SWG144、SWB145的每一个开关，分别接a系统的各信号线SLRa149、SLGa150、SLBa151。在组Gr157中，3根源极线SR110、SG111、SB112的每一根通过采样开关SWR146、SWG147、SWB148的每一个开关，分别接b系统的各信号线SLRb152、SLGb153、SLBb154。然后，将相邻的、上述组Gr156(a系统)和组Gr157(b系统)作为1个块B159。
这里，块B159的6个采样开关(SWR143～SWB148)连接移位寄存器的输出级SiR156，利用从该输出级SiR156输出的采样脉冲Vh20，控制ON及OFF。再根据这一采样脉冲Vh20，从各信号线(SLRa149…SLRb152…)相应输出两个系统的信号。
在这样的显示部195中，在利用栅极驱动器185选好栅极线(G190或G191)的(ON)状态下，从移位寄存器的各输出级SiR155、156以同一时序将采样脉冲Vh20(选择信号)送给以块(或组)为单位的各采样开关(SWR137...)。结果，通过与这些采样开关对应的各源极线(SR101…)，将信号线(SLRa149...)来的信号写入像素电容(PR113...)。
以下，利用图5及图6具体说明上述显示部195的现有的驱动方法。
图6表示关于奇数帧期间及偶数帧期间的、属于上述块158(两个像素)、159(两个像素)的12个采样开关(SWR137～SWB148)的时序图、及属于上述的块的12根(4个像素)源极线的电位状态(信号的写入状态)。
还有，该图中设两个像素的写入期间(同步信号的1个周期)为T。另外，上述的所谓帧期间系指对显示部195所有的栅极线G190...进行扫描的期间(一帧画面的扫描期间)。
如图6所示，与来自同步信号生成电路177的同步信号(未图示)同步，在时间t0，同时选择(ON)属于块B158的组Gr154、155的采样开关SWR137～SWB142。
然后，在时间t0～t1期间，通过连接这些采样开关(SWR137～SWB142)的各源极线(SR101～SB106)，按照相同时序将各信号线(SLRa149～SLBb154)来的信号分别写入各像素电容(PR113～PB118)。
接着，从时间t0开始在1个时钟(1个周期)后的时间t1与送出的同步信号(未图示)同步，属于块B158的组Gr154、155的采样开关SWR137～SWB142同时被OFF，同时，属于块B159的组Gr156、157的采样开关SWR143～SWB148同时被选择(ON)。
然后，在时间t1～t2之间，通过连接这些采样开关(SWR143～SWB148)的各源极线(SR107～SB112)，按照相同时序将各信号线(SLRa149～SLBb154)来的信号分别写入各像素电容(PR119～PB124)。
但是，在上述驱动方法中，位于相邻的块之间的源极线SB106由于源极线SB106与SR107间存在的寄生电容而受到电位变动(电荷窜)的影响，同样，源极线SB112由于源极线SB112与SR161间存在的寄生电容而受到电位变动的影响，最终，存在写入像素电容PB118、PB124的电位产生变动的问题。
图7为表示源极线SB106(像素电容PB118的源极线侧的电极)与SR107间存在的寄生电容C201、和源极线SB112与SR161间存在的寄生电容C202的示意图。
例如，如试对源极线SB106和SR107进行分析，在时间t0，因属于块B158的采样开关SWB142为ON，因此在时间t0～时间t1以前，来自信号SLBb154的信号(电位)供给与其连接的源极线SB106。而且，在时间t0～时间t1，属于与块B158相邻的块B159的采样开关SWR143为OFF，与其连接的源极线SR107保持着1个水平期间前所供给的电位不变。这时，重新写入信号(电位)的源极线SB106(像素电容PB118的源极线侧的电极)和保持1个水平期间前的电位不变的源极线SR107之间的电位差增大，两根源极线之间产生较大的寄生电容(电荷积聚，参照图7的C201)。
这里，在时间t1，采样开关SWR143为ON，如向与其连接的源极线SR107供给新的信号(电位)，则源极线SR107(像素电容PR119的源极线一侧的电极)和源极线SB106之间的电位差变小，积聚在上述寄生电容中的电荷窜入源极线SB106，源极线SB106受到电位变动的影响。
同样，在时间t2，源极线SB112受到来自和源极线SR161之间产生的寄生电容(电荷积聚，参照图7的C202)的电荷窜入(电位变动)的影响。
图6是表示(用箭头表示的部分)在时间t1(以后)受到影响的源极线SB106的电位变动、和在时间t2(以后)源极线SB112受到影响的电位变动的示意图。
这样，经过奇数帧期间和偶数帧期间都同样，如同时选择属于同一块(B158、159)的所有的组(Gr154、155、Gr156、157)，则虽然属于互不相同的块(B158、159)，但是在位于相邻的组之间(Gr155、156)的所谓边界的两根源极线之间(SB106和SR107或SB112和SR161)产生寄生电容(C201、C202)，和选择(采样开关的移位)方向相反一侧的端部的源极线(SB106、SB112)受到来自该寄生电容的电位变动的影响。
由此，在显示部195上每一块(B158、159)(每源极线6根或每两个像素)都会凸现竖条纹状的显示不均匀。

发明内容
本申请的信号电路及利用该电路的显示装置系为解决上述问题而提出的，其目的在于使寄生电容引起的源极线电位变动在整个显示部上都均匀变动，难以看出由于该电位变动产生的竖条纹状显示不均匀。
为解决上述问题，本申请的信号电路包括多个信号源、从该信号源供给信号的多根数据线、及驱动该数据线的驱动手段，将上述数据线分成多组，各组至少包括1根数据线，同时将互相相邻的多个组作为1个块，在同一时刻从所述信号源将信号供给属于利用所述驱动手段选择的组的各数据线，在所述信号电路中其构成为，所述驱动手段关于选择属于由任意的块及其相邻块组成的块组的各组，是在第1规定期间同时选择属于所述任意的块的组，然后同时选择属于相邻的块的组，接着在第2规定期间，从位于块组的端部的组开始依次逐组选择下去，同时对虽然属于互相不同的块但是相邻的组之间进行选择，对于下上的组再继续逐组地依次选择下去。
根据上述构成，对属于由任意的块及其相邻的块所构成的块组的各组的数据线在第1规定期间如以下所述那样地进行驱动。
首先，利用所述驱动手段，同时选择属于所述任意的块(称为第1块)的多个组(以下沿扫描方向，称为第1始端组～第1终端组)，同时在同一时刻从所述信号源将信号分别提供给配置于所述各组的数据线。然后，利用所述驱动手段，同时选择所有属于所述相邻块(称为第2块)的多个组(以下，沿扫描方向，称为第2始端组～第2终端组)，在同一时刻从所述信号源将信号提供给配置于所述各组的数据线。
在此后的第2规定期间，对属于所述块组的各组的数据线如以下所述地进行驱动。
首先，选择位于所述块组的端部的第1始端组，同时在同一时刻从所述信号源将信号分别提供给配置于该组的数据线。然后，逐组选择一直到所述第1终端组的前1个组，同时，在同一时刻从所述信号源将信号分别提供给配置于各组的数据线。然后，同时选择第1终端组及第2始端组的两个组，同时在同一时刻从所述信号源将信号分别提供给配置于所述各组的数据线。然后，再逐组选择直至余下的组即第2终端组，同时在同一时刻从所述信号源将信号分别提供给配置于各组的数据线。
即，在第2规定期间，只有虽然属于互相不同的块、但是相邻的第1终端组及第2始端组同时被选择，除此以外的组均一组一组地从位于块组一端部的第1始端组开始依次进行选择。
通过如上所述地选择各组，并随之驱动各数据线(供给信号源来的信号)，从而能获得以下的效果。
在第1规定期间中，先同时选择属于所述第1块的多个组，同时在同一时刻从所述信号源将信号分别提供给配置于所述各组的数据线(以下，沿扫描方向，称为始端数据线～终端数据线)。这时，属于所述第2块的多个组及配置于这些组的数据线(以下，沿扫描方向，称为始端数据线～终端数据线)为非选择状态。
即，与将新的信号电位写入第1终端组的终端数据线不同，与其相邻的第2始端组的始端数据线依旧为以前写入的信号电位不受。其结果，两根数据线间产生电位差，随之产生寄生电容(电荷积聚)。
然后，同时选择属于所述第2块的多个组，并将新的信号电位写入第2始端组的始端数据线。于是，所述两数据线(第2始端组的始端数据线及第1终端组的终端数据线)间的电位差减少。最终，积聚在所述寄生电容中的电荷窜入第1终端组的终端数据线，产生电位变动。同样，第2终端组的终端数据组也产生电位变动。
从上述可知，在第1规定期间内，各块的终端组的终端数据线上产生电位变动。
在第2规定期间，同时只选择第1终端组及第2始端组，但其它的组则逐组选择。这样，在逐组依次选择时，在所选的组的前1个选好的组的终端数据线上产生电位变动。这是由于，在选好新的组时，该组的始端数据线和前1根选好的终端数据线之间的寄生电容对前1根选好的终端数据线带来电位变动的缘故。
还因同时只选择第1终端组及第2始端组，所以在第1终端组的终端数据线上不产生电位变动。另外，最后选择的第2终端组的第2数据线上也不产生电位变动。
从上述可知，在第2规定期间，除各块的终端组外，各组的终端线上均产生电位变动。
因而，如将第1规定期间及第2规定期间组合看作1个期间(例如，奇数帧或偶数帧)，则该期间中，各组的终端数据线的每根线上就均匀地产生电位变动。
其结果，例如，在将上述的数据线用于将信号电位写入显示装置的各像素的源极线时，能避免经过两个期间集中在特定的组的终端数据线产生电位变动、从而每数根数据线(数个像素)凸现出竖条纹的显示不均匀的弊病。通过这样，在整个画面上显示不均匀就变得不显眼(不易看出)，能改善显示品质。
关于本申请之其它的目的、特征、及优点，通过以后的阐述将会充分得以理解。另外，本申请之优点通过参照附图及以后的说明亦将会进一步明白。


图1为表示本发明的液晶显示装置的显示部的方框图。
图2(a)及2(b)为说明本发明的液晶显示装置采样开关的时序和各源极线的电位变化用的说明图。
图3为表示本发明的液晶显示装置的同步信号生成电路的方框图。
图4为说明存在于本发明液晶显示装置显示部的寄生电容用的方框图。
图5为表示现有的液晶显示装置的显示部的方框图。
图6为说明现有的液晶显示装置采样开关的时序和各源极线电位变化用的说明图。
图7为说明存在于现有液晶显示装置显示部的寄生电容的方框图。
具体实施例方式
图1表示本发明有关的液晶显示装置显示部的方框图。
如图中所示，显示部95(信号电路)包括控制电路(未图示)、栅极驱动器85、同步信号生成电路77(驱动手段)、有各输出级SiR55～58的移位寄存器70(驱动手段)、信号线(信号源)SLRa49～SLBa51(第1信号系统，第1～第3信号源)及SLRb52～SLBb54(第2信号系统，第4～第6信号源)、多根栅极线G90～91、多根源极线(数据线)SR1～SR12(第1～第12源极线，第1～第12数据线)、作为开关元件(例如模拟开关)的采样开关SWR37～SWB48(驱动手段)、作为开关元件的薄膜晶体管TR25～TR36、及像素电容PR13～PB24(像素)。
而且，所述多行栅极线G90、G91...和多列源极线SR1～SB12…在表面呈矩阵状布线，例如在栅极线G91和源极线SR1～SB12的各交叉点上具有作为开关元件的薄膜晶体管TR25～TB36。而且，各薄膜晶体管TR25～TB36的栅极接栅极线G91，源极接源极线SR1～SB12，漏极接像素电容PR13～PB24的一端电极。还有，该像素电容PR13～PB24的另一端电极接公共电位(VCOM)。
还有，零部件号中的R、G、B与红、绿、蓝对应，例如SR为与红色对应的源极线，PR为与红色对应的像素电容，SLR为与红色对应的信号线，本实施形态中，每一个块的源极线(在块B54中为SR1～SB6)的对应颜色是按照R、G、B、R、G、B的次序。
上述栅极驱动器85根据控制电路(未图示)来的垂直信号等，输出栅极线G90、G91...的采样脉冲(选择信号)，依次驱动(选择)栅极线G90、G91...。
同步信号生成电路77根据来自控制电路的水平信号等，输出两种起始脉冲HST1、HST2。该起始脉冲HST1、HST2输入各移位寄存器的各输出级SiR55、57及56、58。移位寄存器的各输出级55～58根据该起始脉冲HST1、HST2，输出控制采样开关SWR37～SWR48的ON及OFF的采样脉冲Vh61～64。
再根据该采样脉冲Vh61～64，输出独立的两个系统(a系统及b系统)的信号。即，从信号线SLRa49～SLBa51输出各与R、G、B对应的a系统的信号，从信号线SLRb52～SLBb54输出各与R、G、B对应的b系统的信号。
上述源极线SR1～SB12的每3根(1个像素)为1组(Gr54、55、56、57)，每相邻两组(两个像素)为1块(B58、B59)。上述各源极线(SR1...)再通过分别设置的采样开关(SWR37...)，接上述信号源线SLRa49～SLBb54。
即在组Gr54中，3根源极线SR1、SG2、SB3的每一根通过采样开关SWR37、SWG38、SWB39的每一个开关，分别连接a系统的各信号线SLRa49、SLGa50、SLBa51。
另外，该组Gr54的3个采样开关(SWR37～SWB39)连接移位寄存器的输出级SiR55，利用从该输出级SiR55输出的采样脉冲Vh61，控制ON及OFF。然后，根据该采样脉冲Vh61(采样开关的ON及OFF)，从各信号线(SLRa49～SLBa51)相应输出a系统的信号，并将其写入源极线SR1～SB3。
在组Gr55中，3根源极线SR4、SG5、SB6的每一根通过采样开关SWR40、SWG41、SWB42的每一个开关，分别连接b系统的各信号线SLRb52、SLGb53、SLBb54。
另外，该组Gr55的3个采样开关(SWR40～SWB42)连接移位寄存器的输出级SiR56，利用该输出级SiR56输出的采样脉冲Vh62，控制ON及OFF。而且，根据该采样脉冲Vh62(采样开关的ON及OFF)，从各信号线(SLRb52～SLBa54)相应输出b系统的信号，将其写入源极线SR4～SB6。
然后，将相邻的这些组Gr54(a系统)和组Gr55(b系统)作为1个块B58。
同样，在组Gr56中，3根源线SR7、SG8、SB9的每一根通过采样开关SWR43、SWG44、SWB45的每一个开关分别连接a系统的各信号线SLRa49、SLGa50、SLBa51。
另外，该组Gr56的3个采样开关(SWR43～SWB45)接移位寄存器的输出级SiR57，利用该输出级SiR57输出的采样脉冲Vh63，控制ON及OFF。然后，根据该采样脉冲Vh63(采样开关的ON及OFF)，从各信号线(SLRa49～SLBa51)输出a系统的信号，将其写入源极线SR7～SB9。
在组Gr57中，3根源极线SR10、SG11、SB12的每一根通过采样开关SWR46、SWG47、SWB48的每一个开关分别连接b系统的各信号线SLRb52、SLGb53、SLBb54。
另外，该组Gr57的3个采样开关(SWR46～SWB48)接移位寄存器的输出级SiR58，利用该输出级SiR58输出的采样脉冲Vh64控制ON及OFF。然后，根据该采样脉冲Vh64(采样开关的ON及OFF)，从各信号线(SLRb52～SLBb54)输出b系统的信号，将其写入源极线SR10～SB12。
然后，再将相邻的这些组Gr56(a系统)和组Gr57(b系统)作为1个块B59。
图3表示生成两种起始脉冲HST1及HST2的同步信号生成电路77(触发电路)的方框图。
如图3所示，同步信号生成电路77有9个D触发电路DFF(67～69、71～74、78～79)、两个T触发电路TFF(81～82)、4个与门(83～84、87～88)、1个异或门86、1个或门89、及1个反相器92。还有，上述6个逻辑门的输出f分别为f83～84、f87～88(与门)、f86(异或门)、f89(或门)。还有，以下说明中，各触发电路上的时钟信号CLK和各输入信号一起输入。
首先，第1输入脉冲(水平起始脉冲)HST输入D触发电路DFF67，其输出作为D触发电路DFF68的输入。然后，将来自该D触发电路DFF68的反相输出作为与门83的一端的输入(与门83的第1输入)。又将该与门83的另一端的输入(与门83的第2输入)作为上述D触发电路DFF67的输出。最终，从与门83输出f83，将该与门83的输出作为输出脉冲HSTP。
另外，第2输入脉冲(垂直起始脉冲)VST输入D触发电路DFF69，其输出作为D触发电路DFF71的输入。然后，将来自该D触发电路DFF71的反相输出作为与门84的一端的输入(与门84的第1输入)。又将该与门84的另一端的输入(与门84的第2输入)作为所述D触发电路DFF69的输出。其结果，从与门84输出f84(VSTP)。
这里，将所述f83输入T型触发电路TFF81，同时将上述f84(VSTP)作为该T触发电路TFF81的复位信号。然后，将来自该T型触发电路TFF81的输出作为异或门86的一端的输入(第1输入)。另外，将上述f84输入T型触发电路TFF82，将其输出作为上述异或门86的另一端的输入(第2输入)。其结果，从异或门86输出f86。
接着，将该f86输入D触发电路DFF72，将来自该D触发电路DFF72的输出作为与门87的一端的输入(与门87的第1输入)。另外，将该与门87的另一端的输入(与门87的第2输入)作为上述第1输出脉冲HSTP。其结果，从与门87输出f87。另外，将来自上述D触发电路DFF72的输出通过反相器92作为与门88的一端的输入(与门88的第1输入)。另外，将该AND与门88的另一端的输入(与门88的第2输入)作为上述第1输出脉冲HSTP。其结果，从与门88输出f88。
再有，将上述f87输入D触发电路DFF73，将该D触发电路DFF73的输出作为或门89的一端的输入(或门89的第1输入)。又将上述f88输入D触发电路DFF74，将其输出再输入D触发电路DFF79。然后，将该D触发电路DFF79的输出作为上述或门89的另一端的输入(或门89的第2输入)。其结果，从或门89输出f89，将该f89作为起始脉冲HST2(参照图1、图3)。另外，将上述的输出脉冲HSTP输入D触发电路DFF78，将该D触发电路DFF78的输出作为起始脉冲HST1(参照图1、图3)。
以下，详细说明上述显示部95的驱动方法。
图2(a)表示关于上述显示部95的奇数帧期间中的属于块58(两个像素)、59(两个像素)的12个采样开关(SWR37～SWB48)的时序图、及属于上述块58、59的12根(4个像素)源极线的电位状态(信号的写入状态)。
另外，图2(b)表示关于上述显示部95的偶数帧期间中的属于块58(两个像素)、59(两个像素)的12个采样开关(SWR37～SWB48)的时序图、及属于上述块58、59的12根(4个像素)的源极线的电位状态(信号的写入状态)。
还有，上述的帧期间系指对显示部95的所有的栅极线G90...进行扫描的时间(一幅画面的扫描时间)。例如1秒钟改写60次画面时，1/60秒为1帧的时间。这里，将第1，3，5...次改写期间作为奇数帧期间，第2，4，6...次改写期间作为偶数帧期间，将第1，3，5...次改写后的画面(显示部95)作为奇数帧，第2，4，6...次改写后的画面(显示部95)作为偶数帧。
如图2(a)所示，在奇数帧期间，与来自同步信号生成电路77的同步信号(未图示)同步，在时间t0，同时选择(ON)属于块B58的组Gr54、55的采样开关SWR37～SWB42。
然后，在时间t0～t1的期间，通过连接这些采样开关(SWR37～SWB42)的各源极线(SR1～SB6)，在同一时刻将来自各信号线(SLRa49～SLBb54)的信号写入像素电容(PR13～PB18)。
再者，在该期间中，属于块B59的组Gr56、57的采样开关SWR43～SWB48全部为OFF，连接这些采样开关(SWR43～SWB48)的各源极线(SR7～SB12)保持在1个水平期间(1根栅极线的扫描时间)前写入的电位不变。
然后，在从时间t0开始的1个时钟(1个周期)后的时间t1与送来的同步信号(未图示)同步，使属于块B58的组Gr54、55的采样开关SWR37～SWB42同时为OFF与此同时，还同时选择(ON)属于块B59的组Gr56、57的采样开关SWR43～SWB48。
然后，在时间t1～t2的期间，通过连接这些采样开关(SWR43～SWB48)的各源极线(SR7～SB12)，在同一时刻将各信号线(SLRa49～SLBb54)来的信号分别写入像素电容(PR19～PB24)。
又如图2(b)所示，在偶数帧期间，与来自同步信号生成电路77的同步信号(未图示)同步，在时间t0’，同时选择(ON)块B58的组Gr54的采样开关SWR37～SWB39。
然后，在时间t0’～t1’的期间，通过连接这些采样开关(SWR37～SWB39)的各源极线(SR1～SB3)，在同一时刻将各信号线(SLRa49～SLBb51)来的信号分别写入像素电容(PR13～PB15)。
还有，在该期间中，属于块B58的组Gr55、属于块B59的组Gr56、57的各采样开关SWR40～SWB42(组Gr55)、SWR43～SWB48(块B59)都为OFF，连接这些采样开关的各源极线SR4～SB6(组Gr55)、SR7～SB12(块B59)保持在1个水平期间(1根栅极线的扫描期间)前写入的电位不变。
然后，在时间t0’开始的1个时钟(1个周期)后的时间t1’与送来的同步信号(未图示)同步，使属于块B58的组Gr54的采样开关SWR37～SWB39同时为OFF，与此同时，还同时选择(ON)属于块B58的组Gr55及属于块B59的组Gr56的各采样开关SWR40～SWB45。
然后，在时间t1’～t2’的期间，通过连接这些采样开关(SWR40～SWB45)的各源极线(SR4～SB9)，在同一时刻将各信号线(SLRb52～SLBb54、SLRa49～SLBa51)来的信号分别写入像素电容(PR16～PB21)。
还有，在该期间中，属于块B59的组Gr57的各采样开关SWR46～SWB48全部为OFF，连接这些采样开关的各源极线SR10～SB12保持在一个水平期间(1根栅极线的扫描期间)前写入的电位不变。
然后，在从时间t1’开始的1个时钟(1个周期)后的时间t2’与送来的同步信号(未图示)同步，使属于块B58的组Gr55及属于块B59的组Gr56的采样开关SWR40～SWB45同时为OFF，与此同时，还同时选择(ON)属于块B59的组Gr57的各采样开关SWR46～SWB48。
然后，在时间t2’～t3’之间，通过连接这些采样开关SWR46～SWB48的各源极线SR10～SB12，在同一时刻将各信号线(SLRb52～SLBb54)来的信号分别写入像素电容(PR22～PB24)。
上述的驱动方法中，在将奇数及偶数帧看作1帧显示画面时，能使整个显示部95(整幅画面)上与B(蓝)对应的各源极线(SB3、SB6、SB9、SB12)上产生的寄生电容所造成的电位变动均匀，由此，能使人们不易辨认出由于上述电位变动引起的竖条纹状的显示不均匀。这一点将在以下进行说明。还有，图4是说明存在于显示部95的各源极线间的寄生电容(C101～C104)的示意图。
先说明奇数帧的源极线SB6、SB12。
首先来看源极线SB6，由于在时间t0属于块B58的采样开关SWB42为ON，因此在与其连接的源极线SB6上在时间t0～时间t1以前，外加来自信号线SLBb54的信号(电位)。然后，在该时间t0～时间t1中，属于与块B58相邻的块B59的采样开关SWR43为OFF，与其连接的源极线SR7保持在一个水平期间前所给的电位不变。这时，重新写入信号(电位)的源极线SB6(像素电容PB18的源极线一侧的电极)和保持一个水平期间前的电位不变的源极线SR7之间的电位差变大，两根源极线之间产生寄生电容(电荷积聚、参照图4的C102)。
这里，在时间t1，属于块59(组Gr56)的采样开关SWR43为ON，当重新将信号(电位)给予与其连接的源极线SR7时，该源极线SR7和源极线SB6(像素电容PB18的源极线一侧的电极)之间的电位差变小，积聚在上述寄生电容中的电荷窜入源极线SB6，源极线SB6受到电位变动(参照图2(a)的箭头所示部分)的影响。
对于源极线SB12也一样，即在时间t1，由于属于块B59的采样开关SWB48为ON，在时间t1～t2之前，从信号线SLBb54将信号(电位)给予与其连接的源极线SB12。然后，在该时间t1～时间t2中，与该源极线SB12相邻的源极线SR61保持在一个水平期间前所给的电位不变。这时，重新写入信号(电位)的源极线SB12(像素电容PB24的源极线一侧的电极)和保持一个水平期间前的电位不变的源极线SR61之间的电位差变大，两根源极线之间产生寄生电容(电荷积累，参照图4的C104)。
这里，在时间t2后，当重新将信号(电位)给源极线SR61时，源极线SR61和源极线SB12(像素电容PB24的源极线一侧的电极)之间的电位差变小，积聚在所述寄生电容中的电荷窜入源极线SB12，源极线SB12受到电位变动(参照图2(a)的箭头示出的部分)的影响。
然后，说明偶数帧的源极线SB3、SB9。
首先来看源极线SB3，在时间t0’，因属于组Gr54的采样开关SWB39为ON，所以在时间t0’～时间t1’之前，从信号线SLBa51将信号(电位)加在与其连接的源极线SB3上。然后，在该时间t0’～t1’中，属于与组Gr54相邻的组Gr55的采样开关SWR40为OFF，与其连接的源极线SR4保持在一个水平期间前所给的电位不变。这时，重新写入信号(电位)的源极线SB3(像素电容PB15的源极线一侧的电极)和保持一个水平期间前的电位不变的源极线SR4之间的电位差变大，两根源极线之间产生寄生电容(电荷积聚，参照图4的C101)。
这里，在时间t1’，属于组Gr55的采样开关SWR40为ON，当重新将信号(电位)给予与其连接的源极线SR4时，该源极线SR4和漏极线SB3(像素电容PB15的源极线一侧的电极)之间的电位差变小，积聚在上述寄生电容中的电荷窜入源极线SB3，源极线SB3受到电位变动(参照图2(b)的箭头表示的部分)的影响。
关于源极线SB9也一样。即在时间t1’，因属于组Gr56的采样开关SWB45为ON，所以在时间t1’～t2’以前，从信号线SLBa51将信号给予与其连接的源极线SB9。然后，在该时间t1’～t2’中，属于与组Gr56相邻的组Gr57的采样开关SWR46为OFF。与其连接的源极线SR10保持一个水平期间前所给的电位不变。这时，重新写入新的信号(电位)的源极线SB9(像素电容PB21的源极线一侧的电极)和保持一个水平期间前的电位不变的源极线SR10之间的电位差变大，两根源极线之间产生寄生电容(电荷积聚，参照图4的C103)。
这里，在时间t2’，属于组Gr57的采样开关SWR46为ON，当重新将信号(电位)给予与其连接的源极线SR10时，该源极线SR10和源极线SB9(像素电容PB21的源极线一侧的电极)之间的电位差减小，积聚在上述寄生电容中的电荷窜入源极线SB9，源极线SB3受到电位变动的影响(参照用图2(b)的箭头表示的部分)。
这样，根据上述的驱动方法，在奇数帧中，源极线SB6、SB12受到电位变动的影响，在偶数帧中，源极线SB3、SB9受到电位变动的影响，即将奇数帧和偶数帧看作为1个显示画面时，由于与B(蓝)对应的各源极线(SB3、SB6、SB9、SB1 2)上产生的寄生电容所造成的电位变动在整个显示部95(画面整体)上是均匀的。
其结果，能防止两帧都集中在相同源极线(源极线SB6、SB12)产生电位变动、从而沿着这些源极线凸现出每两个像素(6根源极线)的竖条纹的显示不均匀(参照现有的驱动方法，图6)。
由此，能让人们难以看出由于源极线(SR1...)的间寄生电容的电位变动引发的竖条纹状的显示不均。
另外，本实施形态的显示部95如上所述，由于使移位寄存器70的各输出级的1个输出级(SiR55...)与6个采样开关SWR37...(6根源极线SR1...)对应，所以与移位寄存器70的输出一根一根地与各源极线(SR1...)相对应的结构相比较，移位寄存器70的这种结构能进一步大幅度地减少电路面积。
因而，这种显示部95(显示屏)尤其适用于外形及布线间距有限的中小型的高清晰度显示屏(例如液晶屏)，能取得更佳的效果(屏幕小型化，同时还能高品质显示)。
还有，上述实施形态中，是对使移位寄存器70的各输出级的1个输出级(SiR55...)与3个采样开关SWR37...(3根源极线SR1...)相对应的示例进行了说明，但不仅限于此。
例如，也能使移位寄存器70的各输出级的1个输出级(SiR55...)与两个采样开关相对应。这种情况下，也可以各组配两根源极线，信号线为4根。
另外，虽然是将与各源极线(SR1、SG2、SB3、...)对应的颜色按R、G、B排序，但不限于此。例如也可以让各源极线SR1、SG2、SB3、与G、R、B...相对应。对于位于各组(Gr54...)的扫描方向的端部的源极线(SB3、SB9...)，最好其对应的颜色选B(蓝色)，但也并不限于此。
还有，本发明的信号电路中，也可以采用各组配1根源极线(数据线)、信号线(信号源)为两根的结构。
即，是这样一种的信号电路也可以这样构成，它包括两根信号线(两个信号源)、从这些信号线提供信号的多根源极线(数据线)、及驱动该源极线(数据线)的驱动手段，上述多条数据线分成多组，各组中包括1条数据线，同时还将互相相邻的两组作为1个块(包括两根源极线)，在同一时刻从上述信号源将信号供给分别属于由所述驱动手段选好的各组的源极线，在所述信号电路中所述驱动手段关于选择属于由1个块及其相邻的块组成的块组的各个组，是在奇数帧期间(第1规定期间)同时选择属于上述块的组，接着同时选择属于相邻块的组，在此后的偶数帧期间(第2规定期间)中从位于上述块组的端部的组开始依次逐组进行选择下去，还同时选择虽然属于互相不同的块但是是互相相邻的组，对于剩余的组继续再一组一组地选择下去。
这种构成中，1个块中包含的两个组(两根源极线)的每一根分别与两根信号线的每一根对应。然后，在奇数帧期间(第1规定期间)同时选择属于上述块的两个组(两根源极线)，接着同时选择属于相邻块的两个组(两根源极线)，在此后的偶数帧期间(第2规定期间)，最初选择位于所述块组(包括4个组)的端部的1个组(位于块的端部的1根源极线)，接着再此后的(沿扫描方向的)两个组(两根源极线)、此后的1个组(1根源极线)那样地依次选择下去。
该构成中，最好上述驱动手段有具备各输出级的移位寄存器、及配备在各源极线上的采样开关。这时，也能使移位寄存器的1个输出级与1个采样开关(1根源极线)相对应。
还有，本实施形态中，因假设来自信号线(SLRa49...)的信号为模拟信号，所以最好在奇数帧中使b系统(SLRb52...)的信号延迟1个时钟从信号源一侧输出。这一点，在将来液晶显示装置内安装D/A变换器，变成能接收数字的图像信号时，通过设置DFF，从而能方便地将进行延迟1个时钟的延迟处理的电路装入驱动器内。
还有，本发明的液晶显示装置为具有将两个系统(a系统及b系统)的图像信号分别独立输入的图像信号线(SLRa49...、SLRb52...)、并对像素(晶体管TR25～TB36及像素电容PR13～PR24)配置成矩阵状的像素部(显示部)95每一行以像素为单位依次进行驱动的点依次驱动方式的液晶显示装置，其特征在于，对于像素的每一布线的每一条信号线，具有连接在两个系统的图像信号线之间的采样开关组(SWR37～SWR48)，该采样开关组(SWR37～SWR48)中，在同一时刻采样的采样开关(SWR37～SWR48)的组合具有根据显示帧次序(奇数帧及偶数帧)进行移位驱动的驱动手段(同步信号生成电路77及移位寄存器等)。
本发明并不限于上述各实施形态，能在权利要求的范围内作各种变更，对于将不同的实施形态中所分别揭示的技术手段作适当的组合而得到的实施形态也包括在本发明的技术范围内。
如上所述，本发明的信号电路包括多个信号源、从该信号源给出信号的多条数据线、及驱动该数据线的驱动手段，所述数据线分成多组，各组至少有1根数据线，同时互相相邻的多个组为1个块，在同一时刻从上述信号源将信号分别供给属于由所述驱动手段选择的组的各数据线，在所述信号电路中，其特征在于，其构成为上述驱动手段关于选择属于由任意的块及其相邻的块组成的块组的各组，是在第1规定时间同时选择属于上述任意的块的组，接着同时选择属于相邻块的组，在此后的第2规定期间中，从位于上述块组端部的组开始依次逐组选择下去，同时选择虽然属于互相不同的组但是互相之间相邻的组，对于余下的组继续再逐组地依次选择下去。
根据上述构成，在第1规定期间，各块的终端组的终端数据线上产生电位变动。接着，在第2规定期间中，除各块的终端组外的各组的终端数据线上产生电位变动。
因而，如将第1规定期间及第2规定期间组合在一起看作一个期间(例如奇数帧及偶数帧)，则在该期间中，各组的终端数据线的每一根线都均等地产生电位变动。
其结果，例如在将上述数据线用于把信号电位写入显示装置的各像素用的源极线时，能避免经过两个期间集中在特定的组的终端数据线上产生电位变动、从而每数根数据线(数个像素)凸现出竖条线状的显示不均匀的现有弊病。由此，在整个画面上显示不均匀就不显眼(不容易看出)，能改进显示品质。
另外，本发明的信号电路中，最好作为上述的多个信号源，包括属于第1信号系统的红、绿、蓝的3根信号线和属于第2信号系统的红、绿、蓝的3根信号线，上述的块各有包括3根数据线在内的两个组，属于其中一个组的各数据线对应上述第1信号系统的各信号线，属于其中另一个组的各数据线对应上述第2信号系统的各信号线，同时位于各组的扫描方向一侧的端部的数据线对应蓝的信号线。
上述构成中，当选择各组时，就将来自各数据线对应的各信号线(红、绿、蓝)的信号同时给各组中包含的3根数据线。即，如选择一组，则能将信号同时写入1个像素，另外，如选择两组，则能将信号同时写入两个像素。由此，能大幅降低一个水平期间(扫描所有的数据线所要的期间)的频率。再因同时将信号写入多根数据线(以组为单位)，故能简化选择各组的上述驱动手段的电路构成(移位寄存器等)。
另外，通过使电位发生变动的、各组的终端数据线(位于扫描方向一侧端部的数据线)与电位变动引起的亮度变化为最小的蓝色相对应，例如在将上述数据线用于设在显示装置的各像素(像素电极)的源极线时，能抑制(变淡)因上述电位变动引发的终端数据线(源极线)的自身显示不均匀的现象。
另外，本发明的信号电路中，最好上述数据线为与显示装置的像素对应设置的源极线，上述第1规定期间为奇数帧期间，第2规定期间为偶数帧期间。
首先，所谓帧期间为将显示装置整幅画面改写一次所需时间。即第1、3、5...次的画面改写期间为奇数帧期间，第2、4、6...次的画面改写期间为偶数帧期间。
根据上述构成，将奇数帧期间和偶数帧期间组合在一起看作1个期间(例如第1次～第2次改写期间)，则在该期间中，各组的终端数据线的每一根线都均等地受到电位变动的影响。
其结果，例如在将所述数据线用于设在显示装置的各像素的源极线时，能避免集中特定的组的数据线产生电位变动、从而在每数根数据线(数个像素)就凸现出竖条纹状的显示不均匀的弊病。即，能不容易看出上述显示不均匀。
另外，本发明的显示装置的特征在于采用上述的信号电路。
另外，为了解决上述的问题，本发明的数据线驱动方法是为了向多根数据线提供来自信号源的信号，将上述数据线分成多组，各组至少配1根数据线，同时还将互相相邻的多个组作为一个块，在同一时刻从所述信号源将信号分别供给属于任意选择的组的数据线，在所述数据线驱动方法中，其特征在于，在第1规定期间同时选择属于上述任意的块的组，接着选择属于相邻块的组，在此后的第2规定期间，从位于所述块组的一端部的组开始依次逐组选择下去，同时还选择互相之间虽然属于不同的组但是相邻的组，对于余下的组继续再次一组一组地依次选择下去。
本发明在工业上的实用性如以下所述。即，本发明的信号电路及利用该电路的液晶显示装置能在将信号线(信号源)来的信号写入多根源极线(数据线)之际，使因源极线之间的寄生电容所引起的源极线的电位变动作为两帧的平均在整个画面均匀变化。因而，例如，能用于将来自源极驱动器的信号电位写入与各像素对应设置的多根源极线那样的显示装置(例如液晶显示装置)。特别是在用于外形及布线间隔有限制的中小型高清晰度显示装置(显示屏)，可以说更加有效。
还有，本发明的详细说明项中所述的具体实施形态或实施例，归根结底是为了阐明本发明的技术内容，不应囿于所述的具体示例而狭义地进行解释，在本发明的精神和后述的权利要求的范围内可以作各种变更并实施。
权利要求
1.一种信号电路，其特征在于，包括多个信号源、从该信号源给出信号的多根数据线、及驱动该数据线的驱动电路，将所述数据线分成多组，各组中至少有1根数据线，同时还将互相相邻的多个组看成1个块，在同一时刻从所述信号源将信号分别供给属于由所述驱动电路选好的组的数据线，在所述信号电路中，所述信号驱动电路的构成为，关于选择属于由任意的块及具相邻块组成的块组的各组，是在第1规定期间同时选择属于所述任意的块的组，接着同时选择属于相邻块的组，然后在第2规定期间从位于所述块组的端部的组开始依次逐组选择下去，还同时选择虽属互相不同的块但相邻的组，余下的组继续再逐组地依次选择下去。
2.如权利要求1所述的信号电路，其特征在于，作为所述多个信号源具有属于第1信号系统的红、绿、蓝的3根信号线和属于第2信号系统的红、绿、蓝的3根信号线，所述块具有各包括3根数据线的两个组，属于其中一个组的各数据线对应所述第1信号系统的各信号线，属于其中另一组的各数据线对应所述第2信号系统的各信号线，同时位于各组的扫描方向一侧的端部的数据线对应蓝的信号线。
3.如权利要求1所述的信号电路，其特征在于，所述数据线为与显示装置的像素对应设置的源极线，所述第1规定期间为奇数帧期间，第2规定期间为偶数帧期间。
4.一种显示装置，其特征在于，采用如权利要求1所述的信号电路。
5.一种信号电路，其特征在于，包括从第1信号源至第6信号源的6个信号源、每3根为一组同时每相邻的两组编成一块的多根源极线、及选择各源极线的驱动电路，对于包括第1至第3源极线的第1组及包括第4至第6源极线的第2组以及包括第7至第9源极线的第3组及包括第10至第12源极线的第4组，在将第1、第2组作为第1块、第2、第3组作为第2块时，第1至第3源极线各接所述第1至第3信号源，所述第4至第6源极线各接第4至第6信号源，第7至第9源极线各接所述第1至第3信号源，所述第10至第12源极线各接第4至第6信号源，变成从连接该源极线的信号源将信号供给所述驱动电路选好的源极线，所述驱动电路在第1规定期间同时连接属于所述第1块的第1至第6源极线，接着同时选择属于第2块的第7至第12数据线，在此后的第2规定期间中，同时选择属于所述第1组的第1至第3源极线，然后同时选择属于所述第2及第3组的第4至第9源极线，然后同时选择属于所述第4组的第10至第12源极线。
6.如权利要求5所述的信号电路，其特征在于，所述源极线与显示装置的像素对应设置，所述第1、第4信号源为红色的信号源，所述第2、第5信号源为绿色的信号源，所述第3、第6信号源为蓝色的信号源。
7.如权利要求5所述的信号电路，其特征在于，所述源极线与显示装置的像素对应设置，所述第1、第4信号源为绿色的信号源，所述第2、第5信号源为红色的信号源，所述第3、第6信号源为蓝色的信号源。
8.如权利要求5所述的信号电路，其特征在于，所述源极线与显示装置的像素对应设置，所述第1规定期间为奇数帧期间，第2规定期间为偶数帧期间。
9.一种显示装置，其特征在于，包括如权利要求5所述的信号电路。
10.一种数据线的驱动方法，其特征在于，该方法为了将来自信号源的信号供给多根数据线，将所述数据线分成多组，各组至少配1根数据线，同时将互相相邻的多个组作为一块，在同一时刻将所述信号源来的信号分别供给属于任意选好的组的数据线，在所述驱动方法中，关于选择属于由任意的块及其相邻的块组成的块组的各组，是在第1规定期间同时选择属于所述任意的块的组，接着同时选择属于相邻的块的组，在此后的第2规定期间中，从位于所述块组的端部位置的组开始逐组依次选择下去，还同时选择虽属于互相不同的块但相邻的组，对余下的组继续再逐组地依次选择下去。
11.一种数据线的驱动方法，其特征在于，为了对每3根为一组、同时每相邻的两组编成1块的多根数据线供给信号，对于包括第1至第3数据线的第1组及包括第4至第6数据线的第2组以及包括第7至第9数据线的第3组及包括第10至第12数据线的第4组，将所述第1及第2组作为第1块，将所述第2及第3组作为第2块，在第1规定期间，同时选择属于所述第1块的第1至第6数据线，接着同时选择属于所述第2块的第7至第12数据线，在此后的第2规定期间中，同时选择属于所述第1组的第1至第3数据线，然后同时选择属于所述第2及第3组的第4至第9数据线，然后同时选择属于所述第4组的第10至第12数据线。
全文摘要
本发明的信号电路包括多根信号线、多根源极线、及驱动电路(移位寄存器等)，其构成为所述多根源极线分成多组，各组有3根源极线，同时互相相邻的两个组作为1个块，所述驱动电路关于选择属于由任意的块及其相邻的块组成的块组的各组，是在奇数帧期间中，同时选择属于所述任意的块的组，然后同时选择属于相邻的块的组，在此后的偶数帧期间中，从位于所述块组的端部的组开始依次逐组选择下去，还同时选择互相虽属不同的块但相邻的组，对余下的组继续再逐组选择下去。通过这样，能使因源极线间的寄生电容引发的竖条纹状的显示不均匀变得不显眼。
文档编号G09G3/20GK1622150SQ20041009820
公开日2005年6月1日 申请日期2004年11月29日 优先权日2003年11月28日
发明者津田拓也, 笹川真希 申请人:夏普株式会社