专利名称：处理信号的装置和方法
技术领域：
本发明涉及一种处理信号的装置和方法。
背景技术：
通常，液晶显示器(LCD)包括一对面板，该面板包含多个像素电极、公共电极以及插入在两面板间的液晶(LC)层，并具有介电各向异性(dielectricanisotropy)。像素电极以矩阵排布并和例如薄膜晶体管(TFT)的开关元件连接。通过TFT逐行向像素电极提供数据电压。公共电极位于(range over)面板的整个表面上并提供有公共电压。沿其间布置了LC层的像素电极和公共电极在电路图中构成LC电容器，而LC电容器和开关元件是构成像素的基本元件。
通过将电压施加到电极上，LCD在LC层中产生电场，并通过控制电场强度以改变入射在LC层上的光的透射率来获得期望的图像。这时，为了防止由于长时间施加单向性电场等对液晶的破坏，数据电压相对于公共电压的极性在帧、行或点的单元中周期性地被翻转。
LCD日益用于显示运动图像，而液晶的慢响应时间受到注意。特别地，显示设备的尺寸和分辨率的增加严重需要响应时间的改善。
详细地说，液晶的慢响应时间使得需要花时间来让像素达到期望的亮度。获得期望的亮度所需的时间取决于在为了给予期望亮度的目标电压和跨过像素的LC电容器的预先充电电压之间的差值。如果该电压差很大，那么像素可能在给予的时间中无法达到期望的亮度。
为了解决这个问题，提出了在不改变液晶本身特性的情况下来改善响应时间的动态电容补偿(DCC)。DDC向LC电容器施加一个比目标电压还高的电压以减少为了达到期望亮度需要的时间。
在对连续的两或三帧之间的图像数据进行比较之后，DCC产生修改后的图像数据，因而它需要至少一个帧存储器来用于存储帧的图像数据。
但是，帧存储器增加了生产成本和控制板的面积。
发明内容
本发明提供了一种处理信号的装置，其包括帧存储器，用于存储两帧数据；以及信号处理单元，用于在一行数据的输入期间将两行数据写入到帧存储器中或从帧存储器中读取两行数据。
写入和读取可以是交替的。
信号处理单元可以包括写入行存储器和读取行存储器，并且信号处理单元将来自外部设备的输入数据写入到写入行存储器中并将来自帧存储器的存储数据写入到读取行存储器中。
信号处理单元可以把来自写入行存储器的图像数据写入到帧存储器。
输入数据可以是用于当前帧的数据而存储数据可以是用于先前帧的数据。
写入行存储器和读取行存储器可以包括FIFO或双端RAM。
信号处理单元可以在输入当前帧的奇数行数据的过程中把当前帧的奇数行数据写入到写入行存储器中和把存储在帧存储器中的先前帧的奇数和偶数行数据写入到读取行存储器中，并且信号处理单元可以在输入当前帧的偶数行数据的过程中把当前帧的偶数行数据写入到写入行存储器中和把存储在读取行存储器中的当前帧的奇数和偶数行数据写入到帧存储器中。
信号处理单元可以将存储在写入行存储器中的当前帧的数据和存储在读取行存储器中的先前帧的数据相比较，并且可以基于该比较来修改当前帧的数据。
帧存储器在一个时钟可以接收和输出两个数据。
帧存储器可以包括DDR SDRAM。
信号处理单元可以变换输入数据的位数和操作频率，并且可以将变换的数据存入帧存储器中。
所变换的数据的位数可以等于32位。
显示设备可以包括上述的装置。
本发明提供了一种处理信号的方法，其包括接收来自外部设备的输入数据；在输入一行输入数据的过程中将两行输入数据写入到帧存储器中；以及在输入一行输入数据的过程中从帧存储器中读取两行的存储数据。
所述输入数据可以是当前帧的数据以及所述存储数据是先前帧的数据。
写入和读取可以交替进行。
该方法可以还包括比较当前帧的数据和先前帧的数据；以及基于该比较来修改当前帧的数据。
该方法还包括变换输入数据的位数和操作频率；以及将所变换的数据写入到帧存储器中。
通过参考附图来对本发明的实施例进行详细描述，本发明将会变得更清楚，其中图1是根据本发明的一个实施例的LCD的方块图；图2是根据本发明的一个实施例的LCD的像素的等效电路图；图3是根据本发明的一个实施例的信号处理设备40的方块图；图4说明图3中示出的输入到信号处理单元的输入信号的示例性波形；图5说明来自数据转换器的输出信号的示例性波形；图6说明来自行存储器和数据输出块的输出信号的示例性波形；图7A-7C说明图3中示出的用于信号处理单元和帧存储器的信号的另一示例性波形；图8说明来自数据转换器的输出信号的另一示例性波形；图9说明来自行存储器和帧存储器的输出信号的另一示例性波形；和图10说明在输入第N个帧的图像数据的过程中信号处理单元的操作的例子。
具体实施例方式
现在将在下文中参考附图来对本发明做出更详细的描述，其中显示了本发明的优选实施例。但是，本发明可以按很多不同形式来实施，并且不应该被解释为限制在这里阐述的实施例的范围内。
在图中，为清楚起见而放大了层的厚度和区域。全文中相同的标号表示相同的部件。可以理解当表示例如层、区域或基板的部件被称为在“on”另一部件上时，它可以是直接在另一部件上，或者也可以存在插入部件(inverteningelement)。相反地，当指出一部件“直接在另一部件上”时，就不存在插入部件。
现在，将参考附图对根据本发明实施例的信号处理装置和方法以及包括该信号处理装置的显示设备进行详细的描述。
将参考图1和2对根据本发明实施例的LCD进行详细描述。
图1是根据本发明实施例的LCD的方块图，和图2是根据本发明实施例的LCD像素的等效电路图。
参考图1，根据本实施例的LCD包括LC面板组件300、连接到面板组件300的栅极驱动器400和数据驱动器500、连接到数据驱动器500的灰度电压产生器800、和控制上述部件的信号控制器600。
在电路图中，面板组件300包括多条显示信号线G1-Gn和D1-Dm以及连接到那里并基本上按矩阵排布的多个像素。
显示信号线G1-Gn和D1-Dm包括多条传输栅极信号(也称为“扫描信号”)的栅极线G1-Gn，和多条传输数据信号的数据线D1-Dm。栅极线G1-Gn基本上在行方向上基本相互平行地延伸，而数据线D1-Dm基本上在列方向上基本相互平行地延伸。
每个像素包括连接到信号线G1-Gn和数据线D1-Dm的开关部件Q，和连接到开关部件Q的LC电容器CLC和存储电容器CST。如果不是必需的就可以把存储电容器CST忽略。
开关部件Q被提供在下面板100上，该开关部件具有三个端子连接到栅极线G1-Gn之一的控制端；连接到数据线D1-Dm之一的输入端；和连接到LC电容器CLC和存储电容器CST的输出端。
LC电容器CLC包括作为两端的提供在下面板100上的像素电极190和提供在上面板200上的公共电极270。设置在两电极190和270之间的LC层3起LC电容器CLC的电介质(dielectric)的作用。把像素电极190连接到开关部件Q，和把公共电极270连接到公共电压Vcom上并覆盖上面板200的整个表面。和图2不同，可以把公共电极270提供在下面板100上，并且电极190和270可以都是条形或带状的。
通过像素电极190和提供在下面板100上的独立线(未示出)的交叠(overlap)来定义存储电容器CST并向其提供例如公共电压Vcom的预定电压。或者，也可通过像素电极190和其前一栅极线Gi-1经绝缘体的堆叠来定义存储电容器。
对于彩色显示器，每个像素可以通过在对应于像素电极190的区域中提供多个红、绿和蓝色彩色滤色器230之一来表示其自己的颜色。把在图2中所示的彩色滤色器230提供在上面板200的相关区域中。可选地，可以把彩色滤色器230提供在下面板100上的像素电极190上方或下方。
把一个或多个偏振器(未示出)附在面板100和200的至少一个上来对光进行偏振。
再次参考图1，灰度电压产生器800产生两组关于像素透射率的多个灰度电压。在一组中的灰度电压具有相对于公共电压Vcom为正的极性，而在另一组中的那些灰度电压具有相对于公共电压Vcom为负的极性。
把栅极驱动器400连接到面板组件300的栅极线G1-Gn，并把来自外部设备的栅极信号施加到栅极线G1-Gn。该栅极信号是栅极导通电压Von和栅极关断电压Voff的组合。
数据驱动器500被连接到面板组件300的数据线D1-Dm并从灰度电压产生器800中选出灰度电压作为数据信号施加到数据线D1-Dm上。
栅极驱动器400或数据驱动器500可以包括多个驱动器集成电路(IC)，把这些集成电路直接装配到面板组件300上或安装到柔性印刷电路薄膜上以形成附加到面板组件300的带状载体封装(tape carrier package)。或者，可以把栅极驱动器400或数据驱动器500集成到面板组件中。
信号控制器600控制栅极驱动器400，数据驱动器500等。
接下来，将详细描述LCD的操作。
从外部图形控制器(未示出)向信号控制器600提供R、G和B输入图像信号和用于控制其显示的输入控制信号，例如垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK，数据使能信号DE，等。信号控制器600基于面板组件300的操作环境改变输入图像信号R、G和B并为数据驱动器500提供修改后的图像信号R′、G′和B′。而且，信号控制器600基于输入图像信号和输入控制信号产生多个栅极控制信号CONT1和数据控制信号CONT2，并且它为栅极驱动器400提供栅极控制信号CONT1和为数据驱动器500提供数据控制信号CONT2。
栅极控制信号CONT1包括用于指示栅极导通电压Von扫描开始的扫描起始信号STV，和用于控制栅极导通电压Von的输出定时的至少一个时钟信号。
数据控制信号CONT2包括用于通知像素行数据传输的水平同步起始信号STH，用于指示将数据电压施加到数据线D1-Dm的载荷信号LOAD或TP，用于翻转数据电压(相对于公共电压Vcom)极性的翻转控制信号RVS和数据时钟信号HCLK。
数据驱动器500从信号控制器600接收用于像素行的图像数据R′、G′和B′的信息包。数据驱动器500把图像数据R′、G′和B′转换成从灰度电压产生器800的灰度电压中选出的模拟数据电压，并响应于来自信号控制器600的数据控制信号CONT2把该数据电压施加到数据线D1-Dm。
响应于来自信号控制器600的栅极控制信号CONT1，栅极驱动器400把栅极导通电压Von施加到栅极线G1-Gn，由此是连接其上的开关部件Q导通。通过导通的开关部件Q把施加到数据线D1-Dm的数据电压施加到相应的像素。
通过重复以水平周期(其也表示为“1H”并且等于一个水平同步信号Hsync和数据使能信号DE的周期)为单位的这一过程，在一帧内对所有的栅极线G1-Gn都依次施加栅极导通电压Von，由此向所有的像素提供数据电压。当结束一帧后开始下一帧时，控制施加到数据驱动器500的翻转控制信号RVS使得数据电压的极性翻转(这里称为“帧翻转”)。也可以控制翻转控制信号RVS使得在一帧内流过一条数据线的数据电压的极性翻转(例如，行翻转和点翻转)，或者翻转在一信息包中的数据电压的极性(例如，列翻转和点翻转)。
现在，将对可用在上述LCD中的信号处理装置进行详细描述。
图3是根据本发明一实施例的信号处理装置40的方块图。
如图3所示，根据本发明一实施例的信号处理装置40包括信号处理单元42和连接其上的帧存储器44。信号处理单元42的输入和输出作为信号处理装置40的输入和输出。
信号处理单元42包括数据转换器46，连接到数据转换器46的行存储器47，和连接到行存储器47并具有作为信号处理装置40的输出的数据调节器48。
数据转换器46从外部设备接收用于当前帧(下文中称为“当前图像数据”)的48位图像数据Gn，并把该48位图像数据Gn转换成24位数据。以例如54MHz的第一预定时钟频率传输该48位输入图像数据Gn，并以例如108MHz的第二预定时钟频率传输24位数据Gn。
行存储器47，能以行为单位存储多行的图像数据，存储来自数据转换器46的24位当前数据Gn并将当前图像数据Gn传输到帧存储器44中，并接收和对存储在帧存储器44中的用于先前帧(下文中称为“在前图像数据”)的图像数据Gn-1进行存储。
帧存储器44存储来自行存储器47的当前图像数据Gn并把在前图像数据Gn-1输出到行存储器47。帧存储器44存储当前图像数据Gn和在前图像数据Gn-1。
数据调节器48接收当前图像数据Gn并将其和在前图像数据Gn-1比较并产生要传输到数据驱动器500的关于当前图像数据Gn的调节图像数据G′n。
信号处理装置40作为一个整体或仅作为信号处理单元42可以被整合到信号控制器600内。
参考图4-6，将对在信号处理单元42中图像数据的频率和位数的转换进行更详细的描述。
图4表示在图3中示出的输入信号处理单元的输入信号的示例性波形，图5表示来自数据转换器的输出信号的示例性波形，和图6表示来自行存储器和帧存储器的输出信号的示例性波形。
图4表示输入到信号处理单元42的每个48位输入图像数据R、G和B包含两个24位子数据(data_in[47:24]和data_in[23:0])。数据流(data_in[47:24]和data_in[23:0])和输入时钟CLOCK1同步。在图4中示出的参考标号“2T”指示对应于第一预定频率的周期，它是输入时钟CLOCK1的频率，例如，54MHz。
图5表示由数据转换器46转换的24位数据(data1[23:0])。
可以用多路复用器简单地实现数据转换器46。例如，多路复用器可以在输入时钟CLOCK1的高电平处选择输入数据流(data_in[47:24])和在输入时钟CLOCK1的低电平处选择输入数据流(data_in[23:0])，由此对应于周期“T”在同步于具有频率108MHz的时钟CLOCK2产生数据流(data1[23:0])。
行存储器47接收数据流(data1[23:0])并输出数据流(data2[23:0])。输入到行存储器47和从其输出的数据包含相同的信息，但是它们具有不同的变换周期。
可以通过使用FIFO(先入先出)或双端RAM来实现行存储器47，其具有独立的输入端和输出端，这样可以以不同的时钟频率同步地传输输入数据和输出数据。以FIFO或双端RAM实现的行存储器47需要具有输入时钟CLOCK2两倍频率的输出时钟。
另外，可以通过两个单端RAM和一个多路复用器来实现行存储器47。在这种情况下，输出时钟可以具有和输入时钟CLOCK2相等的频率。
帧存储器44可以包括DDR RAM(双倍数据速率随机访问存储器)。这种也被称为DDR SDRAM(同步动态RAM)的DDR RAM在施加到其上的时钟的上升和下降沿进行读和写。相反的，SDR SDRAM(单一数据速率SDRAM)或者SDRAM只在时钟的上升沿或下降沿进行读或者写。因此，DDR RAM具有SDRAM两倍的速率。换句话说，DDR RAM用于存储给定量的数据所需要的时间是SDRAM的一半。
参考图6，可以分别在时钟CLOCK2的上升沿和下降沿对24位数据流(data2[23:0]进行读写。由于在图5中所示的数据流(data1[23:0])是按一个时钟单位处理的，因此可以用8T的时间来处理8个数据1-8。相反的，由于数据流(data1[23:0])是按半个时钟单位处理的，因此可以用4T的时间来处理在图6中所示的数据流(data2[23:0]的8个数据1-8。因此，DDR SDRAM将数据处理时间减少到了一半，这样在一帧数据的输入过程中可以处理两帧数据。
例如，由于一个像素需要48位的图像数据，因此具有1280×1024个像素的SXGA(超级扩展图形阵列)显示设备一帧需要1280×1024×24＝31457280位的图像数据。如果把24位数据提供到能存储32位数据的帧存储器中，则用于地址的剩下的8位数据存储空间没有被使用，并且存储SXGA显示设备的一帧数据需要的由帧存储器提供的总存储空间等于1280×1024×32＝41943040，这大于数据总位量。结果，128M位的DDR SDRAM能够存储用于SXGA显示设备的两帧数据。
同时，商业上可获得的存储器具有16位或32位数据总线。因此，符合24位的LCD图像数据的使用会降低存储器的效率。也就是说，如果能存储32位数据的32位存储器地址只存储24位数据，剩余的8位数据存储空间就无用。因此，本发明的另一实施例为了有效地使用存储器将图像数据转换为32位图像数据。
参考图7A-9，将更详细地描述在信号处理单元42中图像数据的频率和位数的转换。
图7A-7C表示图3中示出的用于信号处理单元和帧存储器的信号的另一示例性波形，图8表示来自数据转换器的输出信号的另一示例性波形，和图9表示来自行存储器和帧存储器的输出信号的另一示例性波形。
信号处理单元42将在54MHz的时钟频率下传输的48位输入数据转换为32位数据并在81MHz的时钟频率下将32位数据传输到帧存储器44。
图7A表示在图5中所示的每一24位数据流(data1[23:0])包含三个8位子数据(DATA[23:16]、DATA[15:8]和DATA[7:0])。
图7B表示通过数据转换器46从24位图像数据(data1[23:0])转换的32位数据(data[31:24]、data[23:16]和data[15:8]和data[7:0])。具体地，数据转换器46将在第一时钟的三个字数据R1、G1和B1以及在第一时钟的子数据R2合成以产生包含四个子数据R1、G1、B1和R2的第一32位图像数据，并且数据转换器46将该第一32位图像数据存入包含在其中的临时存储空间(未示出)的第一地址中。类似的，数据转换器46将在第二时钟的两个子数据G2和B2以及在第三时钟的两个子数据R3和G3合成以产生包含四个子数据G2、B2、R3和G3的第二32位图像数据，并且数据转换器46将该第二32位图像数据存入临时存储空间的第二地址中。同样的，将在第三时钟的子数据B3和三个在第四时钟的子数据R4、G4和B4合成以形成包含四个子数据B3、R4、G4和B4的第三32位图像数据，用两个时钟的时间将该数据存入临时存储空间的第三地址中。在四个时钟(或4T)过程中，从数据转换器46输出的32位输出图像数据R1-B4的数目等于输入到数据转换器46中的48位输入图像数据R1-B4的数目。以这样的方法，将输入数据转换成要存入临时存储空间的32位数据。临时存储空间可以包括上述FIFO或双端RAM。
如上所述，临时存储空间的输出时钟频率等于对应于4T/3的81MHz。图7C表示三个32位图像数据R1-B4同步于81MHz从临时存储空间中输出。
图8表示数据转换器46的输出数据流，该数据流和在图7C中所示的图像数据等效。用8T的时间输入的六个32位图像数据1′-6′等效于在图5中所示的用相同时间的8个24位数据1-8。
行存储器47接收在图8中所示的数据流(DATA3[31:0])并输出在图9中所示的数据流(data4[31:0])。也可以通过FIFO或双端RAM或者通过两个单端RAM和多路复用器来实现行存储器47。在这种情况下，输出时钟可以具有和输入时钟CLOCK2相等的频率。
帧存储器44也可以包括DDR RAM。参考图9，可以分别在时钟信号CLOCK3的上升和下降沿读和写数据流。由于可以以半个时钟为单位进行数据流的读和写，所以数据处理时间减少到一半，这样在一帧数据的输入过程中可以处理两帧数据。
例如，具有1920×1200像素的WUXGA显示设备需要用于一帧的1920×1200×24＝55296000位的图像数据。由于将32位数据提供到存储能力为32位数据的帧存储器44中，所以有效地使用了帧存储器44。因此，128M位DDR SDRAM可以存储两帧用于WUXGA显示设备的数据。
上述临时存储空间可以包含在行存储器47或可以是行存储器47本身。
将参考图10详细描述数据调节器读和写在前和当前图像数据的操作。
图10表示在输入第N帧图像数据的过程中信号处理单元操作的例子。
假设根据本实施例的LCD包括多个像素行，例如，m个像素行。用D(N)表示在如图6和9所示的位数和时钟频率的转换之后的第N帧图像数据，并用D(N)i表示在第N帧图像数据中的用于第i像素行(下文中称为“第i行数据”)的图像数据。
参考图10，在1H中信号处理单元42处理用于两像素行(下文中称为“两行图像数据”)的转换图像数据。例如，信号处理单元42为帧存储器44读或写该两行图像数据。
在第一行数据D(N)1的输入下，信号处理单元42将第一行数据D(N)1存入行存储器47，且信号处理单元42从帧存储器44读出先前帧的第一和第二行数据D(N)1和D(N)2，并把它们存入行存储器47。
在第二行数据D(N)2的输入下，信号处理单元42将来自行存储器47的D(N)1写入帧存储器44，并把D(N)2存入行存储器47并将D(N)2写入帧存储器44。同时，信号处理单元42在把D(N-1)1和D(N-1)1从行存储器47中读出之后将两者相比，并产生调节图像数据。
在第三行数据D(N)3的输入下，信号处理单元42将D(N)3存入行存储器47并从帧存储器44中读出第三和第四行数据D(N-1)3和先前帧的D(N-1)4并将它们存入行存储器47。此外，信号处理单元42在把D(N-1)2和D(N-1)2从行存储器47中读出之后将两者相比，并产生调节图像数据。
在第四行数据D(N)4的输入下，信号处理单元42将来自行存储器47的D(N)3写入帧存储器44，并将D(N)4存入行存储器47并把D(N)4写入帧存储器44。同时，信号处理单元42在把D(N-1)3和D(N-1)4从行存储器47中读出之后将两者相比，并产生调节图像数据。
信号处理单元42为来自第五像素行和第m像素行的图像数据重复该操作。
由于帧存储器44以两帧单位存储来自行存储器47的图像数据，所以下一帧的图像数据会取代先前帧的图像数据而不是当前帧的图像数据，其中先前帧和当前帧的图像数据存储在帧存储器44中，帧存储器44存储先前帧和当前帧的图像数据。
以这种方法，信号处理单元42将D(N)写入帧存储器44并从帧存储器44中读出D(N-1)并在比较D(N)和D(N-1)后产生调节图像数据。结果，可以通过仅使用一个帧存储器来处理当前图像数据D(N)和在前图像数据D(N-1)。
如上所述，将DDR SDRAM作为帧存储器的使用和对位数以及时钟频率的转换使得仅使用一个帧存储器可以存储两帧数据，并减少帧存储器所占面积和生产成本。
尽管上文中已经详细描述了本发明的优选实施例，但是可以清楚地理解，对于本领域技术人员，在此教导的本发明基本概念的许多变化和/或修改都仍会落入在所附带的权利要求中定义的本发明的精神和范围之内。
权利要求
1.一种处理信号的装置，该装置包括帧存储器，用于存储两帧数据；以及信号处理单元，用于在一行数据的输入期间将两行数据写入到帧存储器中或从帧存储器中读取两行数据。
2.根据权利要求1的装置，其中，写入和读取是交替进行的。
3.根据权利要求2的装置，其中，信号处理单元包括写入行存储器和读取行存储器，以及信号处理单元将来自外部设备的输入数据写入到写入行存储器并将来自帧存储器的存储数据写入到读取行存储器。
4.根据权利要求3的装置，其中，信号处理单元将来自写入行存储器的图像数据写入到帧存储器。
5.根据权利要求4的装置，其中，所述输入数据是用于当前帧的数据以及所述存储数据是用于先前帧的数据。
6.根据权利要求5的装置，其中，写入行存储器和读取行存储器包括FIFO或双端RAM。
7.根据权利要求6的装置，其中，信号处理单元在输入当前帧的奇数行数据的过程中将当前帧的奇数行数据写入到写入行存储器中和将存储在帧存储器中的先前帧的奇数和偶数行数据写入到读取行存储器中，以及信号处理单元在输入当前帧的偶数行数据的过程中将当前帧的偶数行数据写入到写入行存储器中和将存储在读取行存储器中的当前帧的奇数和偶数行数据写入到帧存储器中。
8.根据权利要求7的装置，其中，信号处理单元将存储在写入行存储器中的当前帧的数据和存储在读取行存储器中的先前帧的数据相比较，并基于该比较来修改当前帧的数据。
9.根据权利要求8的装置，其中，帧存储器在一个时钟接收和输出两个数据。
10.根据权利要求9的装置，其中，帧存储器包括DDR SDRAM。
11.根据权利要求2的装置，其中，信号处理单元变换输入数据的位数和操作频率，并将所变换的数据存入进帧存储器中。
12.根据权利要求11的装置，其中，所变换的数据的位数等于32位。
13.一种包括权利要求1的装置的显示设备。
14.一种处理信号的方法，该方法包括从外部设备接收输入数据；在输入一行输入数据的过程中将两行输入数据写入到帧存储器中；以及在输入一行输入数据的过程中从帧存储器中读取两行的存储数据。
15.根据权利要求14的方法，其中，所述输入数据是当前帧的数据以及所述存储数据是先前帧的数据。
16.根据权利要求15的方法，其中，写入和读取是交替进行的。
17.根据权利要求16的方法，还包括将当前帧的数据和先前帧的数据进行比较；以及基于该比较来修改当前帧的数据。
18.根据权利要求17的方法，还包括变换输入数据的位数和操作频率；以及将所变换的数据写入到帧存储器中。
全文摘要
本发明提供一种处理信号的装置，该装置包括帧存储器，用于存储两帧数据；以及信号处理单元，用于在一行数据的输入期间将两行数据写入到帧存储器中或从帧存储器中读取两行数据。
文档编号G09G3/20GK1645464SQ200410103
公开日2005年7月27日 申请日期2004年11月26日 优先权日2003年11月26日
发明者权秀观 申请人:三星电子株式会社