专利名称：显示装置的制作方法
技术领域：
本申请涉及一种显示装置，尤其是，涉及一种具有减少了连接在定时控制器和多个源极驱动器之间的总线数量的显示装置。
背景技术：
图1是薄膜晶体管液晶显示器10(以下为“TFT-LCD”)的框图。参照图1，TFT-LCD 10包括显示面板12、源极驱动器模块14、栅极驱动器模块16、定时控制器18、和电源20。
显示面板12包括多个数据线S1至SN，、多个扫描线或栅极线G1至GM、和多个像素电极(未示出)。N和M是大于1的整数。
薄膜晶体管(TFT)可连接在数据线和像素电极之间。TFT的栅极线连接到扫描线，TFT的源极电极连接到数据线，和它的漏极电极连接到像素电极。
源极驱动器模块14包括多个源极驱动器(未示出)。当将从定时控制器18输出的显示数据以及由电源20产生的至少一个电压施加到源极驱动器模块14上时，源极驱动器模块14驱动显示面板12的数据线S1至SN。显示数据包括DATA和控制信号，诸如时钟信号CLK、数据开始信号DIO、负载信号LOAD、以及极性控制信号POL。
当把水平同步信号、垂直同步信号、和显示数据DATA输入到定时控制器18时，定时控制器18产生信号CLK、DIO、DATA、LOAD、和POL，并通过对应的总线21、22、23、24、和25将信号CLK、DIO、DATA、LOAD、和POL输出到源极驱动器模块14。
图2是说明图1的TFT-LCD的操作的时序图。参考图1和2，把时钟信号CLK通过总线21传送到源极驱动器模块14。把数据开始信号DIO通过总线22传送到源极驱动器模块14。把显示数据DATA通过总线23传送到源极驱动器模块14，其中总线23具有多个数据线D00到Dxx(xx是大于或等于1的整数)。把负载信号LOAD通过总线24传送到源极驱动器模块14。把极性控制信号POL通过总线25传送到源极驱动器模块14。
可以把数据反转信号INV通过连接在定时控制器18和源极驱动器模块14之间的总线(未示出)传送到源极驱动器模块14。
也可以把时钟信号CLK称为点时钟信号。数据开始信号DIO表示开始产生显示数据DATA的点，显示数据DATA也称之为ROB数据。
在数据开始信号DIO从逻辑低向逻辑高变换之后，源极驱动器模块14的数据锁存器或寄存器(未示出)与输入时钟信号CLK的上升沿和下降沿同步地来接收和存储显示数据DATA。
在把数据信号DATA完全存储在数据锁存器或寄存器之后，把负载信号LOAD激活，或变高。源极驱动器模块14把存储在数据锁存器中的数字显示数据DATA转换为模拟显示数据DATA。响应于激活的负载信号LOAD，源极驱动器模块14把已转换的模拟显示数据DATA输出到显示面板12的数据线S1至SN，以便驱动数据线S1至SN。
输出到数据线S1至SN的显示数据DATA的极性是由极性控制信号POL确定的。数据反转信号INV用来反转显示数据DATA。
栅极驱动器模块16包括多个栅极驱动器(未示出)。当将从定时控制器18输出的控制信号CLK、DIO、LOAD、和POL和从电源20提供的至少一个电压施加到栅极驱动器模块16上时，栅极驱动器模块16连续地驱动显示面板12的扫描线G1至GM。
定时控制器18控制由主机(未示出)设置的源极驱动器模块14、栅极驱动器模块16、和电源20的操作。
电源20产生用于驱动显示面板12的电压和各种电压，诸如灰度级电压，并把产生的电压施加到显示面板12、源极驱动器模块14和栅极驱动器模块16上。
参考图1和2，把总线21、22、23、24、和25连接在定时控制器18和源极驱动器模块14之间，以便将显示数据DATA输入到显示面板12，其中通过总线21、22、23、24、和25把信号CLK、DIO、DATA、LOAD、和POL传送到源极驱动器模块14。
但是，定时控制器和源极驱动器模块之间的总线的安装增加了由布线所使用的面积并导致了显示装置消耗电流。此外，总线可产生电磁干扰(EMI)。
发明内容
根据本发明的一个实施例，一种显示装置包括第一总线，用于将从定时控制器输出的时钟信号发送到源极驱动器；第二总线，用于将从定时控制器输出的第一操作控制信号发送到源极驱动器；以及数据总线，具有用于将从定时控制器输出的显示数据发送到源极驱动器的多条数据线。在预定的时间周期中，定时控制器通过第二总线和多条数据线中的至少一条将用于控制源极驱动器的控制信号输出到源极驱动器。
在预定的时间周期中，定时控制器通过多条数据线中的第一数据线将第二操作控制信号输出到源极驱动器，其中第二操作控制信号的逻辑电平保持得等于第一操作控制信号的逻辑电平。响应于第一和第二操作控制信号，源极驱动器锁存显示数据。
在预定的时间周期中，定时控制器通过多条数据线中的第二数据线将极性控制信号输出到源极驱动器，并且响应于极性控制信号，源极驱动器控制要输出的显示数据的极性。
在预定的时间周期中，定时控制器通过多条数据线中的第一数据线将第二操作控制信号输出到源极驱动器，其中第二操作控制信号的逻辑电平保持得不同于第一操作控制信号的逻辑电平。响应于极性控制信号以及第一和第二操作控制信号，源极驱动器输出显示数据。
根据本发明的一个实施例，一种显示装置包括第一总线，用于将从定时控制器输出的时钟信号发送到源极驱动器；第二总线，用于将从定时控制器输出的第一操作控制信号发送到源极驱动器；以及第三总线，用于将从定时控制器输出的数据反转信号发送到源极驱动器。该显示装置还包括数据总线，具有多条用来将从定时控制器输出的显示数据发送到源极驱动器的数据线。在预定的时间周期中，定时控制器通过第二和第三总线的多条数据线中的至少一条和所述多个数据线将用于控制源极驱动器的控制信号输出到源极驱动器。
依据本发明的一个实施例，一种显示装置包括连接到定时控制器和源极驱动器之间的第一总线；连接到定时控制器和源极驱动器之间的第二总线；以及连接到定时控制器和源极驱动器之间的数据总线，并且该数据总线具有第一数据线、第二数据线、和第三数据线。在第一时间周期，定时控制器产生时钟信号、第一操作控制信号、第二操作控制信号、和极性控制信号，而在第二时间周期中产生时钟信号、第一操作控制信号、和第二操作控制信号。在第一时间周期，定时控制器将时钟信号输出到第一总线，将第一操作控制信号输出到第二总线，将第二操作控制信号输出到第一数据线，和将极性控制信号输出到第二数据线，而在第二时间周期，将时钟信号输出到第一总线，将第一操作控制信号输出到第二总线，和将第二操作控制信号输出到第一至第三数据线之一上。
在第一时间周期，输入到第二总线的第一操作控制信号的逻辑电平等于输入到第一数据线的第二操作控制信号的逻辑电平，而在第二时间周期，输入到第二总线的第一操作控制信号的逻辑电平不同于输入到第一数据线的第二操作控制信号的逻辑电平。
依据本发明的一个实施例，一种显示装置包括多个串行级联的源极驱动器；第一信号发送单元，具有连接多个源极驱动器中的一个源极驱动器和定时控制器的多条总线；以及第二信号发送单元，具有连接到一对源极驱动器之间的多条总线。
第一信号发送单元包括第一总线，用于传输从定时控制器输出的时钟信号；第二总线，用于传输从定时控制器输出的第一操作控制信号；以及第一数据总线，具有多条数据线，用于传输从定时控制器输出的显示数据。多条数据线中的至少一条传输从定时控制器输出的控制信号，来控制源极驱动器。
第二信号发送单元包括第三总线，用于传输时钟信号；第四总线，用于传输第一操作控制信号；以及第二数据总线，具有多条数据线，用于通过串行级联连接的一对源极驱动器的第一源极驱动器发送的显示数据传输到该对源极驱动器的第二源极驱动器。通过第二数据总线的多条数据线中的至少一条，将从第一源极驱动器输出的、用于控制第二源极驱动器的操作的至少一个第二操作控制信号发送到第二源极驱动器。
依据本发明的一个实施例，一种显示装置包括定时控制器；第一源极驱动器模块，具有多个串行级联连接的源极驱动器；第二源极驱动器模块，具有多个串行级联连接的源极驱动器；第一组总线，连接在定时控制器和第一源极驱动器模块的多个源极驱动器中的一个源极驱动器之间；第二组总线，连接在定时控制器和第二源极驱动器模块的多个源极驱动器中的第一源极驱动器之间；第三组总线，连接在第一源极驱动器模块中的串行级联连接的成对源极驱动器之间；以及第四组总线，连接在第二源极驱动器模块中的串行级联连接的成对源极驱动器之间。
第一至第四组总线中的每一个都包括第一信号通路，沿着它传输由定时控制器产生的时钟信号；第二信号通路，沿着它传输由定时控制器产生的操作控制信号；以及具有多条数据线的第三信号通路，它们允许传输由定时控制器产生的显示数据。在预定时间周期，定时控制器产生多个控制信号，它们控制对应的源极驱动器的操作，并且在预定时间周期，沿着第二信号通路并通过多个数据线中的一条对应的数据线，将多个控制信号中的至少一个传送到对应的源极驱动器。
通过参考附图详细描述本发明的示例性实施例，本发明将变得更加明显，其中图1是TFT-LCD的框图；图2是说明图1的TFT-LCD的操作的时序图；图3是根据本发明的一个实施例的显示装置的框图；图4说明根据本发明的一个实施例的图3的显示装置的总线和源极驱动器的连接；图5是根据本发明的一个实施例的图3的源极驱动器的电路图；图6是说明根据本发明的一个实施例的图3的显示装置的操作的时序图；图7说明根据本发明的另一实施例的图3的总线和源极驱动器的连接；图8是根据本发明的另一个实施例的图3的源极驱动器的电路图；图9是说明根据本发明的另一个实施例的图3的显示装置的操作的时序图；以及图10是根据本发明的另一个实施例的显示装置的框图。
具体实施例方式
以下，将参考附图详细描述本发明的示例性实施例。整个附图中相同的标号数字代表相同部件。
图3是根据本发明的一个实施例的显示装置的框图。该显示装置包括显示面板12、定时控制器320、多个源极驱动器模块、和具有多个栅极驱动器331，...，333的栅极驱动器模块。第一源极驱动器模块包括多个源极驱动器311、312、313、...、314，而第二源极驱动器模块包括多个源极驱动器315、316、317、...、318。
根据本发明的显示装置可以具体化为有源矩阵型TFT-LCD，但是并不局限于该有源矩阵型TFT-LCD。
源极驱动器311、312、313、...、314以串行级联形式连接，以及源极驱动器315、316、317、...、318也以串行级联形式连接。此外，多个栅极驱动器331、...、333以串行级联形式连接。
多个源极驱动器311至318驱动显示面板12的对应的数据线，而多个栅极驱动器331、...、333驱动显示面板12的对应的扫描线。
最好将第一和第二源极驱动器模块安装在显示面板12上，以便它们相对于定时控制器320是互相对称的。这种在其中安装了第一和第二源极驱动器模块的结构称为T型串行级联(T-type serial cascade)。根据本发明的显示装置的结构并不局限于T型串行级联。
如图3所示，依据本发明的串行级联表示一种结构，其中只有源极驱动器311和315接收从定时控制器320输出的各种信号，而源极驱动器312至314和316至318分别接收源极驱动器311和源极驱动器315的输出。
图4说明根据本发明的一个实施例的图3的总线和源极驱动器311至314以及315至318的连接。图4详细地说明了图3的部分结构。
参考图3和4，把总线401至403连接在定时控制器320和源极驱动器311之间，把总线404至406连接在定时控制器320和源极驱动器315之间，把总线407至409连接在源极驱动器311和源极驱动器312之间，以及把总线410至412连接在源极驱动器315和源极驱动器316之间。
总线401和407传输时钟信号CLKR，总线404和410传输时钟信号CLKL，总线402和408传输操作控制信号CDIOR，以及总线405和411传输操作控制信号CDIOL。时钟信号CLKR和CLKL更适宜指示相同的信号，而操作控制信号CDIOR和CDIOL更适宜指示相同的信号。
使用总线403、406、409、和412分别将显示数据DATAR、DATAL、DATAR1、和DATAL1传输到对应的源极驱动器311、315、312、和316。每个总线403、406、409、和412包括多条数据线。
依据本发明的图4的显示装置不具有用来传输极性控制信号POL的信号线和用来传输负载信号LOAD的信号线。
在预定的时间周期，基于从定时控制器320传输到总线402和405的信号的逻辑电平和传输到总线403和406的多条数据线的第一数据线的信号的逻辑电平的组合，源极驱动器311至318识别数据开始信号和负载信号。
在预定的时间周期，定时控制器320将极性控制信号POL输出到每个总线403和406的多条数据线的第二数据线上。把极性控制信号POL通过第二数据线传输到源极驱动器311和315，显示数据不通过第二信号线传输。
依据本发明的一个实施例的显示装置与根据图1的显示装置相比需要减少了的总线或数据线的数量，由此减少消耗的电流量，和由显示装置产生的电磁干扰(EMI)的发生。
在此，传输到各个总线401至412的各种信号CLKR、CLKL、CDIOR、CDIOL、DATAR、DATAL、DATAR1、和DATAL1是单端(single ended)信号。
图5是根据本发明的一个实施例的图3的源极驱动器311的电路图。参考图3和5，源极驱动器311至318是双向源极驱动器。源极驱动器311将从定时控制器320输出的信号CLKR、CDIOR、和DATAR输出到源极驱动器312，而源极驱动器315将从定时控制器320输出的信号CLKL、CDIOL、和DATAL输出到源极驱动器316。源极驱动器311的结构基本上类似于源极驱动器312至318的结构。
源极驱动器311包括第一收发器501、第一输入缓冲器502、第二收发器503、第二输入缓冲器504、逻辑电路505、数据锁存器&多路复用器506、数字模拟(D/A)转换器507、和输出缓冲器508。
第一输入缓冲器502、第二输入缓冲器504、逻辑电路505传输信号的方向是由从定时控制器320输出的控制信号SHL和SHLB的逻辑电平确定的。
图6是说明根据本发明的一个实施例的图3的显示装置的操作的时序图。现在将参考图3至6来描述源极驱动器311至318的操作。每个总线403、406、409、和412包括多条数据线D00至Dxx(xx是大于或等于1的整数)。
参考图6，在时间周期A，定时控制器320产生时钟信号CLKR、第一操作控制信号CDIOR、第二操作控制信号(未示出)、和极性控制信号POL。
在时间周期A，定时控制器320通过总线401将时钟信号CLKR发送到源极驱动器311，通过总线402将第一操作控制信号CDIOR发送到源极驱动器311，其中第一操作控制信号CDIOR具有逻辑低电平L，通过总线403的多条数据线的第一数据线D00将第二操作控制信号发送到源极驱动器311，以及通过多条数据线D00至Dxx的第二数据线D01将极性控制信号POL发送到源极驱动器311。
响应于控制信号SHLB来使能(enable)第一输入缓冲器502，并该第一输入缓冲器502将通过总线401、402和403以及第一收发器501输入的CLKR、CDLOR和DATAR发送到逻辑电路505。在这种情况下，响应于控制信号SHL来禁止(disable)第二输入缓冲器504。控制信号SHL和SHLB优选地是互补信号。
在时间周期A，当第一操作控制信号CDIOR和第二操作控制信号为低时，逻辑电路505输出数据开始信号(未示出)。逻辑电路505接收并锁存极性控制信号POL。使用极性控制信号POL来确定锁存的显示数据的输出极性。
在显示数据传输间隔TD，定时控制器320通过第一总线401将时钟信号CLKR发送到源极驱动器311，通过第二总线402将第一操作控制信号CDIOR发送到源极驱动器311，其中第一操作控制信号CDIOR是逻辑高(H)，以及通过数据线D00至Dxx将显示数据DATAR发送到源极驱动器311。
逻辑电路505将接收到的显示数据DATAR输出到数据锁存器&多路复用器506。数据锁存器&多路复用器506与时钟信号CLKR的上升沿和下降沿同步地接收并锁存分配到源极驱动器311的显示数据DATAR。响应于伽马补偿电压GCV，D/A转换器507将显示数据DATAR转换为模拟信号。
在数据锁存器&多路复用器506完全地锁存分配到源极驱动器311的显示数据DATAR之前，在显示数据传输间隔TD，源极驱动器311产生为逻辑低(L)的第一操作控制信号CDIOR并通过总线408把它传输到源极驱动器312。源极驱动器311还产生变成逻辑低(L)的第二操作控制信号并通过总线409的多条数据线的第一数据线D00把它传输到源极驱动器312，并且，产生锁存的极性控制信号POL并通过多条数据线中的第二数据线D01把它传输到源极驱动器312。
源极驱动器312接收第一操作控制信号CDIOR和第二操作控制信号，它们都是逻辑低(L)，并接收分配到源极驱动器312的显示数据DATAR1。源极驱动器312与时钟信号CLKR的上升沿和下降沿同步地锁存分配的显示数据DATAR。
时钟信号CLKR是通过总线407传输到源极驱动器312的。源极驱动器311产生第一操作控制信号CDIOR并通过总线408把它传输到源极驱动器312，产生第二操作控制信号并通过总线409的多条数据线中的第一数据线D00把它传输到源极驱动器312，以及产生极性控制信号POL并通过多条数据线中的第二数据线D01把它传输到源极驱动器312。因此，在显示数据传输间隔TD，源极驱动器312接收并存储分配的显示数据DATAR1。
类似地，在显示数据传输间隔TD，源极驱动器311至318接收并存储给其分配的显示数据。
源极驱动器311至318与时钟信号CLKR和CLKL的上升和下降沿两者都同步地存储显示数据。
在把分配到各个源极驱动器311至318的显示数据存储在源极驱动器中之后，在间隔B，从定时控制器320通过对应的总线402、405、408和411输出到每个源极驱动器311至318的第一操作控制信号CDIOR或CDIOL变成逻辑低(L)。从定时控制器320通过对应的每一个总线403、406、409和412中的数据线之一输出到源极驱动器311至318的第二操作控制信号变成逻辑高(H)。
当第一操作控制信号CDIOR或CDIOL变成逻辑低(L)并且第二操作控制信号变成逻辑高(H)时，每个源极驱动器311至318的逻辑电路输出具有逻辑高(H)电平的负载信号LOAD。
响应于极性控制信号POL和负载信号LOAD，源极驱动器311至318使用显示数据DATAR1或DATAL1来驱动显示面板12的对应的数据线。因此，将显示数据DATAR1和DATAL1显示在显示面板12上。把极性控制信号POL锁存在源极驱动器311至318的逻辑电路中直到输入一个新的极性控制信号POL为止。
表1显示根据本发明的一个实施例，基于在不同间隔产生的控制信号的组合的逻辑电平来识别或产生的信号。
表1
图7说明根据本发明的另一个实施例的图3的总线601至616和源极驱动器311至318的连接。参考图7，从定时控制器320发送到对应的总线601至616的信号是不同的信号。显示装置可以使用数据反转信号INV来减少消耗的电流量。
图8是说明图3的源极驱动器311的电路图。参考图7和3，收发器501和503分别连接到总线601至604和609至612。图9是说明在图7和8中公开的依据本发明的实施例的图3的显示装置的操作的时序图。
参考图3和7至9，总线601至604连接在图3的定时控制器320和源极驱动器311之间，总线605至608连接在定时控制器320和源极驱动器315之间，总线609至612连接在源极驱动器311和源极驱动器312之间，以及总线605至608连接在源极驱动器315和源极驱动器316之间。
总线601和609传输时钟信号CLKR，以及总线605和613传输时钟信号CLKL。传输到逻辑电路505的右边上的源极驱动器311、...、314的时钟信号CLKR和传输到逻辑电路505的左边上的源极驱动器315、...、318的时钟信号CLKL优选地是相同类型的信号。
总线602和610传输控制信号CDIOR，以及总线606和614传输控制信号CDIOL。涉及到逻辑电路505右边上的源极驱动器311、...、314的控制信号CDIOR，和涉及到逻辑电路505左边上的源极驱动器315、...、318的控制信号CDIOL优选地是相同类型的信号。
总线603和611传输第二操作控制信号或数据反转信号INVR，以及总线607和615传输第二操作控制信号或数据反转信号INVL。
参考图7和9，在间隔A和B，总线603、607、611和615传输第二操作控制信号。在显示数据传输间隔TD，总线603、607、611和615传输数据反转信号INVR或INVL。
每个总线604、608、612、和616包括多条数据线D00至Dxx(其中xx是大于或等于1的整数)。在时间周期A，每个总线604、608、612、和616中的数据线D01允许将极性控制信号POL传输到源极驱动器311或315。在显示数据传输时间周期TD，总线604、608、612、和616分别把分配到源极驱动器311至318的显示数据传输到源极驱动器311至318。
在显示数据传输间隔TD，通过使用在间隔A接收的第一操作控制信号CDIOR和CDIOL，源极驱动器311和315分别产生新的第一操作控制信号CDIOR和CDIOL，用来由源极驱动器312和316使用。把产生的新的第一操作控制信号CDIOR和CDIOL通过它们对应的总线610和614分别输出到源极驱动器312和316。
通过使用在间隔A接收的极性控制信号POL，源极驱动器311和315产生新的极性控制信号POL，用来由源极驱动器312和316使用。把产生的新的极性控制信号POL通过每个对应的数据总线612和616之一输出到源极驱动器312和316。
通过使用在间隔A通过总线603接收的第二操作控制信号，源极驱动器311和315产生新的第二操作控制信号，用来由源极驱动器312和316使用。把产生的新的第二操作控制信号通过对应的总线611和615输出到源极驱动器312和316。
优选地，在间隔A把产生的第一操作控制信号CDIOR和CDIOL、极性控制信号POL，第二操作控制信号同时传输。在把分配到源极驱动器312和316的显示数据DATAR和DATAL从源极驱动器312和316分别传输到源极驱动器312和316之前，优选地把这些信号分别传输到源极驱动器312和316。
在间隔B，在把分配到源极驱动器311至318的显示数据DATAR或DATAL存储在源极驱动器311至318中之后，通过对应的总线602、606、610、和614从定时控制器320输出到源极驱动器311至318的第一操作控制信号CDIOR或CDIOL变成逻辑低(L)，而通过对应的总线603、607、611、和615从定时控制器320输出到源极驱动器311至318的第二操作控制信号变成逻辑高(H)。
当第一操作控制信号CDIOR或CDIOL变成逻辑低(L)以及第二操作控制信号变成逻辑高(H)时，每个源极驱动器311至318的逻辑电路输出负载信号LOAD。
响应于极性控制信号POL和负载信号LOAD，每个源极驱动器311至318驱动显示面板12的数据线D00至Dxx。因此，将显示数据DATAR和DATAL显示在显示面板12上。定时控制器320和源极驱动器311至318共享关于信号传输规则的信息，诸如第一操作控制信号CDIOR和CDIOL、第二操作控制信号、和极性控制信号POL，和关于总线或者对应的数据线601至616的信息，通过它们传输这些信号。
图10是根据本发明的一个实施例的显示装置1000的框图。显示装置1000包括定时控制器320、n个源极驱动器311、312、...、314(n是自然数)、和m个栅极驱动器331、...、333(m是自然数)。
n个源极驱动器311、312、...、314以串行级联形式连接。连接在定时控制器320和源极驱动器311之间的总线(未示出)的结构与图4和7的那些连接在定时控制器320和源极驱动器311之间的总线601至604的结构基本上类似。如果把另一条总线连接在定时控制器320和源极驱动器311之间以用来传输数据反转信号，可以把另一条总线连接在n个源极驱动器311、312、...、314之间以用来传输数据反转信号。
连接在源极驱动器311和312之间的总线的结构与图4和7的连接在定时控制器320和源极驱动器311之间的总线601至604的结构基本上类似。
因此，本领域的普通技术人员能够根据图6和9的时序图来理解显示装置1000的操作。
如上所述，具有根据本发明的一个实施例的总线结构的显示装置比图1所示的显示装置需要更少的连接在定时控制器和源极驱动器之间的总线，由此减少了由显示装置消耗的电流量。此外，由显示装置产生的EMI的发生也能被减少。
总线数量的减少允许配线之间的厚度、或距离有效地被调整或减少。此外，在响应电流而操作的显示装置的情况下，面板布线阻抗的减少提高了显示装置的性能。
虽然已经参考本发明的示例性实施例对本发明进行了具体说明和描述，但本领域的技术人员可以理解，这里可以在形式和细节方面进行各种改变而不脱离所附权利要求所定义的本发明的精神和范围。
本申请要求以下优先权在韩国知识产权局中的韩国专利申请第2004-2670号，申请日2004年01月14日，这里引用其整个公开内容作为参考。
权利要求
1.一种显示装置包括第一总线，用于将从定时控制器输出的时钟信号传输到源极驱动器；第二总线，用于将从定时控制器输出的第一操作控制信号传输到源极驱动器；以及数据总线，具有用来将从定时控制器输出的显示数据传输到源极驱动器的的多条数据线，其中，在预定的时间周期内，定时控制器通过第二总线和多条数据线中的至少一条将控制信号输出到源极驱动器，其中，所述控制信号控制所述源极驱动器。
2.根据权利要求1的显示装置，其中，分别从第一总线、第二总线、和数据总线传输的时钟信号、第一操作控制信号、和显示数据是单端信号。
3.根据权利要求1的显示装置，还包括第三总线，用于将从定时控制器输出的数据反转信号传输到源极驱动器。
4.根据权利要求1的显示装置，其中，分别从第一总线、第二总线、和数据总线传输的时钟信号、第一操作控制信号、和显示数据是不同的信号。
5.根据权利要求1的显示装置，其中，定时控制器通过多条数据线中的第一数据线将第二操作控制信号输出到源极驱动器，其中第二操作控制信号的逻辑电平在预定的时间周期内保持得等于第一操作控制信号的逻辑电平。
6.根据权利要求5的显示装置，其中，源极驱动器响应于第一和第二操作控制信号，来锁存显示数据。
7.根据权利要求5的显示装置，其中，定时控制器在预定的时间周期内通过多条数据线中的第二数据线将极性控制信号输出到源极驱动器，以及源极驱动器响应于极性控制信号，来控制要输出的显示数据的极性。
8.根据权利要求1的显示装置，其中，定时控制器通过多条数据线中的第一数据线将第二操作控制信号输出到源极驱动器，其中第二操作控制信号的逻辑电平在预定的时间周期内保持得不同于第一操作控制信号的逻辑电平。
9.根据权利要求8的显示装置，其中，源极驱动器响应于极性控制信号以及第一和第二操作控制信号，来输出显示数据。
10.根据权利要求1的显示装置，还包括第三总线，用于将从定时控制器输出的数据反转信号传输到源极驱动器，其中在预定的时间周期内，定时控制器通过第二和第三总线中的多条数据线中的至少一条和多个数据线将控制信号输出到源极驱动器，其中所述控制信号控制所述源极驱动器。
11.根据权利要求10的显示装置，其中，定时控制器通过多条数据线中的至少一条将极性控制信号输出到源极驱动器。
12.根据权利要求10的显示装置，其中，在预定的时间周期内，从定时控制器输出到源极驱动器的第一操作控制信号和数据反转信号具有相同的逻辑电平。
13.根据权利要求10的显示装置，其中，在预定的时间周期内，从定时控制器输出到源极驱动器的第一操作控制信号和数据反转信号具有不同的逻辑电平。
14.根据权利要求1的显示装置，其中将第一总线连接到定时控制器和源极驱动器之间；将第二总线连接到定时控制器和源极驱动器之间；将数据总线连接到定时控制器和源极驱动器之间，该数据总线具有多条数据线中的第一数据线、第二数据线、和第三数据线，其中，定时控制器在第一时间周期内产生包括时钟信号、第一操作控制信号、第二操作控制信号、和极性控制信号的控制信号，而在第二时间周期内产生包括时钟信号、第一操作控制信号、和第二操作控制信号的控制信号，以及在第一时间周期内，将时钟信号输出到第一总线，将第一操作控制信号输出到第二总线，将第二操作控制信号输出到第一数据线，以及将极性控制信号输出到第二数据线，而在第二时间周期内，将时钟信号输出到第一总线，将第一操作控制信号输出到第二总线，以及将第二操作控制信号到第一至第三数据线之一。
15.根据权利要求14的显示装置，其中，在第一时间周期，输入到第二总线的第一操作控制信号的逻辑电平等于输入到第一数据线的第二操作控制信号的逻辑电平，以及在第二时间周期，输入到第二总线的第一操作控制信号的逻辑电平不同于输入到第一数据线的第二操作控制信号的逻辑电平。
16.根据权利要求14的显示装置，其中，在第一和第二时间周期之间的显示数据传输时间周期，定时控制器产生显示数据，并通过数据总线将该显示数据输出到源极驱动器。
17.根据权利要求14的显示装置，其中，分别输出到第一总线、第二总线、和数据总线的时钟信号、第一操作控制信号、和第二操作控制信号是单端信号。
18.根据权利要求14的显示装置，包括第三总线，连接在定时控制器和源极驱动器之间，其中，定时控制器在第一时间周期，将时钟信号输出到第一总线，将第一操作控制信号输出到第二总线，将第二操作控制信号输出到第三总线，和将极性控制信号输出到多条数据线之一，而在第二时间周期，将时钟信号输出到第一总线，将第一操作控制信号输出到第二总线，和将第二操作控制信号输出到第三总线。
19.根据权利要求18的显示装置，其中，在第一时间周期，第一操作控制信号的逻辑电平等于第二操作控制信号的逻辑电平，而在第二时间周期，第一操作控制信号的逻辑电平不同于第二操作控制信号的逻辑电平。
20.根据权利要求18的显示装置，其中，定时控制器产生显示数据和数据反转信号，并且在第一和第二时间周期之间的显示数据传输时间周期，通过数据总线将显示数据输出到源极驱动器和通过第三总线将数据反转信号输出到源极驱动器。
21.根据权利要求18的显示装置，其中，分别输出到第一总线、第二总线、和第三总线的时钟信号、第一操作控制信号、和第二操作控制信号是不同的信号。
22.一种显示装置包括多个串行级联连接的源极驱动器；第一信号发送单元，具有连接在多个源极驱动器中的一个源极驱动器和定时控制器之间的多条总线；以及第二信号发送单元，具有连接在成对的源极驱动器之间的多条总线。
23.根据权利要求22的显示装置，其中，第一信号发送单元包括第一总线，用于传输从定时控制器输出的时钟信号；第二总线，用于传输从定时控制器输出的第一操作控制信号；第一数据总线，具有多条数据线，用于传输从定时控制器输出的显示数据，其中多条数据线中的至少一条传输从定时控制器输出的控制信号以控制源极驱动器。
24.根据权利要求23的显示装置，其中，定时控制器在预定时间周期产生多个控制信号，并将第一操作控制信号发送到第一总线，将多个控制信号中的第二操作控制信号发送到多条数据线中的第一数据线，以及将多个控制信号中的第三操作控制信号发送到多条数据线中的第二数据线。
25.根据权利要求23的显示装置，其中，定时控制器在预定时间周期产生多个控制信号，并将第一操作控制信号发送到第一总线和将多个控制信号中的第二操作控制信号发送到多条数据线之一上。
26.根据权利要求23的显示装置，其中，第二信号发送单元包括第三总线，用于传输时钟信号；第四总线，用于传输第一操作控制信号；以及第二数据总线，具有多条数据线，用于通过串行级联连接的一对源极驱动器中的第一源极驱动器将显示数据发送到该一对源极驱动器中的第二源极驱动器，其中通过第二数据总线的多条数据线中的至少一条，将从第一源极驱动器输出的用来控制第二源极驱动器的操作的至少一个第二操作控制信号传输到第二源极驱动器。
27.根据权利要求22的显示装置，还包括定时控制器；第一源极驱动器模块，具有第一多个串行级联连接的多个源极驱动器；第二源极驱动器模块，具有第二多个串行级联连接的多个源极驱动器；第一信号发送单元的第一组总线，连接在定时控制器和第一源极驱动器模块的多个源极驱动器中的一个源极驱动器之间；第一信号发送单元的第二组总线，连接在定时控制器和第二源极驱动器模块的多个源极驱动器中的第一源极驱动器之间；第二信号发送单元的第三组总线，连接在第一源极驱动器模块的成对源极驱动器之间；以及第二信号发送单元的第四组总线，连接在第二源极驱动器模块的成对源极驱动器之间。
28.根据权利要求27的显示装置，其中，第一至第四组总线中的每一个都包括第一信号通路，沿着该第一信号通路传输由定时控制器产生的时钟信号；第二信号通路，沿着该第二信号通路传输由定时控制器产生的操作控制信号；以及第三信号通路，包括多条数据线，用于传输由定时控制器产生的显示数据，其中在预定时间周期，定时控制器产生用来控制对应的源极驱动器的操作的多个控制信号，以及在预定时间周期，沿着第二信号通路并通过多条数据线的一条对应的数据线，将多个控制信号中的至少一个传输到对应的源极驱动器。
29.一种显示装置包括第一总线，用于将从定时控制器输出的第一时钟信号传输到第一源极驱动器；第二总线，用于将从定时控制器输出的第一操作控制信号传输到第一源极驱动器；第一数据总线，具有多条数据线，用于将从定时控制器输出的第一显示数据传输到第一源极驱动器；第三总线，用于将从定时控制器输出的第二时钟信号传输到第二源极驱动器；第四总线，用于将从定时控制器输出的第二操作控制信号传输到第二源极驱动器；以及第二数据总线，具有多条数据线，用于将从定时控制器输出的第二显示数据传输到第二源极驱动器；其中在预定时间周期，定时控制器通过第二总线和第一数据总线的多条数据线中的至少一条，将第一控制信号输出到第一源极驱动器，其中第一控制信号控制第一源极驱动器的操作，以及在预定时间周期，通过第四总线和第二数据总线的多条数据线中的至少一条，将第二控制信号输出到第二源极驱动器，其中第二控制信号控制第二源极驱动器的操作。
30.根据权利要求29的显示装置，其中，第一时钟信号和第二时钟信号指示相同的信号，以及第一操作控制信号和第二操作控制信号指示相同的信号。
全文摘要
一种显示装置包括串行级联连接到定时控制器的源极驱动器。将第一至第三总线连接在定时控制器和源极驱动器的第一源极驱动器之间。在第一时间周期，通过第一总线传输时钟信号，通过第二总线传输第一操作控制信号，通过第三总线传输第二操作控制信号，以及通过第三总线传输极性控制信号。在第二时间周期，通过第一总线传输时钟信号，通过第二总线传输第一操作控制信号，以及通过第三总线传输第二操作控制信号。源极驱动器通过使用在每个周期内的操作控制信号的逻辑电平的组合，来产生数据开始信号和负载信号。
文档编号G09G3/20GK1652195SQ2005100628
公开日2005年8月10日 申请日期2005年1月14日 优先权日2004年1月14日
发明者金庆月, 全龙源 申请人:三星电子株式会社