用于驱动一双稳显示器的方法及系统的制作方法

专利名称：用于驱动一双稳显示器的方法及系统的制作方法
技术领域：
本发明的技术领域涉及微机电系统(MEMS)。
背景技术：
微机电系统(MEMS)包括微机械元件、激励器及电子元件。微机械元件可采用沉积、蚀刻或其他可蚀刻掉衬底及/或所沉积材料层的若干部分或可添加若干层以形成电和机电装置的微机械加工工艺制成。一种类型的MEMS装置被称为干涉式调制器，其为一种双稳显示元件。干涉式调制器可包含一对导电板，其中之一或二者均可全部或部分地透明及/或为反射性，且在施加一个适当的电信号时能够相对运动。其中一个板可包含一沉积在一衬底上的静止层，另一个板可包含一通过一空气间隙与该静止层隔开的金属隔板。上述装置具有广泛的应用范围，包括显示器应用，且在此项技术中，利用及/或修改这些类型装置的特性、以使其性能可用于改善现有产品及制造目前尚未开发的新产品将坡为有益。如果一包含一双稳显示元件阵列的显示器是由与现有平板显示器一同使用而非配置成利用双稳显示元件的特性的控制器及驱动器来操作，则无法利用有利的刷新及更新过程且无法最佳地减小驱动显示器的功率需求。因此，期望具有用于双稳显示器的改良的控制器及驱动器系统及方法。

发明内容
本发明的系统、方法及装置均具有多个方面，任一单个方面均不能单独决定其所期望特性。现在，对其更主要的特性进行简要论述，此并不限定本发明的范围。在查看这一论述，尤其是在阅读了标题为“具体实施方式

”的部分之后，人们即可理解本发明的特征如何提供优于其它显示装置的优点。
一第一实施例包括一种经配置以在一双稳显示元件阵列上显示视频数据的系统，所述系统包括一经配置以接收视频数据的处理器；一包含一双稳显示元件阵列的显示器；一驱动控制器，其与所述处理器进行数据通信并经配置以自所述处理器接收视频数据；及一阵列驱动器，其经配置以自所述驱动控制器接收视频数据并自所述处理器接收显示信号，并进一步经配置以使用所述显示信号在所述双稳显示元件阵列上显示所述视频数据。在第一实施例的一个方面中，所述双稳显示元件阵列包含干涉式调制器。在第一实施例的一第二方面中，所述显示信号控制在双稳显示元件阵列上显示视频数据的速率。在第一实施例的一第三方面中，所述显示信号包含由阵列驱动器用于控制双稳显示元件阵列的一驱动方案的指令。在第一实施例的一第四方面中，所述阵列驱动器自所述处理器接收区域信息，所述区域信息标识所述双稳显示元件阵列的一双稳显示元件组，且其中所述显示信号用于控制所标识的双稳显示元件组的刷新速率。在第一实施例的一第五方面中，所述驱动控制器是一非双稳显示驱动控制器。在第一实施例的一第六方面中，所述阵列驱动器经配置以根据所述显示信号将所述阵列划分成一个或多个区域。在第一实施例的一第七方面中，所述阵列驱动器配置成以一交错格式显示视频数据。
一第二实施例包括一种用于在一双稳显示元件阵列上显示视频数据的系统，所述系统包括一处理器；一包含一双稳显示元件阵列的显示器；一连接至所述处理器的驱动控制器，所述驱动控制器经配置以自所述处理器接收视频数据并提供所述视频数据及用于在所述双稳显示元件阵列上显示所述视频数据的显示信号；及一连接至所述驱动控制器及显示器的阵列驱动器，所述阵列驱动器经配置以自所述驱动控制器接收所述视频数据及显示信号，并使用所述显示信号在所述双稳显示元件阵列上显示所述视频数据。在第二实施例的一第一方面中，所述双稳显示元件阵列包含干涉式显示元件。在第二实施例的一第二方面中，所述显示信号包含用于控制在所述双稳显示元件阵列上显示所述视频数据的速率的信息。在第二实施例的一第三方面中，所述阵列驱动器自所述处理器接收区域信息，所述区域信息标识所述双稳显示元件阵列的一双稳显示元件组，且其中所述显示信号用于控制所标识的双稳显示元件组的刷新速率。在第二实施例的一第四方面中，所述显示信号包含由所述阵列驱动器用于控制所述双稳显示元件阵列的一驱动方案的指令。在第二实施例的一第五方面中，所述阵列驱动器经配置以根据所述显示信号将所述阵列划分成一个或多个区域。在第二实施例的一第六方面中，所述阵列驱动器配置成以一交错格式显示视频数据。
一第三实施例包括一种显示数据的方法，其包括将显示信号自一处理器传输至一双稳显示元件阵列的驱动器，及更新在所述双稳显示元件阵列上显示的图像，其中所述更新是基于来自所述驱动器的信号并在一至少部分地基于所传输的显示信号的周期基础上实施。在第三实施例的一第一方面中，所述方法还包括确定视频数据的显示速率及至少部分地根据所确定的显示速率来产生显示信号。在第三实施例的一第二方面中，所述方法还包括执行所传输的显示信号的至少一部分，其中所执行的显示信号用于控制所述双稳显示元件阵列所显示的图像的更新频率。在第三实施例的一第三方面中，所述方法还包括使用包含于所述显示信号中的信息将所述阵列划分成一个或多个双稳显示元件组，其中更新所显示的图像包括更新在所述阵列的所述一个或多个双稳显示元件组上显示的图像，其中所述一个或多个组中的每一组均使用包含于所述显示信号中的信息以一刷新速率来更新。在第三实施例的一第四方面中，所述显示信号自一驱动控制器传输至一阵列驱动器。在第三实施例的一第五方面中，所述显示信号自一处理器传输至一阵列驱动器。在第三实施例的一第六方面中，所述双稳显示元件阵列包含干涉式调制器。在第三实施例的一第七方面中，更新在所述阵列上所显示的图像包括以一交错格式显示所述图像。
一第四实施例包括一种用于在一双稳显示器上显示视频数据的系统，其包括用于将显示信号自一处理器传输至一双稳显示元件阵列的驱动器的构件；及用于更新由所述双稳显示元件阵列所显示的图像的构件，其中所述更新是基于所述所传输的显示信号。在第四实施例的一第一方面中，所述双稳显示元件阵列包含干涉式调制器。在第四实施例的一第二方面中，所述系统另外包括用于确定视频数据的一显示速率的构件，及用于至少部分地根据所确定的显示速率来产生显示信号的构件。在第四实施例的一第三方面中，所述系统还包括用于传输标识一组干涉式调制器的信息的构件，其中更新所显示的图像是对所述双稳显示元件组实施。在第四实施例的一第四方面中，所述显示信号自一驱动控制器传输至一阵列驱动器。第四实施例的一第五方面另外包括用于执行所传输的刷新指令的至少一部分的构件，其中所执行的指令用于控制所述双稳显示元件阵列所显示的图像的更新频率。在第四实施例的一第六方面中，所述显示信号自一处理器传输至一阵列驱动器。
一第五实施例包括一种系统，其包括用于提供视频数据的构件；用于显示视频数据的构件；及用于自所述用于提供视频数据的构件接收所述视频数据并与预确定的刷新周期无关地更新所述用于显示视频数据的构件上的所述视频数据的构件。
一第六实施例包括一种系统，其包括用于提供视频数据的构件；用于显示视频数据的构件；及用于自所述用于提供视频数据的构件接收所述视频数据并以一可动态修改的刷新周期来更新所述用于显示视频数据的构件上的所述视频数据的构件。
一第七实施例包括一种经配置以在一双稳显示元件阵列上显示视频数据的系统，所述系统包括用于接收视频数据的第一构件；用于在一可观看的元件阵列上显示视频数据的构件；用于自所述用于接收视频数据的第一构件接收视频数据的第二构件；及第三构件，其用于自所述用于接收视频数据的第二构件接收视频数据、自所述用于接收视频数据的第一构件接收显示信号；及使用所述显示信号来更新在所述阵列上显示的图像的构件。


图1为一个实施例的一联网系统。
图2为一等轴图，其显示一干涉式调制器显示阵列的一实施例的一部分，其中一第一干涉式调制器的一可移动反射层处于一释放位置，且一第二干涉式调制器的一可移动反射层处于一受激励位置。
图3A为一系统方框图，其显示一包含一3×3干涉式调制器显示阵列的电子装置的一实施例。
图3B为图1所示基于服务器的无线网络系统中一客户机的一实施例的示意图。
图3C为图3B所示客户机的实例性方块图配置。
图4A为图2所示干涉式调制器的一实例性实施例的可移动镜位置与所施加电压的关系图。
图4B为一组可用于驱动干涉式调制器显示阵列的行和列电压的示意图。
图5A及图5B显示可用于向图3A所示3×3干涉式调制器显示阵列写入一数据帧的行和列信号的一实例性时序图。
图6A为一图2所示干涉式调制器的剖面图。
图6B为一干涉式调制器的一替代实施例的一剖面图。
图6C为一干涉式调制器的另一替代实施例的一剖面图。
图7为一客户机控制过程的高层次流程图。
图8为一用于发起并运行一接收/显示过程的客户机控制过程的流程图。
图9为一用于向客户机发送视频数据的服务器控制过程的流程图。
图10为一显示一处理器及一驱动控制器、一驱动器及一显示器的典型配置的方块图。
图11为一显示一显示及驱动电路的一实施例的方块图，所述显示及驱动电路包括一处理器、一驱动控制器、一阵列驱动器及一双稳元件显示阵列。
图12为一流程图，其显示一在双稳元件阵列上显示数据的过程。
图13为一显示一显示及驱动电路的一实施例的方块图，所述显示及驱动电路包括一处理器、一驱动控制器、一阵列驱动器及一显示阵列。
图14为一流程图，其显示另一在干涉式调制器阵列上显示数据的过程。
图15为一示意图，其显示一经配置以使用一区域更新优化过程的阵列驱动器。
图16为一显示一可与一阵列驱动器相集成的控制器的示意图。
具体实施例方式
下文说明是针对某些具体实施例。不过，本发明可通过许多种不同的方式实施。在本说明书中所提及的“一个实施例”或“一实施例”意指结合该实施例所述的特定器件、结构或特征包含于至少一个实施例中。在本说明书中不同位置处所出现的用语“在一实施例中”、“根据一实施例”或“在某些实施例中”未必均指相同实施例，但也不是排斥其他实施例的单独的或替代的实施例。此外，说明了某些实施例可表现出而其他实施例表现不出的各种特征。同样，说明了可能为某些实施例所要求而不为其他实施例所要求的各种要求。
在一实施例中，一种装置上的显示器包括至少一个驱动电路及一上面会显示视频数据的构件(例如干涉式调制器)阵列。本文中所述的视频数据是指任一种可显示的数据，包括可以静态或动态图像的形式显示的图片、图形及言词(例如一系列在观察者观察时会给出运动外观的视频帧，例如连续的不断变化的股票报价显示、“视频剪辑”、或指示一动作事件的存在的数据)。本文所述视频数据还指任一种控制数据，包括关于如何处理视频数据的指令(显示模式)，例如帧速率、及数据格式。所述阵列是由驱动电路驱动以显示视频数据。
当前所具有的平板显示器控制器及驱动器(例如，用于LCD及等离子体显示器)已设计成与需要一直刷新来显示一可观察的图像的显示器一起使用。另一种类型的显示器包含一双稳显示元件阵列。在双稳元件阵列上再现的图像可在一长的时间周期中观察到而无需一直刷新显示器，因而为维持所显示图像所需的功率相对较低。在这种显示器中，可使用各种各样的利用双稳显示元件特性的刷新及更新过程来降低显示器的功率需求。如果一双稳显示元件阵列是由与现有平板显示器一同使用而非配置成利用双稳显示元件的特性的控制器及驱动器来操作，则无法利用有利的刷新及更新过程且无法最佳地减小驱动显示器的功率需求。因此，期望具有用于双稳显示器的改良的控制器及驱动器系统及方法。对于包括本文所述的干涉式调制器在内的双稳显示元件而言，这些改良的控制器及驱动器可执行能利用双稳显示元件的独特性能的刷新及更新过程。
在一实施例中，揭示一种用于在一包含一干涉式调制器显示阵列的客户机装置(例如移动电话)上显示视频数据的系统。所述系统使用一典型的驱动控制器为一阵列驱动器提供视频数据。所述阵列驱动器还连接至一处理器，所述处理器经配置以执行一个或多个用于驱动所述阵列显示器的专门显示过程并向所述阵列驱动器发送对应的信号。所述阵列驱动器经配置以自所述驱动控制器接收视频数据及自所述处理器接收显示信号、及使用所述显示信号在所述干涉式调制器阵列上显示所述视频数据。本文中所提及的显示信号包括由阵列驱动器用于显示所述视频数据的指令、信息、数据或信号。在另一实施例中，揭示一种用于使用一双稳驱动控制器在一干涉式调制器阵列上显示视频数据的系统。在该系统中，所述驱动控制器经配置以自所述处理器接收视频数据并向一阵列驱动器提供所述视频数据及显示信号以供在所述干涉式调制器阵列上显示所述视频数据。
在替代实施例中，所述阵列驱动器可自一与客户机装置进行通信的服务器接收显示信号。在某些实施例中，来自服务器的显示信号可通过阵列驱动器与一与服务器进行通信的网络接口之间的连接传送至阵列驱动器。在其他实施例中，服务器通过客户机装置中的处理器将显示信号传送至阵列驱动器。
在本说明中，会参照附图，在附图中，相同的部件自始至终使用相同的编号标识。本发明可在任一配置用于显示图像(无论是动态图像(例如视频)还是静态图像(例如静止图像)，也无论是文字图像还是图片图像)的装置中实施。更具体而言，本发明可在例如(但不限于)以下众多种电子装置中实施或与这些电子装置相关联移动电话、无线装置、个人数据助理(PDA)、手持式计算机或便携式计算机、GPS接收器/导航器、照像机、MP3播放器、摄录机、游戏机、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如里程表显示器等)、驾驶舱控制装置及/或显示器、摄录机景物显示器(例如车辆的后视摄录机显示器)、电子照片、电子告示牌或标牌、投影仪、建筑结构、包装及美学结构(例如一件珠宝上的图像显示器)。与本文所述MEMS装置具有类似结构的MEMS装置也可用于非显示应用，例如用于电子切换装置。
用于成像应用的空间光调制器具有许多种不同的形式。透射式液晶显示器(LCD)调制器通过控制晶体材料的扭转及/或配向以阻断或通过光来对光进行调制。反射式空间光调制器则利用不同的物理效应来控制反射至成像表面的光量。这种反射式调制器的实例包括反射式LCD及数字微镜装置。空间光调制器的另一实例是一通过干涉对光进行调制的干涉式调制器。干涉式调制器为双稳显示元件，其使用一具有至少一个可移动或可偏转的壁的光学谐振腔。所述光学腔中的相长干涉决定自所述腔中出射的可见光的颜色。当所述可移动的壁(通常至少部分地由金属构成)朝所述腔的静止的正面移动时，所述腔内的光的干涉得到调制，且该调制会影响在调制器的正面处出射的光的颜色。在干涉式调制器为直视式装置的情况下，所述正面通常是显现由观察者所看到的图像的表面。
图1显示根据一实施例的一联网系统。一服务器2(例如Web服务器)以可操作方式耦接至一网络3。服务器2可对应于一Web服务器、移动电话服务器、无线电子邮件服务器及类似服务器。
网络3可包括有线网络或无线网络，例如WiFi网络、移动电话网络、蓝牙网络及类似网络。
网络3可以操作方式耦接至各种各样的装置。可耦接至网络3的装置的实例包括计算机(例如膝上型计算机4)、个人数字助理(PDA)5(其可包括无线手持式装置，例如Blackberry、Palm Pilot、Pocket PC及类似装置)、及移动电话6(例如由Web启动的移动电话、Smartphone、及类似装置)。也可使用多种其他装置，例如台式PC、机顶盒、数字媒体播放器、手持式PC、全球定位系统(GPS)导航装置、车载显示器、或其他静止的及移动的显示器。为便于论述，在本文中将所有这些装置统称为客户机装置7。
图2显示一包含一干涉式MEMS显示元件的双稳显示元件实施例。在这些装置中，像素处于亮状态或暗状态。在亮(“开(on)”或“打开(open)”)状态下，显示元件将入射可见光的一大部分反射至用户。在处于暗(“关(off)”或“关闭(closed)”)状态下时，显示元件几乎不向用户反射入射可见光。视不同的实施例而定，可颠倒“on”及“off”状态的光反射性质。MEMS像素可配置成主要在所选色彩下反射，以除黑色和白色之外还可实现彩色显示。
图2为一等轴图，其显示一视觉显示阵列的一系列像素中的两相邻像素，其中每一像素包含一MEMS干涉式调制器。在某些实施例中，一干涉式调制器显示阵列包含一由这些干涉式调制器构成的行/列阵列。每一干涉式调制器包括一对反射层，该对反射层定位成彼此相距一可变且可控的距离，以形成一至少具有一个可变尺寸的光学谐振空腔。在一实施例中，其中一个反射层可在两个位置之间移动。在本文中称为释放状态的第一位置上，该可移动层的位置距离一固定的局部反射层相对远。在第二位置上，该可移动层的位置更近地靠近该局部反射层。根据可移动反射层的位置而定，从这两个层反射的入射光会以相长或相消方式干涉，从而形成各像素的总体反射或非反射状态。
在图2中显示的像素阵列部分包括两个相邻的干涉式调制器12a和12b。在左侧的干涉式调制器12a中，显示一可移动的高度反射层14a处于一释放位置，该释放位置距一固定的局部反射层16a一预定距离。在右侧的干涉式调制器12b中，显示一可移动的高度反射层14b处于一受激励位置处，该受激励位置靠近固定的局部反射层16b。
局部反射层16a、16b导电、局部透明且固定，并可通过例如在一透明衬底20上沉积一个或多个各自为铬及氧化铟锡的层而制成。所述各层被图案化成平行条带，且可形成一显示装置中的行电极，如将在下文中所进一步说明。高度反射层14a、14b可形成为由沉积在支柱18顶部的一或多个沉积金属层(与行电极、局部反射性层16a、16b正交)及一沉积在支柱18之间的中间牺牲材料构成的一系列平行条带。在牺牲材料被蚀刻掉以后，这些可变形的金属层与固定的金属层通过一规定的气隙19隔开。这些可变形层可使用一具有高度导电性及反射性的材料(例如铝)，且该些条带可形成一显示装置中的列电极。
在未施加电压时，气隙19保持位于层14a、16a之间，且可变形层处于如图2中干涉式调制器像素12a所示的机械弛豫状态。然而，在向一所选行和列施加电位差之后，在所述行和列电极相交处的对应像素处形成的电容器被充电，且静电力将这些电极拉向一起。如果电压足够高，则可移动层发生形变，并被压到固定层上(可在固定层上沉积一介电材料(在该图中未示出)，以防止短路，并控制分隔距离)，如图2中右侧的干涉式调制器12b所示。无论所施加的电位差极性如何，该行为均相同。由此可见，可控制反射与非反射干涉式调制器状态的行/列激励与在传统的LCD及其他显示技术中所用的行/列激励在许多方面相似。
图3至图5显示一在一显示应用中使用一干涉式调制器阵列的实例性过程及系统。然而，该过程及系统也可应用于其他显示器，例如等离子体显示器、EL、OLED、STN LCD及TFT LCD显示器。
当前，现有的平板显示器控制器及驱动器是设计成几乎只与需要一直刷新的显示器一同使用。因此，如果在一秒内不刷新许多次，则在例如等离子体显示器、EL、OLED、STN LCD及TFT LCD面板上所显示的图像将消失几分之一秒。然而，由于上文所述类型的干涉式调制器能够在不刷新的情况下使其状态保持一更长的时间周期，其中干涉式调制器的状态可在不刷新的情况下保持处于两种状态之一中，因而可将使用干涉式调制器的显示器称作双稳显示器。在一实施例中，通过向构成像素元件的一个或多个干涉式调制器施加一偏置电压(有时称作锁存电压)来保持像素元件的状态。
一般而言，一显示装置通常需要使用一个或多个控制器及驱动电路来正确地控制该显示装置。驱动电路，例如用于驱动LCD的驱动电路，可直接结合至显示面板自身及沿显示面板自身的边缘定位。或者，驱动电路可安装于将显示面板(在其边缘处)连接至一电子系统的其余部分的挠性电路元件上。在这两种情况下，驱动器均通常位于显示面板与所述电子系统其余部分的接口处。
图3A为一系统方块图，其显示一可包含各个方面的电子装置的某些实施例。在该实例性实施例中，所述电子装置包括一处理器21-其可为任何通用单芯片或多芯片微处理器，例如ARM、Pentium、Pentium II、Pentium III、PentiumIV、PentiumPro、8051、MIPS、Power PC、ALPHA，或任何专用微处理器，例如数字信号处理器、微控制器或可编程门阵列。按照业内惯例，可将处理器21配置成执行一个或多个软件模块。除执行一个操作系统外，还可将该处理器配置成执行一个或多个软件应用程序，包括网页浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。
图3A显示一电子装置的实施例，所述电子装置包括一连接至一处理器21的网络接口27，且根据某些实施例，所述网络接口可连接至一阵列驱动器22。网络接口27包括适当的硬件及软件，以使所述装置可通过一网络与另一装置(例如图1所示的服务器2)进行交互作用。处理器21连接至驱动控制器29，驱动控制器29又连接至一阵列驱动器22及帧缓冲器28。在某些实施例中，处理器21还连接至阵列驱动器22。阵列驱动器22连接至并驱动显示阵列30。图3A所示的各组件显示一干涉式调制器显示器的配置。然而，该配置也可在LCD中与LCD控制器及驱动器一起使用。如图3A所示，驱动控制器29通过一并联总线36连接至处理器21。尽管一驱动控制器29(例如一LCD控制器)通常作为一独立的集成电路(IC)与系统处理器21相关联，但这些控制器可按许多种方式进行构建。其可作为硬件嵌入于处理器21中、作为软件嵌入于处理器21中、或以硬件形式与阵列驱动器22完全集成。在一实施例中，驱动控制器29接收由处理器21产生的显示信息，将该信息适当地重新格式化以便高速传输至显示阵列30，然后将格式化后的信息发送至阵列驱动器22。
阵列驱动器22自驱动控制器29接收格式化后的信息并将视频数据重新格式化成一组平行的波形，该组平行的波形每秒许多次地施加至来自显示器的x-y像素阵列的数百条、有时数千条引线。现有的平板显示器控制器及驱动器(例如上文刚刚所述的)是设计成几乎只与需要一直刷新的显示器一同使用。由于双稳显示器(例如干涉式调制器阵列)不需要这种一直地刷新，因而可利用双稳显示器来实现可降低功率需求的特征。然而，如果使用与现有显示器一同使用的控制器及驱动器来操作双稳显示器，可能不能使双稳显示器的优点最佳化。因此，期望具有用于双稳显示器的改良的控制器及驱动器系统及方法。对于高速双稳显示器，例如上文所述的干涉式调制器，这些改良的控制器及驱动器较佳执行低刷新速率模式、视频速率刷新模式、及用于实现双稳调制器的独特功能的独特模式。根据本文所述的方法及系统，双稳显示器可配置成以各种方式降低功率需求。
在图3A所示的一实施例中，阵列驱动器22通过一绕过驱动控制器29的数据链路31自处理器21接收视频数据。数据链路31可包含串行外围接口(“SPI”)、I2C总线、串行总线、或任一种其他可具有的接口。在图3A所示的一实施例中，处理器21向阵列驱动器22提供阵列，以使阵列驱动器22能够优化显示阵列30(例如干涉式调制器显示器)的功率需要。在一实施例中，拟用于例如由服务器2所规定的显示器的一部分的视频数据可由数据包报头信息标识并通过数据链路31传输。此外，处理器21可将例如图形原语等原语沿数据链路31选路至阵列驱动器22。这些图形原语可对应于指令，例如用于绘制形状及文本的原语。
仍参见图3A，在一实施例中，视频数据可通过数据链路33自网络接口27提供至阵列驱动器22。在一实施例中，网络接口27分析自服务器2传输的控制信息，并决定是否应将输入的视频选路至处理器21或者阵列驱动器22。
在一实施例中，通过数据链路33提供的视频数据未如在许多实施例中的通常情形一般存储在帧缓冲器28中。还应了解，在某些实施例中，还可使用一第二驱动控制器(未图示)为阵列驱动器22提供视频数据。数据链路33可包含SPI、I2C总线或任一种其他可具有的接口。阵列驱动器22还可包括显示器的地址解码、行及列驱动器及类似装置。网络接口27还可至少部分地响应于在提供至网络接口27的视频数据中所内嵌的指令而将视频数据直接提供至阵列驱动器22。
所属领域的技术人员应了解，可使用仲裁逻辑来控制由网络接口27及处理器21进行的访问，以防止在阵列驱动器22处出现数据冲突。在一实施例中，一在处理器21上运行的驱动器通过在通常未由处理器21使用的时间间隔期间，例如在通常用于竖直消隐延迟及/或水平消隐延迟的时间间隔期间允许自网络接口27至阵列驱动器22的数据传输，来控制所述数据传输的定时。
较佳地，该设计允许服务器2绕过处理器21及驱动控制器29，并直接对显示阵列30的一部分进行寻址。例如，在所示实施例中，此允许服务器2直接对显示阵列30中的一预规定的显示阵列区域进行寻址。在一实施例中，在网络接口27与阵列驱动器22之间传送的数据量相对较低，因而使用例如集成电路间(I2C)总线或串行外围接口(SPI)总线等串行总线进行传送。然而，还应了解，在利用其他类型的显示器时，通常还将使用其他电路。通过数据链路33提供的视频数据可在无帧缓冲器28和几乎没有或根本没有来自处理器21的干预的情况下有利地显示。
图3A还显示一耦接至一驱动控制器29(例如干涉式调制器控制器)的处理器21的配置。驱动控制器29耦接至阵列驱动器22，阵列驱动器又连接至显示阵列30。在该实施例中，驱动控制器29实现显示阵列30的优化并向阵列驱动器22提供信息，而无需在阵列驱动器22与处理器21之间具有一单独的连接。在某些实施例中，处理器21可配置成与一驱动控制器29进行通信，驱动控制器29可包括一用于暂时存储一个或多个视频数据帧的帧缓冲器28。
如图3A所示，在一实施例中，阵列驱动器22包括向一像素显示阵列30提供信号的一行驱动电路24及一列驱动电路26。图2中所示的阵列剖面在图3A中以线1-1示出。对于MEMS干涉式调制器，所述行/列激励协议可利用图4A所示的这些装置的滞后性质。其可能需要例如一10伏的电位差来使一可移动层自释放状态变形至受激励状态。然而，当所述电压自该值降低时，在所述电压降低回至10伏以下时，所述可移动层将保持其状态。在图4A所示的实例性实施例中，在电压降低至2伏以下之前，可移动层不会完全释放。因此，在图4A所示的实例中，存在一大约为3-7伏的电压范围，在该电压范围内存在一施加电压窗口，在该窗口内所述装置稳定在释放或受激励状态。在本文中将其称为“滞后窗口”或“稳定窗口”。
对于一具有图4A所示滞后特性的显示阵列而言，行/列激励协议可设计成在行选通期间，向所选通行中将被激励的像素施加一约10伏的电压差，并向将被释放的像素施加一接近0伏的电压差。在选通之后，向像素施加一约5伏的稳态电压差，以使其保持在行选通使其所处的任何状态。在被写入之后，在该实例中，每一像素均承受一处于3-7伏的“稳定窗口”内的电位差。该特性使图2所示的像素设计在相同的所施加电压条件下稳定在一既有的激励状态或释放状态。由于干涉式调制器的每一像素，无论处于激励状态还是释放状态，基本上均是一由所述固定反射层及移动反射层所构成的电容器，因此，该稳定状态可在一滞后窗口内的电压下得以保持而几乎不消耗功率。如果所施加的电位恒定，则基本上没有电流流入像素。
在典型应用中，可通过根据第一行中所期望的一组受激励像素确定一组列电极而形成一显示帧。此后，将一行脉冲施加于第1行的电极，从而激励与所确定的列线对应的像素。此后，将所确定的一组列电极变成与第二行中所期望的一组受激励像素对应。此后，将一脉冲施加于第2行的电极，从而根据所确定的列电极来激励第2行中的相应像素。第1行的像素不受第2行的脉冲的影响，因而保持其在第1行的脉冲期间所设定到的状态。可按顺序性方式对全部系列的行重复上述步骤，以形成所述的帧。通常，通过以某一所期望帧数/秒的速度连续连续重复该过程来用新显示数据刷新及/或更新这些帧。还有很多种用于驱动像素阵列的行及列电极以形成显示阵列帧的协议为人们所熟知并可加以使用。
图3B显示一客户机装置7的一实施例。实例性客户机40包括一外壳41、一显示器42、一天线43、一扬声器44、一输入装置48、及一麦克风46。外壳41通常由所属领域的技术人员所熟知的许多种制造工艺中的任何一种制成，包括注射成型及真空成形。另外，外壳41可由许多种材料中的任何一种制成，包括但不限于塑料、金属、玻璃、橡胶及陶瓷，或其一组合。在一实施例中，外壳41包括可与其它具有不同颜色或包含不同标志、图片或符号的可移动部分互换的可移动部分(未示出)。
实例性客户机40的显示器42可为众多种显示器中的任何一种，包括如上文参照例如图2、3A及4-6所述的双稳显示器。
在其他实施例中，显示器42包括例如上文所述的等离子体显示器、EL、OLED、STN LCD或TFT LCD等平板显示器、或例如CRT或其他电子管装置等非平板显示器，这些显示器为所属领域的技术人员所熟知。然而，为便于说明本实施例，显示器42包括一如本文所述的干涉式调制器显示器。
图3C示意性地显示实例性显示装置40的一实施例中的组件。所示实例性显示客户机40包括一外壳41且可包括其他至少部分地封闭在外壳41内的组件。例如，在一实施例中，实例性客户机2040包括一网络接口27，该网络接口27包括一耦接至一收发器47的天线43。收发器47连接至处理器21，处理器21又连接至调节硬件52。调节硬件52连接至一扬声器44及一麦克风46。处理器21还连接至一输入装置48及一驱动控制器29。驱动控制器29耦接至一帧缓冲器28并耦接至阵列驱动器22，阵列驱动器22又耦接至一显示阵列30。一电源50根据该特定实例性客户机40的设计的要求向所有组件提供功率。
网络接口27包含天线43及收发器47，以使实例性客户机40可通过一网络3与另一装置(例如图1所示的服务器2)进行通信。在一实施例中，网络接口27还可具有某些处理功能，以降低对处理器21的要求。天线43为业内技术人员习知的任一种用于发射和接收信号的天线。在一实施例中，该天线根据IEEE802.11标准(包括IEEE 802.11(a)，(b)，或(g))来发射及接收RF信号。在另一实施例中，该天线根据蓝牙(BLUETOOTH)标准来发射及接收RF信号。倘若为蜂窝式电话，则该天线被设计成接收CDMA、GSM、AMPS或其他用于在无线移动电话网络中进行通信的习知信号。收发器47对自天线43接收的信号进行预处理，以使其可由处理器21接收及进一步处理。收发器47还处理自处理器21接收到的信号，以使其可通过天线43自实例性客户机40发射。
处理器21通常控制实例性客户机40的总体运行，当然如下文所更详细说明，运行控制也可与服务器2(未图示)共享或赋予服务器2。在一实施例中，处理器21包括一微控制器、CPU、或用于控制实例性客户机40的运行的逻辑单元。调节硬件52通常包括用于向扬声器44发送信号及从麦克风46接收信号的放大器及滤波器。调节硬件52可为实例性客户机40内的离散组件，或者可并入处理器21或其他组件内。
输入装置48使用户能够控制实例性客户机40的运行。在一实施例中，输入装置48包括一小键盘(例如一QWERTY键盘或一电话小键盘)、一按钮、一开关、一触敏屏幕、一压敏或热敏薄膜。
在一实施例中，麦克风是实例性客户机40的输入装置。在使用麦克风向装置输入数据时，可由用户提供语音命令来控制实例性客户机40的运行。
在一实施例中，驱动控制器29、阵列驱动器22、及显示阵列30适用于本文所述的任一类型的显示器。举例而言，在一实施例中，驱动控制器29是一传统的显示控制器或一双稳显示控制器(例如一干涉式调制器控制器)。在另一实施例中，阵列驱动器22为一传统驱动器或一双稳显示驱动器(例如一干涉式调制器显示器)。在又一实施例中，显示阵列30是一典型的显示阵列或一双稳显示阵列(例如一包含一干涉式调制器阵列的显示器)。
电源50为许多种能量存储装置中的任一种，此在所属领域内众所周知。例如，在一实施例中，电源50为一可再充电的蓄电池，例如一镍-镉蓄电池或一锂离子蓄电池。在另一实施例中，电源50为一可再生能源、电容器或太阳能电池，包括一塑料太阳能电池及太阳能电池涂料。在另一实施例中，电源50配置成从墙上的插座接收电力。
在一实施例中，阵列驱动器22包含一寄存器，该寄存器可设定至一预定义的值，以指示所输入视频流为一交错格式且应以一交错格式显示于双稳显示器上，而不将视频流转换成渐进扫描格式。通过这种方式，双稳显示器不需要对交错视频数据进行交错-渐进扫描转换。
在某些实施方案中，控制可编程性如上所述存在于一可位于电子显示系统中的数个位置上的显示控制器中。在某些情形中，控制可编程性存在于位于电子显示系统与显示器组件自身之间的接口处的阵列驱动器22中。所属领域的技术人员将知，可在任意数量的硬件及/或软件组件中及在不同的配置中实施上述优化。
在一实施例中，电路是嵌入于阵列驱动器22中，以利用如下事实大多数图形控制器的输出信号集合均包含一用于描绘显示阵列30中被寻址的水平有源区域的信号。该水平有源区域可通过驱动控制器29中的寄存器设定值来改变。这些寄存器设定值可由处理器21来改变。该信号通常被称为显示器使能(DE)信号。此外，大多数显示器视频接口均利用一行脉冲(LP)或一水平同步化(HSYNC)信号，以指示一行数据的结束。一对LP进行计数的电路可确定当前行的竖直位置。当根据来自处理器21(发出水平区域的信号)的DE及LP计数器电路(发出竖直区域的信号)对刷新信号进行调节时，即可构建一区域更新功能。
在一实施例中，一驱动控制器29与阵列驱动器22集成在一起。这种实施例在例如蜂窝式电话、手表及其他小面积显示器等高度集成的系统中很常见。此一集成阵列驱动器22内的专用电路首先确定哪些像素、因而哪些行需要刷新，且仅选择那些具有已发生变化的像素的行进行更新。借助这种电路，可按非顺序性次序、视图像内容而变化地对特定的行进行寻址。该实施例的优点在于，由于仅需要通过接口发送已发生变化的视频数据，因而可减小处理器21与显示阵列30之间的数据速率。通过降低处理器21与阵列驱动器22之间所需的有效数据速率，可改善系统的功率消耗、抗噪声性及电磁干扰问题。
图4及图5显示一种用于在图3所示的3×3阵列上形成一显示帧的可能的激励协议。图4B显示一组可用于具有图4A所示滞后曲线的像素的可能的行及列电压电平。在图4A/4B的实施例中，激励一像素可包括将相应的列设定至-Vbias，并将相应的行设定至+ΔV-其可分别对应于-5伏及+5伏。释放像素则可通过将相应的列设定至+Vbias并将相应的行设定至相同的+ΔV、由此在所述像素两端形成一0伏的电位差来实现。在那些其中行电压保持0伏的行中，像素稳定于其最初所处的状态，而与该列处于+Vbias还是-Vbias无关。同样，激励一像素可包括将相应的列设定至+Vbias、将相应的行设定至+ΔV-其可分别对应于5伏及-5伏。释放像素则可通过将相应的列设定至-Vbias并将相应的行设定至相同的-ΔV、由此在所述像素两端形成一0伏的电位差来实现。在那些其中行电压保持0伏的行中，像素稳定于其最初所处的状态，而与该列处于+Vbias还是-Vbias无关。
图5B为一显示一系列行及列信号的时序图，这些信号施加于图3A所示的3×3阵列，其将形成图5A所示的显示布置，其中受激励像素为非反射性。在写入图5A所示的帧之前，像素可处于任何状态，在该实例中，所有的行均处于0伏，且所有的列均处于+5伏。在这些所施加电压下，所有的像素稳定于其现有的受激励状态或释放状态。
在图5A所示的帧中，像素(1，1)、(1，2)、(2，2)、(3，2)及(3，3)受到激励。为实现这一效果，在第1行的“行时间”期间，将第1列及第2列设定为-5伏，并将第3列设定为+5伏。此不会改变任何像素的状态，因为所有像素均保持处于3-7伏的稳定窗口内。此后，通过一自0伏上升至5伏然后又下降回至0伏的脉冲来选通第1行。由此激励像素(1，1)和(1，2)并释放像素(1，3)。阵列中的其它像素均不受影响。为将第2行设定为所期望状态，将第2列设定为-5伏，并将第1列及第3列设定为+5伏。此后，向第2行施加相同的选通脉冲将激励像素(2，2)并释放像素(2，1)和(2，3)。同样，阵列中的其它像素均不受影响。类似地，通过将第2列和第3列设定为-5伏并将第1列设定为+5伏来对第3行进行设定。第3行的选通脉冲将第3行像素设定为图5A所示的状态。在写入帧之后，行电位为0，而列电位可保持在+5或-5伏，且此后显示器将稳定于图5A所示的布置。应了解，可对由数十或数百个行和列构成的阵列使用相同的程序。还应了解，用于实施行和列激励的电压的定时、顺序及电平可在以上所述的一般原理内变化很大，且上述实例仅为实例性，可使用任何激励电压方法。
按照上述原理运行的干涉式调制器的详细结构可千变万化。例如，图6A-6C显示移动镜结构的三种不同实施例。图6A为图2所示实施例的剖面图，其中在正交的支撑件18上沉积一反射性材料条带14。在图6B中，反射材料14仅在隅角处在系链32上附接至支撑件18。在图6C中，反射材料14悬吊在一可变形层34上。由于反射材料14的结构设计及所用材料可在光学特性方面得到优化，且可变形层34的结构设计和所用材料可在所期望机械特性方面得到优化，因此该实施例具有若干优点。在许多公开文件中，包括(例如)第2004/0051929号美国公开申请案中，描述了各种不同类型干涉装置的制造。可使用很多种人们所熟知的技术来制成上述结构，包括一系列材料沉积、图案化及蚀刻步骤。
图7显示一工艺流程的实施例，其显示一客户机装置7控制过程的高级流程图。该流程图描述由一连接至一网络3的客户机装置7(例如膝上型计算机4、PDA 5或移动电话6)用于以图形方式显示通过网络3自一服务器2接收到的视频数据的过程。视实施例而定，可对图7中的状态进行删除、添加及重排。
再次参见图7，自状态74开始，客户机装置7通过网络3向服务器2发送一指示客户机装置7已为视频作好准备的信号。在一实施例中，用户可通过接通例如移动电话等电子装置来开始图7所示过程。然后进行至状态76，客户机装置7启动其控制过程。下文将参照图8进一步论述启动一控制过程的实例。
图8显示一工艺流程的实施例，该图显示一用于启动及运行一控制过程的客户机装置7控制过程的流程图。该流程图更详细地显示参照图7所述的状态76。视实施例而定，可对图8中的状态进行删除、添加及重排。
在决策状态84开始，客户机装置7确定客户机装置7处的活动是否需要启动客户机装置7处的一应用程序、或者服务器2是否已向客户机装置7传输一应用程序以供执行、或者服务器2是否已向客户机装置7传输一执行一驻存于客户机装置7处的应用程序的请求。如果不需要启动一应用程序，则客户机装置7保持处于决策状态84。在启动一应用程序后，进行至状态86，客户机装置7启动一使客户机装置接收及显示视频数据的过程。所述视频数据可自服务器2流式传输、或者可下载至客户机装置7的存储器以供以后访问。视频数据可为视频、或静止图像、或文本或图片信息。视频数据还可具有各种压缩编码方式、并可为交错或渐进扫描的视频数据，且具有各种不同的刷新速率。显示阵列30可分割成具有任意形状及尺寸的区域，其中每一区域接收具有仅为该区域所特有的特性(例如刷新速率或压缩编码方式)的视频数据。这些区域可改变视频数据特性及形状和尺寸。这些区域可开启和关闭并可重新开启。与视频数据一起，客户机装置7还可接收控制数据。控制数据可包括自服务器2发送至客户机装置7的关于例如视频数据特性(例如压缩编码方式、刷新速率、及交错的或渐进扫描的视频数据)的命令。控制数据可包含用于分割显示阵列30的控制指令、以及用于显示阵列30的不同区域的不同指令。
在一实例性实施例中，服务器2通过一无线网络3向一PDA发送控制数据及视频数据，以在显示阵列30的右上角产生一连续更新的时钟、在显示阵列30的左上角产生一以幻灯片形式显示的图片、沿显示阵列30的下部区域产生一场球赛的周期性更新的得分、及在整个显示阵列30上产生连续滚动的一提醒购买面包的云状泡泡提醒标记。对应于以幻灯片形式显示的照片的视频数据在下载后驻存于PDA存储器中，且为一交错格式。时钟及球赛视频数据是自服务器2流式传输文本。提醒标记是具有图形的文本，其为渐进扫描格式。应了解，此处所示仅为一实例性实施例。也可具有其他实施例，且这些实施例由状态86囊括并仍归属于本说明的范畴内。
进行至决策状态88，客户机装置7查找一来自服务器2的命令，例如一重新定位显示阵列30的一区域的命令、一改变显示阵列30的一区域的刷新速率的命令、或一退出命令。
在自服务器2接收一命令后，客户机装置7进行至决策状态90，并确定在处于决策状态88时所接收到的命令是否是一退出命令。如果在处于决策状态90时，确定在处于决策状态88时所接收的命令是一退出命令，则客户机装置7继续进行至状态98，停止执行所述应用程序并复位。客户机装置7还可将状态或其他信息传送至服务器2，及/或可自服务器2接收这种类似的通信。如果在处于决策状态90时确定出在处于决策状态88时自服务器2接收的命令不是退出命令，则客户机装置7返回至状态86。如果在处于决策状态88时，未自服务器2接收到命令，则客户机装置7进行至决策状态92，在决策状态92中，客户机装置7查找一来自用户的命令，例如一停止更新显示阵列30的一区域的命令、或一退出命令。如果在处于决策状态92时，客户机装置7未自用户接收到命令，则客户机装置7返回至决策状态88。如果在处于决策状态92时，自用户接收到一命令，则客户机装置7进行至决策状态94，在决策状态94中，客户机装置7确定在决策状态92中接收到的命令是否是一退出命令。如果在处于决策状态94时，在处于决策状态92时自用户接收到的命令不是一退出命令，则客户机装置7自决策状态94进行至状态96。在状态96处，客户机装置7向服务器2发送在处于状态92时所接收的用户命令，例如一停止更新显示阵列30的一区域的命令，此后其返回至决策状态88。如果在处于决策状态94时，确定出在处于决策状态92时所接收的来自用户的命令是一退出命令，则客户机装置7继续进行至状态98，并停止执行所述应用程序。客户机装置7还可将状态或其他信息传送至服务器2，及/或可自服务器2接收这种类似的通信。
图9显示一由服务器2用于向客户机装置7发送视频数据的控制过程。服务器2向客户机装置7发送控制信息及视频数据以供显示。视实施例而定，可对图9中的状态进行删除、添加或重排。
自状态124开始，服务器2在实施例(1)中等待一通过网络3来自客户机装置7的数据请求，或者在实施例(2)中，服务器2发送视频数据而不等待来自客户机装置7的数据请求。这两个实施例囊括了其中服务器2或客户机装置7可发起使视频数据自服务器2发送至客户机装置7的请求的情形。
服务器2继续进行至决策状态128，在决策状态128中确定是否已接收到来自客户机装置7的指示客户机装置7已准备就绪的响应(就绪指示信号)。如果在处于状态128时未接收到就绪指示信号，则服务器2保持处于决策状态128直至接收到一就绪指示信号。
一旦接收到就绪指示信号，服务器2即进行至状态126，在状态126中，服务器2向客户机装置7发送控制数据。所述控制数据可自服务器2流式传输、或者可下载至客户机装置7的存储器以供以后访问。所述控制数据可将显示阵列30分割成具有任意形状及尺寸的区域，并可为某一特定区域或所有区域定义视频数据特性，例如刷新速率或交错格式。控制数据可使这些区域开启或关闭或重新开启。
继续进行至状态130，服务器2发送视频数据。所述视频数据可自服务器2流式传输、或者可下载至客户机装置7的存储器以供以后访问。视频数据可包括运动图像、或静止图像、文本或图片图像。视频数据还可具有各种压缩编码方式、并可为交错或渐进扫描的视频数据，且具有各种不同的刷新速率。每一区域可接收具有仅为该区域所特有的特性(例如刷新速率或压缩编码方式)的视频数据。
服务器2进行至决策状态132，在决策状态132中，服务器2查找一来自用户的命令，例如一停止更新显示阵列30的一区域的命令、增大刷新速率的命令、或退出命令。如果在处于决策状态132时，服务器2自用户接收到一命令，则服务器2进行至状态134。在状态134处，服务器2执行在状态132中自用户接收到的命令，然后进行至决策状态138。如果在处于决策状态132时，服务器2未自用户接收到命令，则服务器2进行至决策状态138。
在状态138中，服务器2确定客户机装置7是否需要采取措施，例如采取措施接收及存储视频数据以供后续显示、增大数据传输速率、或期望下一组视频数据为交错格式。如果在处于决策状态138时，服务器2确定出需要客户机采取一措施，则服务器2进行至状态140，在状态140中，服务器2向客户机装置7发送一采取该措施的命令，此后服务器2进行至状态130。如果在处于决策状态138时，服务器2确定出不需要客户机采取一措施，则服务器2进行至决策状态142。
继续进行至决策状态142，服务器2决定是否结束数据传输。如果在决策状态142中，服务器2决定不结束数据传输，则服务器2返回至状态130。如果在处于决策状态142时，服务器2决定结束数据传输，则服务器2进行至状态144，在状态144中，服务器2结束数据传输并向客户机发送一退出消息。服务器2也可向客户机装置7传送状态信息或其他信息，及/或可自客户机装置7接收这种类似的通信。
图10为一显示一驱动电路及对应显示器的典型配置的方块图。例如，图10中所示的组件显示一用于驱动一LCD 240的LCD驱动电路的典型配置，所述LCD驱动电路具有一LCD驱动控制器220及一LCD驱动器230。
在图10中，LCD驱动控制器220通常与相关电子系统的处理器21(例如个人计算机、个人数字助理或数字电话的处理器21)联合使用。尽管驱动控制器220通常作为独立的集成电路(IC)与处理器21相关联，然而这种驱动控制器220可按许多种方式构建。例如，驱动控制器220可作为硬件嵌入于处理器21中、作为软件嵌入于处理器21中、或以硬件形式与阵列驱动器230完全集成。在一实施例中，驱动控制器220接收由处理器21产生的显示信息、将该信息适当地重新格式化以便高速传输至显示阵列240、并将格式化后的信息发送至驱动器230以用于在显示阵列240上显示视频数据。
图11为一简化的方块图，其显示图3A所示电子装置的一个实施例。在该实施例中，所述装置包括连接至驱动控制器29的处理器21。双稳阵列驱动器22通过数据链路31连接至处理器21并连接至驱动控制器29。阵列驱动器22向双稳显示阵列30提供信号以显示视频数据。在该实施例中，显示阵列30为一干涉式调制器显示器。阵列驱动器22可有利地配置成利用一个或多个会减小显示阵列30的功率需求的显示过程。下文将进一步地详细论述这些显示过程中的数个过程。
如图11所示，阵列驱动器22可自用于控制典型显示器(例如LCD)的驱动控制器29接收视频数据。为利用可用于刷新及/或更新双稳显示元件的显示过程，阵列驱动器22还通过一数据链路31耦接至处理器21。处理器21配置成为双稳显示元件执行有利的显示过程。数据链路31可为任一种适于将显示信号自处理器21传送至阵列驱动器22的数据链路。在一实施例中，数据链路31可包括一串行外围接口(“SPI”)或另一适当的接口。在图11所示实施例中，处理器21向阵列驱动器22提供指令以根据会减小显示阵列30的功率需求的显示过程来显示数据。图11所示实施例使得在驱动电路包括一可广泛得到的并非专门配置用于驱动双稳显示阵列的驱动控制器29(例如LCD控制器)-例如非双稳驱动控制器时，能够利用显示阵列30的特征。通过使用一普通的、可广泛得到的驱动控制器，可降低构建显示阵列的特征的成本及复杂度。
图12为一流程图，其显示一根据图11所示驱动电路的实施例在一双稳显示元件阵列上显示数据的过程400的一实施例。具体而言，图12中的过程400显示使用图11所示的非双稳驱动控制器29来驱动一显示阵列30。
在过程400的状态410中，阵列驱动器22自一非双稳驱动控制器29接收视频数据。由于驱动控制器29为一非双稳驱动控制器，因而驱动控制器29并不向阵列驱动器22提供显示信号来根据一可有利地利用双稳显示元件的特性的特定显示方案在显示阵列30上显示数据。因此，并非自驱动控制器29接收显示信号，在状态420中，阵列驱动器22使用图11中所示的数据链路22自处理器21接收显示信号。在状态430中，由于已接收到视频数据及合适的显示信号，因而在状态430中使用自处理器21接收到的显示信号在显示阵列30上显示视频数据。在图3A所示的一替代实施例中，阵列驱动器22通过网络接口27(图3A)自服务器2(图1)接收显示信号。在此一实施例中，服务器2配置成确定一用于在阵列30上显示视频数据的显示过程并向阵列驱动器22发送对应的显示信号以相应地在阵列30上显示视频数据。
图13为一显示图3A所示电子装置的另一实施例的简化的方块图。在图13中，处理器21连接至驱动控制器29，在本实施例中，驱动控制器29为一双稳驱动控制器。驱动控制器29连接至阵列驱动器22，阵列驱动器又连接至显示阵列30。在本实施例中，驱动控制器29配置为具有显示器更新及刷新过程并向阵列驱动器22提供可降低在显示阵列30上显示数据所需的功率的信号，而无需在阵列驱动器22与处理器21之间具有单独的连接。该实施例进一步显示于图14中，图14显示一用于根据图13所示实施例在一双稳显示元件阵列上显示数据的过程500。在过程500的状态510中，一阵列驱动器22自一双稳驱动控制器29接收视频数据。在状态520中，阵列驱动器22还自双稳驱动控制器29接收显示信号。在状态530中，使用自驱动控制器29接收到的显示信号在显示阵列30上显示视频数据。
如大多数平板显示器一般，双稳显示器在帧更新期间消耗其大部分功率。因此，为节约功率，希望能够控制双稳显示器的更新频率。例如，如果一视频流的相邻帧之间的变化微乎其微，则可更不频繁地刷新显示器，而几乎不会或根本不会损及图像品质。作为一实例，在典型PC台式应用中，在干涉式调制器显示器上显示的图像品质将不会因刷新速率降低而变差，这是因为干涉式调制器显示器不易于如大多数其他显示器一般因降低刷新速率而造成闪烁。因此，在某些应用的运行中，PC显示系统可降低例如干涉式调制器等双稳显示元件的刷新速率，而对显示器的输出的影响非常小。
同样地，如果显示装置的刷新速率高于显示器馈给的帧速率，则显示装置可通过降低刷新速率来降低功率需求。尽管在例如LCD等通常的显示器上不可能降低刷新速率，然而双稳显示器(例如干涉式调制器显示器)却可使像素元件的状态保持一更长的时间周期，因而可在需要时降低刷新速率。作为一实例，如果在一PDA上显示的视频流的帧速率为15Hz且双稳PDA显示器能够以每秒60次的速率进行刷新(刷新速率为1/60sec＝16.67ms)，则一典型的双稳显示器可每一数据帧多达四次地对显示器进行更新。例如，15Hz的帧速率是每66.67ms更新一次。对于一刷新速率为16.67ms的双稳显示器，每一帧可在显示装置上显示多达66.67ms/16.67ms＝4次。然而，显示装置的每一次刷新均需要一定的功率，因而可通过降低对显示装置进行更新的次数来降低功率。至于上述实例，当使用双稳显示装置时，可每一视频帧消除多达3次刷新而不会影响显示器的输出。更具体而言，由于双稳显示器中像素的接通及断开状态不需要对像素进行刷新即可得到保持，因而一来自视频流的数据帧仅需要在显示装置上更新一次，然后一直保持到一新的视频帧准备进行显示为止。因此，双稳显示器可通过在可得到一新的视频帧之前不加以刷新地进行显示来降低功率需求。
在一实施例中，根据一可编程的“跳帧计数值”来跳过视频流中的若干帧。参见图11及13，在某些实施例中，显示阵列驱动器22可编程为跳过双稳显示器可具有的若干次刷新。在一实施例中，阵列驱动器22中的一寄存器存储一代表一跳帧计数值的值，例如0、1、2、3、4、5等等。然后，阵列驱动器22可访问该寄存器，以便确定对显示阵列30进行刷新的频率。例如，值0、1、2、3、4及5可分别表示驱动器每一帧、每隔一个帧、每三个帧、每四个帧、每五个帧、及每六个帧更新一次。在一实施例中，该寄存器可通过一通信总线(并行型或串行型)或一直接的串行链路(例如，通过一SPI)进行编程。在另一实施例中，寄存器可自与一驱动控制器(例如，驱动控制器29(图12))的直接连接来编程。同时，为在上述高速数据传输链路以外不再需要任何串行或并行的通信通道，可在控制器处将寄存器编程信息嵌入数据传输流内并在驱动器处自该流抽取出。
在一实施例中，显示阵列30的用户决定将存储在阵列驱动器22中的跳帧计数值。然后，用户可根据例如双稳显示器的具体用途来周期性地更新该跳帧计数值。在另一实施例中，处理器21或驱动控制器29配置成监测显示阵列30的使用并自动修改跳帧计数值。例如，驱动控制器29可确定一视频馈给中各顺序性帧的变化很小，因而将跳帧计数值设定为一大于0的值。在图11所示实施例中，处理器21可配置成通过数据链路31或通过嵌入于高速数据流中的数据来传送跳帧计数值。在一实施例中，处理器21或驱动控制器29可部分地根据一由用户所选的视频品质及当时的视频特性来设定跳帧计数值。
所述控制器的其中一个中心功能是将代表拟在显示器上显示的图像的数据格式化并发送至驱动器。该图像数据通常驻存在其中驻存有所述控制器的系统的存储器的一特定部分中。由于显示阵列30在维持一图像时不需要一直更新，因而在一实施例中，驱动控制器29或处理器21监测存储器的相关图像数据部分的变化并仅将图像数据中与已发生变化的图像部分相关联的部分发送至双稳显示器。通过这种方式，可通过仅更新显示器的已发生变化的部分来减少对显示阵列30的改变。视具体双稳显示器的能力而定，这些变化可在逐一像素基础上进行发送、在一既可界定竖直界限也可界定水平界限的矩形区域基础上进行发送、或在一仅界定竖直尺寸的矩形区域基础上进行发送。
类似于上文所述的跳帧优化的实施方案，可通过阵列驱动器22中的一个或多个寄存器来实施区域更新优化，其中所述寄存器可由驱动控制器29自动编程或者由处理器21编程。在一实施例中，阵列驱动器22包含可界定整个显示区域的一部分的寄存器。在运行中，阵列驱动器22可将所述寄存器所界定的部分的显示数据传递至显示阵列30。因而，除减少所需的像素变化数量、从而降低显示阵列30的功率需求外，还因将仅使用驱动控制器29与显示阵列30之间数据带宽的一减小的部分而进一步实现功率的降低。在一实施例中，例如，一移动电话上的双稳显示器可在显示器的角落处以HH.MM.SS.格式显示当前时间。驱动控制器29或处理器21可自动地及/或根据用户的输入来确定当前只更新双稳显示器的一小部分并调整寄存器中的值来界定该区域。因此，仅刷新显示器中正在变化的那一部分。在本实例中，也可设定一跳帧寄存器来与区域更新结合使用。更具体而言，可将跳跃速率寄存器设定成使区域更新寄存器中所界定的区域例如每秒仅更新一次。通过这种方式，可通过各种优化的组合来更进一步降低功率。
大多数作为计算机图形显示的图像是以完全“渐进性”方式在每一帧时间中自顶部向底部扫描，其中渐进性意味着自显示器的顶部向显示器的底部依次扫描每一行。然而，大多数娱乐内容，例如在TV接收器、VCR、及其他消费者电子设备上显示的内容是以“交错”方式进行接收及显示。本文中所用术语“交错”意指在一个视频帧时间中扫描图像中的第1、第3、第5及所有其余奇数行，然后在下一视频帧时间中扫描第2、第4、第6及所有其余偶数行。此种通常称作“半帧”的变化形式使图像数据经过视频系统时必须采用的速率降低了50％。
由于大多数现代的计算机图形系统以及基本上所有平板式消费者电子显示系统仅使用渐进式扫描，因而为在渐进式扫描显示器上进行显示，通常将交错的素材转化成渐进式扫描格式。这通常由一具有强大计算能力的IC(或一组IC)以实时方式实现，所述IC在每一偶数行帧中内插入奇数行数据并在每一奇数行帧中内插入偶数行数据。然而，由于可按任一次序扫描双稳显示器的各行，因而显示阵列30可直接接收并写入至双稳显示装置中的恰当的行。因而，可通过在偶数行帧中选择每隔一个偶数行并在奇数行帧中选择每隔一个奇数行，而在双稳显示器上显示交错视频内容。因此，在双稳显示器上可显示交错视频，而无需进行交错视频的内插且不会如在其他显示器类型中一般出现图像品质的损失。
在一实施例中，阵列驱动器22包含一寄存器，该寄存器可设定至一预定义的值，以指示所输入视频流为一交错格式且应以一交错格式显示于双稳显示器上，而不将视频流转换成渐进扫描格式。通过这种方式，显示阵列30不需要对交错数据进行交错-渐进扫描转换。在一实施例中，一与未内置有此种特征的双稳驱动器(例如阵列驱动器22)一同使用的双稳控制器(例如驱动控制器29)将辨别显示阵列30的这种能力，产生正确的行地址脉冲并将图像数据正确地排成序列以实现相同的结果。
上述三种优化方式可有利地相互平行地运用，以便以降低的帧速率在显示器的一部分上显示交错视频数据。
在某些实施方案中，控制可编程性如上所述存在于一可位于电子显示系统中的数个位置上的显示控制器中。
在某些情形中，控制可编程性存在于位于电子显示系统与显示器组件自身之间的接口处的阵列驱动器中。所属领域的技术人员将知，可在任意数量的硬件及/或软件组件中及在不同的配置中实施上述优化。
图15为一显示一阵列驱动器(例如图3A中所示阵列驱动器22)的示意图，所述阵列驱动器配置成使用一区域更新优化过程。作为一实例性实施例，此处所提及的电路显示于图3A中。阵列驱动器22包含一行驱动电路24及一列驱动电路26。在图15所示的实施例中，电路嵌入于一阵列驱动器22中，以使用一包含于驱动控制器29的输出信号集合中的信号来描绘显示阵列30中正被寻址的有效区域。用于描绘有效区域的信号通常称为显示器使能(DE)信号。显示阵列30的有效区域可通过驱动控制器29中的寄存器设定值来确定，并可由处理器21(图3A)加以改变。嵌入于阵列驱动器22中的电路可监测该DE信号并使用其来选择性地对显示器的某些部分进行寻址。此外，大多数显示器视频接口均利用一行脉冲(LP)或一水平同步化(HSYNC)信号，以指示一行数据的结束。一对LP进行计数的电路可确定当前行的竖直位置。当根据来自处理器21(发出水平区域的信号)的DE及LP计数器电路(发出竖直区域的信号)对刷新信号进行调节时，即可构建一区域更新功能。行驱动电路24所施加的信号(例如-ΔV、0、或+ΔV电压电平)是在DE被使能时由一行脉冲接收器的值来确定。对于一具体的行，如果接收到一行脉冲且DE信号未现用，则行电压电平不会改变，但一计数器递增计数。当DE信号现用且接收到行脉冲时，行驱动电路24在所述行上施加所需的电压电平。如果行脉冲计数器指示所述行处于显示器的一待更新的区域中，则在所述行上施加所需的信号。否则，不施加信号。
图16是一显示一可与一阵列驱动器集成在一起的控制器的示意图。在图16所示实施例中，一驱动控制器与一阵列驱动器集成在一起。所述集成驱动控制器及驱动器内的专用电路首先确定哪些像素、因而哪些行需要刷新，且仅选择及更新那些具有已发生变化的像素的行。借助这种电路，可按非顺序性次序、视图像内容而变化地对特定的行进行寻址。该实施例较佳，这是因为仅发生变化的视频数据需要通过集成控制器及驱动器电路与阵列驱动电路之间的接口进行传送，且可降低处理器与显示阵列30之间的刷新速率。降低处理器与显示控制器之间的有效刷新速率会降低功率消耗、提供抗噪声性、并减轻系统的电磁干扰问题。
尽管上文详细说明是显示、说明及指出本发明的适用于各种实施例的新颖特征，然而应了解，所属领域的技术人员可在形式及细节上对所示装置或工艺的作出各种省略、替代及改变，此并不背离本发明的精神。应知道，由于某些特征可与其他特征相独立地使用或付诸实践，因而可在一并不提供本文所述的所有特征及优点的形式内实施本发明。
权利要求
1.一种经配置以在一双稳显示元件阵列上显示视频数据的系统，所述系统包括一经配置以接收视频数据的处理器；一包含一双稳显示元件阵列的显示器；一驱动控制器，其与所述处理器进行数据通信并经配置以自所述处理器接收视频数据；及一阵列驱动器，其经配置以自所述驱动控制器接收视频数据并自所述处理器接收显示信号，并进一步经配置以使用所述显示信号在所述双稳显示元件阵列上显示所述视频数据。
2.如权利要求1所述的系统，其中所述双稳显示元件阵列包含多个干涉式调制器。
3.如权利要求1所述的系统，其中所述驱动控制器是一非双稳显示驱动控制器。
4.如权利要求1所述的系统，其中所述显示信号控制在所述双稳显示元件阵列上显示所述视频数据的速率。
5.如权利要求1所述的系统，其中所述显示信号包含由所述阵列驱动器用于控制所述双稳显示元件阵列的一驱动方案的指令。
6.如权利要求1所述的系统，其中所述阵列驱动器经配置以根据所述显示信号将所述阵列划分成一个或多个区域。
7.如权利要求1所述的系统，其中所述阵列驱动器自所述处理器接收区域信息，所述区域信息标识所述双稳显示元件阵列的一双稳显示元件组，且其中所述显示信号用于控制所述所标识的双稳显示元件组的一刷新速率。
8.如权利要求1所述的系统，其中所述阵列驱动器进一步配置成以一交错格式显示所述视频数据。
9.如权利要求1所述的系统，其进一步包括一与所述处理器电连通的存储装置，其中所述处理器与所述显示器电连通，且所述处理器经配置以处理图像数据。
10.如权利要求9所述的系统，其进一步包括一经配置以向所述处理器发送所述图像数据的图像源模块。
11.如权利要求10所述的系统，其中所述图像源模块包括一接收器、收发器、及发射器中的至少一个。
12.如权利要求9所述的系统，其进一步包括一输入装置，其经配置以接收输入数据并将所述输入数据传送至所述处理器。
13.一种制造一用于在一双稳显示元件阵列上显示视频数据的系统的方法，所述方法包括提供一经配置以接收视频数据的处理器；提供一包含一双稳显示元件阵列的显示器；提供一驱动控制器，所述驱动控制器与所述处理器进行数据通信并经配置以自所述处理器接收视频数据；及提供一阵列驱动器，所述阵列驱动器与所述驱动控制器进行数据通信并经配置以自所述驱动控制器接收视频数据，并与所述处理器进行数据通信以自所述处理器接收显示信号，所述阵列驱动器经配置以使用所述显示信号在所述显示器上显示所述视频数据。
14.一种通过如权利要求13所述的方法制造的用于显示视频数据的系统。
15.一种用于在一双稳显示元件阵列上显示视频数据的系统，所述系统包括一处理器；一包含一双稳显示元件阵列的显示器；一连接至所述处理器的驱动控制器，所述驱动控制器经配置以自所述处理器接收视频数据并提供所述视频数据及用于在所述双稳显示元件阵列上显示所述视频数据的显示信号；及一连接至所述驱动控制器及所述显示器的阵列驱动器，所述阵列驱动器经配置以自所述驱动控制器接收所述视频数据及显示信号、并使用所述显示信号在所述双稳显示元件阵列上显示所述视频数据。
16.如权利要求15所述的系统，其中所述双稳显示元件阵列包含干涉式显示元件。
17.如权利要求15所述的系统，其中所述阵列驱动器经配置以根据所述显示信号将所述阵列划分成一个或多个区域。
18.如权利要求15所述的系统，其中所述显示信号包含用于控制在所述双稳显示元件阵列上显示所述视频数据的速率的信息。
19.如权利要求15所述的系统，其中所述阵列驱动器进一步配置成以一交错格式显示所述视频数据。
20.如权利要求15所述的系统，其中所述阵列驱动器自所述处理器接收区域信息，所述区域信息标识所述双稳显示元件阵列的一双稳显示元件组，且其中所述显示信号用于控制所述所标识的双稳显示元件组的一刷新速率。
21.如权利要求15所述的系统，其中所述显示信号包含由所述阵列驱动器用于控制所述双稳显示元件阵列的一驱动方案的指令。
22.一种显示数据的方法，其包括将显示信号自一处理器传输至一双稳显示元件阵列的一驱动器；及更新在所述双稳显示元件阵列上显示的一图像，其中所述更新基于所述所传输的显示信号。
23.如权利要求22所述的方法，其进一步包括确定视频数据的一显示速率；及至少部分地根据所述所确定的显示速率来产生显示信号。
24.如权利要求22所述的方法，其进一步包括执行所述所传输的显示信号的至少一部分，其中所述所执行的显示信号用于控制所述双稳显示元件阵列所显示的所述图像的更新频率。
25.如权利要求22所述的方法，其进一步包括使用包含于所述显示信号中的划分信息将所述阵列划分成一个或多个双稳显示元件组，其中更新一所显示的图像包括更新在所述阵列的所述一个或多个双稳显示元件组上显示的一图像，其中所述一个或多个组中的每一组均以一由包含于所述显示信号中的信息所规定的刷新速率来更新。
26.如权利要求22所述的方法，其中所述双稳显示元件阵列包含复数个干涉式调制器。
27.如权利要求22所述的方法，其中所述显示信号自一驱动控制器传输至一阵列驱动器。
28.如权利要求22所述的方法，其中所述显示信号自一处理器传输至一阵列驱动器。
29.如权利要求22所述的方法，其中更新在所述阵列上所显示的一图像包括以一交错格式显示所述图像。
30.一种用于在一双稳显示器上显示视频数据的系统，其包括用于将显示信号自一处理器传输至一双稳显示元件阵列的一驱动器的构件；及用于更新由所述双稳显示元件阵列所显示的一图像的构件，其中所述更新基于所述所传输的显示信号。
31.如权利要求30所述的系统，其中所述双稳显示元件阵列包含多个干涉式调制器。
32.如权利要求30所述的系统，其中所述传输构件包括一阵列驱动器；及一将所述显示信号传输至所述阵列驱动器的驱动控制器。
33.如权利要求30所述的系统，其中所述传输构件包括一阵列驱动器；及一将所述显示信号传输至所述阵列驱动器的处理器。
34.如权利要求30所述的系统，其中所述更新构件包括一阵列驱动器。
35.如权利要求30所述的系统，其另外包括用于确定视频数据的一显示速率的构件，其中所述显示信号至少部分地基于所述所确定的显示速率。
36.如权利要求30所述的系统，其中所述确定构件包括所述处理器，其中所述处理器经配置以监测所述阵列的使用以确定所述显示速率。
37.如权利要求30所述的系统，其中所述确定构件包括一驱动控制器，其中所述驱动控制器经配置以监测所述阵列的使用以确定所述显示速率。
38.如权利要求30所述的系统，其另外包括用于确定正使用的一组所述干涉式调制器的构件，且其中更新所述所显示的图像是对所述双稳显示元件组实施。
39.如权利要求38所述的系统，其中所述用于确定的确定构件包括一驱动控制器。
40.如权利要求38所述的系统，其中所述确定构件包括一处理器。
41.一种系统，其包括一中央处理单元；复数个双稳显示元件；及一驱动控制器，其经配置以自所述中央处理单元接收视频数据并以一可动态修改的刷新周期通过所述复数个双稳显示元件来显示所述视频数据。
42.如权利要求41所述的系统，其另外包括一经配置以检测任一双稳显示元件的状态的检测电路。
43.如权利要求41所述的系统，其中所述驱动控制器响应于检测到一先前状态而修改所述复数个双稳显示元件的一子集的一状态。
44.如权利要求41所述的系统，其另外包括一激励产生器，其用于产生对所述双稳显示元件之一的一电激励；及一检测电路，其经配置以检测对所述所产生的电激励的一响应。
45.如权利要求41所述的系统，其另外包括一帧缓冲器；所述驱动控制器中的一第一接口，所述第一接口经配置以接收视频数据并将所述视频数据存储在所述帧缓冲器中；及所述驱动控制器中的一第二接口，所述第二接口经配置以接收视频数据并独立于所述帧缓冲器将所述视频数据传输至所述复数个双稳显示元件。
46.一种经配置以在一双稳显示元件阵列上显示视频数据的系统，所述系统包括用于接收视频数据的第一构件；用于在一可观看的元件阵列上显示视频数据的构件；用于自所述用于接收视频数据的第一构件接收视频数据的第二构件；及第三构件，其用于自所述用于接收视频数据的第二构件接收视频数据、自所述用于接收视频数据的第一构件接收显示信号、并使用所述显示信号来更新在所述阵列上显示的一图像。
47.如权利要求46所述的系统，其中所述第一接收构件包括一处理器。
48.如权利要求46所述的系统，其中所述显示构件包括一双稳显示元件阵列。
49.如权利要求46所述的系统，其中所述第二接收构件包括一非双稳驱动控制器。
50.如权利要求46所述的系统，其中所述第三接收构件包括一阵列驱动器。
51.如权利要求46所述的系统，其中所述显示信号控制在所述双稳显示元件阵列上显示所述视频数据的一速率。
52.一种用于在一双稳显示元件阵列上显示视频数据的系统，其包括用于提供视频数据的构件；用于显示视频数据的构件；及用于自所述用于提供视频数据的构件接收所述视频数据并以一可动态修改的刷新周期来更新所述用于显示视频数据的构件上的所述视频数据的构件。
53.如权利要求52所述的系统，其中所述提供构件包括一中央处理单元。
54.如权利要求52所述的系统，其中所述显示构件包括复数个双稳显示元件。
55.如权利要求52所述的系统，其中所述接收构件包括一驱动控制器。
56.一种用于在一双稳显示元件阵列上显示视频数据的方法，所述方法包括提供将在所述双稳显示元件阵列上显示的视频数据；在一驱动控制器中接收所述视频数据；及通过将所述视频数据以一可动态修改的刷新周期提供至所述阵列来显示所述视频数据。
57.如权利要求56所述的方法，其进一步包括检测任一双稳显示元件的状态，其中所述驱动控制器响应于检测一先前状态而修改所述复数个双稳显示元件的一子集的一状态。
58.如权利要求56所述的方法，其进一步包括产生对所述双稳显示元件之一的一电激励；及确定对所述所产生的电激励的响应。
59.如权利要求56所述的方法，其进一步包括在所述驱动控制器中的一第一接口中接收视频数据；将来自所述第一接口的所述视频数据存储于一帧缓冲器中；在所述驱动控制器中的一第二接口中接收视频数据；及独立于所述帧缓冲器将所述视频数据自所述第二接口传输至所述阵列驱动器。
60.一种用于在一双稳显示元件阵列上显示视频数据的系统，其通过如下工艺制成提供一经配置以接收视频数据的处理器；提供一包含一双稳显示元件阵列的显示器；提供一驱动控制器，所述驱动控制器与所述处理器进行数据通信并经配置以自所述处理器接收视频数据；及提供一阵列驱动器，所述阵列驱动器与所述驱动控制器进行数据通信并经配置以自所述驱动控制器接收视频数据，并与所述处理器进行数据通信以自所述处理器接收显示信号，所述阵列驱动器经配置以使用所述显示信号在所述显示器上显示所述视频数据。
61.一种通过如权利要求60所述的方法制成的用于显示视频数据的系统。
全文摘要
本发明揭示用于提供视频数据及显示信号的方法及系统。在一实施例中，一系统配置成在一双稳显示元件阵列上显示视频数据，其中所述系统包括一处理器、一包含一双稳显示元件阵列的显示器、一连接至所述处理器并配置成自所述处理器接收视频数据的驱动控制器、及一阵列驱动器，所述阵列驱动器配置成自所述驱动控制器接收视频数据及自所述处理器接收显示信号、并使用所述显示信号在双稳显示元件阵列上显示所述视频数据。在另一实施例中，一种在一双稳显示器上显示数据的方法包括将显示信号自一处理器传输至一双稳显示元件阵列的驱动器、并更新在所述双稳显示元件阵列上显示的图像，其中所述更新是基于来自所述驱动器的信号并在周期性基础上实施，所述周期至少部分地基于所传输的显示信号。
文档编号G09G3/20GK1755434SQ2005101035
公开日2006年4月5日 申请日期2005年9月21日 优先权日2004年9月27日
发明者杰弗里·B·桑普塞尔, 卡伦·泰格尔, 米特兰·马修 申请人:Idc公司