用于防止干涉式调制器静电放电的方法及装置的制作方法

专利名称：用于防止干涉式调制器静电放电的方法及装置的制作方法
技术领域：
本发明的技术领域涉及微机电系统(MEMS)。
背景技术：
微机电系统(MEMS)包括微机械元件、激励器及电子元件。微机械元件可采用沉积、蚀刻或其他可蚀刻掉衬底及/或所沉积材料层的若干部分或可添加若干层以形成电和机电装置的微机械加工工艺制成。一种类型的MEMS装置被称为干涉式调制器。干涉式调制器可包含一对导电板，其中之一或二者均可全部或部分地透明及/或为反射性，且在施加一个适当的电信号时能够相对运动。其中一个板可包含一沉积在一衬底上的静止层，另一个板可包含一通过一气隙与该静止层隔开的金属隔板。上述装置具有广泛的应用范围，且在此项技术中，利用及/或修改这些类型装置的特性、以使其性能可用于改善现有产品及制造目前尚未开发的新产品将颇为有益。

发明内容
本文所述的系统、方法及装置均具有多个方面，任一单个方面均不能单独决定其所期望特性。现在，对其更主要的特性进行简要论述，此并不限定本发明的范围。在查看这一论述，尤其是在阅读了标题为“具体实施方式

”的部分之后，人们即可理解本文所述各实施例如何提供优于其他方法及显示装置的优点。
一实施例提供一种MEMS装置，其包括一可移动元件；一电导体，其经构造以载送一可有效地激励所述可移动元件的激励电流；及一以可操作方式附接至所述电导体的保护元件。所述保护元件经构造以至少部分地将由所述电导体载送的过电流分流接地。所述可移动元件、电导体及保护元件集成于一衬底上。
另一实施例提供一种MEMS装置，其包括一用于激励一可移动元件的构件及一用于防止所述激励构件出现过电流的构件。所述激励构件与保护构件集成于一衬底上。
另一实施例提供一种干涉式调制器，其包括一电极，其与一衬底相集成并经构造以载送一激励电流；及一保护元件，其连接至所述电极并经构造以至少部分地将由所述电极载送的一过电流分流接地。所述保护元件与所述衬底相集成。
另一实施例提供一种显示装置，其包括一衬底、复数个形成于所述衬底上的干涉式调制器、及复数个在所述衬底上与所述复数个干涉式调制器相集成的保护元件。所述复数个保护元件电连接以至少部分地防止所述复数个干涉式调制器出现静电放电。
另一实施例提供一种制作一干涉式调制器装置的方法，其包括在一衬底上沉积一第一电极层、在所述第一电极层上沉积一牺牲层、在所述牺牲层上沉积一第二电极层。所述方法还包括在所述衬底上沉积复数个经掺杂的半导体层及在所述衬底上形成一接地层。所述接地层及所述复数个经掺杂的半导体层经构造以将由所述第一电极层及所述第二电极层中至少一个所载送的过电流分流接地。
下文将对这些及其他实施例进行更详细地说明。


现在，将参照旨在例示而非限定本发明的较佳实施例的图式(未按比例绘示)来说明本发明的这些及其它特征。
图1为一等轴图，其显示一干涉式调制器显示器的一实施例的一部分，其中一第一干涉式调制器的一可移动反射层处于一弛豫位置，且一第二干涉式调制器的一可移动反射层处于一受激励位置。
图2为一系统方框图，其显示一包含一3×3干涉式调制器显示器的电子装置的一实施例。
图3为图1所示干涉式调制器的一实例性实施例的可移动镜位置与所施加电压的关系图。
图4为一组可用于驱动干涉式调制器显示器的行和列电压的示意图。
图5A显示在图2所示的3×3干涉式调制器显示器中的一个实例性显示数据帧。
图5B显示可用于写入图5A所示帧的行信号及列信号的一个实例性时序图。
图6A为一图1所示装置的剖面图。
图6B为一干涉式调制器的一替代实施例的一剖面图。
图6C为一干涉式调制器的另一替代实施例的一剖面图。
图7为一干涉式调制器装置阵列、对应的行引线及列引线、以及实例性静电保护元件的示意性平面图。
图8为一保护元件的一实施例的侧视剖面图。
图9为一保护元件的一替代实施例的侧视剖面图。
图10为一具有集成保护元件的干涉式调制器装置阵列中单个干涉式调制器装置的一实施例的侧视剖面图。
图11为一具有集成保护元件的干涉式调制器装置阵列中单个干涉式调制器装置的一互补实施例的侧视剖面图。
图12A为一标准齐纳二极管的电路图，图12B为一对应的标准齐纳二极管ESD保护元件的一实施例的侧视剖面图。
图13A为一低电容齐纳二极管的电路图，图13B为一对应的低电容齐纳二极管ESD保护元件的一实施例的侧视剖面图。
图14A为一对称齐纳二极管的电路图，图14B为一对应的对称齐纳二极管ESD保护元件的一实施例的侧视剖面图。
图15A为一背对背齐纳二极管的电路图，图15B为一对应的背对背齐纳二极管ESD保护元件的一实施例的侧视剖面图。
图16A为一低电容对称二极管的电路图，图16B为一对应的低电容对称二极管ESD保护元件的一实施例的侧视剖面图。
图17A-17G显示一用于制作图10所示集成干涉式调制器的工艺的一实施例的各个方面。
图18A与18B为系统方块图，其显示一包括复数个干涉式调制器的视觉显示装置的一实施例。
具体实施例方式
一较佳实施例是一种具有集成静电放电(ESD)保护元件的干涉式调制器。所述保护元件可为二极管，例如背对背齐纳(Zener)二极管、标准齐纳二极管、低电容齐纳二极管、对称齐纳二极管、及低电容对称二极管。所述集成保护元件可通过在干涉式调制器衬底上沉积经适当构造的掺杂半导体层来形成。
下文说明是针对本发明的某些具体实施例。不过，本发明可通过许多种不同的方式实施。在本说明中，会参照附图，在附图中，相同的部件自始至终使用相同的编号标识。根据以下说明容易看出，本发明可在任一构造用于显示图像-无论是动态图像(例如视频)还是静态图像(例如静止图像)，无论是文字图像还是图片图像-的装置中实施。更具体而言，本发明可在例如(但不限于)以下等众多种电子装置中实施或与这些电子装置相关联移动电话、无线装置、个人数据助理(PDA)、手持式计算机或便携式计算机、GPS接收器/导航器、照像机、MP3播放器、摄录机、游戏机、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如里程表显示器等)、驾驶舱控制装置及/或显示器、照相机景物显示器(例如车辆的后视照相机显示器)、电子照片、电子告示牌或标牌、投影仪、建筑结构、包装及美学结构(例如一件珠宝上的图像显示器)。与本文所述MEMS装置具有类似结构的MEMS装置也可用于非显示应用，例如用于电子切换装置。
图1中显示一个含有一干涉式MEMS显示元件的干涉式调制器显示器实施例。在这些装置中，像素处于亮状态或暗状态。在亮(开(on)或打开(open))状态下，显示元件将入射可见光的一大部分反射至用户。在处于暗(关(off)或关闭(closed))状态下时，显示元件几乎不向用户反射入射可见光。视不同的实施例而定，可颠倒“开”与“关”状态的光反射性质。MEMS像素可构造成主要在所选色彩下反射，以除黑色和白色之外还可实现彩色显示。
图1为一等轴图，其显示一视觉显示器的一系列像素中的两相邻像素，其中每一像素包含一MEMS干涉式调制器。在某些实施例中，一干涉式调制器显示器包含一由这些干涉式调制器构成的行/列阵列。每一干涉式调制器包括一对反射层，该对反射层定位成彼此相距一可变且可控的距离，以形成一至少具有一个可变尺寸的光学谐振空腔。在一实施例中，其中一个反射层可在两个位置之间移动。在本文中称为弛豫状态的第一位置上，该可移动层的位置距离一固定的局部反射层相对远。在第二位置上，该可移动层的位置更近地靠近该局部反射层。根据可移动反射层的位置而定，从这两个层反射的入射光会以相长或相消方式干涉，从而形成各像素的总体反射或非反射状态。
在图1中显示的像素阵列部分包括两个相邻的干涉式调制器12a和12b。在左侧的干涉式调制器12a中，显示一可移动的高度反射层14a处于一弛豫位置，该弛豫位置距一固定的局部反射层16a一预定距离。在右侧的干涉式调制器12b中，显示一可移动的高度反射层14b处于一受激励位置处，该受激励位置靠近固定的局部反射层16b。
固定层16a、16b导电、局部透明且局部为反射性，并可通过(例如)在一透明衬底20上沉积一个或多个各自为铬及氧化铟锡的层而制成。所述各层被图案化成平行条带，且可形成一显示装置中的行电极，如将在下文中所进一步说明。可移动层14a、14b可形成为由沉积在支柱18顶部的一或多个沉积金属层(与行电极16a、16b正交)及一沉积在支柱18之间的中间牺牲材料构成的一系列平行条带。在牺牲材料被蚀刻掉以后，这些可变形的金属层14a、14b与固定的金属层通过一规定的气隙19隔开。这些可变形层可使用一具有高度导电性及反射性的材料(例如铝)，且该些条带可形成一显示装置中的列电极。
在未施加电压时，空腔19保持位于层14a、16a之间，且可变形层处于如图1中像素12a所示的一机械弛豫状态。然而，在向一所选行和列施加电位差之后，在所述行和列电极相交处的对应像素处形成的电容器被充电，且静电力将这些电极拉向一起。如果电压足够高，则可移动层发生形变，并被压到固定层上(可在固定层上沉积一介电材料(在该图中未示出)，以防止短路，并控制分隔距离)，如图1中右侧的像素12b所示。无论所施加的电位差极性如何，该行为均相同。由此可见，可控制反射与非反射像素状态的行/列激励与传统的LCD及其他显示技术中所用的行/列激励在许多方面相似。
图2至图5B显示一个在一显示应用中使用一干涉式调制器阵列的实例性过程及系统。图2为一系统方框图，该图显示一可体现本发明各方面的电子装置的一个实施例。在该实例性实施例中，所述电子装置包括一处理器21，其可为任何通用单芯片或多芯片微处理器，例如ARM、Pentium、Pentium II、PentiumIII、Pentium IV、PentiumPro、8051、MIPS、Power PC、ALPHA，或任何专用微处理器，例如数字信号处理器、微控制器或可编程门阵列。按照业内惯例，可将处理器21配置成执行一个或多个软件模块。除执行一个操作系统外，还可将该处理器配置成执行一个或多个软件应用程序，包括网页浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。
在一实施例中，处理器21还配置成与一阵列控制器22进行通信。在一实施例中，该阵列控制器22包括向一像素阵列30提供信号的一行驱动电路24及一列驱动电路26。图1中所示的阵列剖面图在图2中以线1-1示出。对于MEMS干涉式调制器，所述行/列激励协议可利用图3所示的这些装置的滞后性质。其可能需要例如一10伏的电位差来使一可移动层自弛豫状态变形至受激励状态。然而，当所述电压自该值降低时，在所述电压降低回至10伏以下时，所述可移动层将保持其状态。在图3的实例性实施例中，在电压降低至2伏以下之前，可移动层不会完全弛豫。因此，在图3所示的实例中，存在一大约为3-7伏的电压范围，在该电压范围内存在一施加电压窗口，在该窗口内所述装置稳定在弛豫或受激励状态。在本文中将其称为“滞后窗口”或“稳定窗口”。对于一具有图3所示滞后特性的显示阵列而言，行/列激励协议可设计成在行选通期间，向所选通行中将被激励的像素施加一约10伏的电压差，并向将被弛豫的像素施加一接近0伏的电压差。在该选通后，所述像素暴露于约5伏特的稳态电压差以使其保持于行选通脉冲使其所处的状态。在写入后，每一像素都会具有一处于本实例中3-7伏特“稳定窗口”内的电位差。该特性使图1所示的像素设计在相同的所施加电压条件下稳定在一既有的激励状态或弛豫状态。由于干涉式调制器的每一像素，无论处于激励状态还是弛豫状态，实质上均是一由所述固定反射层及移动反射层所构成的电容器，因此，该稳定状态可在一滞后窗口内的电压下得以保持而几乎不消耗功率。如果所施加的电位恒定，则基本上没有电流流入像素。
在典型应用中，可通过根据第一行中所期望的一组受激励像素确定一组列电极而形成一显示帧。此后，将一行脉冲施加于第1行的电极，从而激励与所确定的列线对应的像素。此后，将所确定的一组列电极变成与第二行中所期望的一组受激励像素对应。此后，将一脉冲施加于第2行的电极，从而根据所确定的列电极来激励第2行中的相应像素。第1行的像素不受第2行的脉冲的影响，因而保持其在第1行的脉冲期间所设定到的状态。可按顺序性方式对全部系列的行重复上述步骤，以形成所述的帧。通常，通过以某一所期望帧数/秒的速度连续重复该过程来用新显示数据刷新及/或更新这些帧。还有很多种用于驱动像素阵列的行及列电极以形成显示帧的协议亦为人们所熟知，且可用于本发明。
图4、5A及图5B显示一种用于在图2所示的33阵列上形成一显示帧的可能的激励协议。图4显示一组可用于具有图3所示滞后曲线的像素的可能的行及列电压电平。在图4的实施例中，激励一像素包括将适当的列设定至-Vbias，并将适当的行设定至+ΔV，其可分别对应于-5伏及+5伏。弛豫像素则是通过将适当的列设定至+Vbias并将适当的行设定至相同的+ΔV、由此在所述像素两端形成一0伏的电位差来实现。在那些其中行电压保持0伏的行中，像素稳定于其最初所处的状态，而与该列处于+Vbias还是-Vbias无关。
图5B为一显示一系列行及列信号的时序图，该些信号施加于图2所示的3×3阵列，其将形成图5A所示的显示布置，其中受激励像素为非反射性。在写入图5A所示的帧之前，像素可处于任何状态，在该实例中，所有的行均处于0伏，且所有的列均处于+5伏。在这些所施加电压下，所有的像素稳定于其现有的受激励状态或弛豫状态。
在图5A所示的帧中，像素(1，1)、(1，2)、(2，2)、(3，2)及(3，3)受到激励。为实现这一效果，在第1行的一“行时间”期间，将第1列及第2列设定为-5伏，将第3列设定为+5伏。此不会改变任何像素的状态，因为所有像素均保持处于3-7伏的稳定窗口内。此后，通过一自0伏上升至5伏然后又下降回至0伏的脉冲来选通第1行。由此激励像素(1，1)和(1，2)并使像素(1，3)弛豫。阵列中的其它像素均不受影响。为将第2行设定为所期望状态，将第2列设定为-5伏，将第1列及第3列设定为+5伏。此后，向第2行施加相同的选通脉冲将激励像素(2，2)并使像素(2，1)和(2，3)弛豫。同样，阵列中的其它像素均不受影响。类似地，通过将第2列和第3列设定为-5伏，并将第1列设定为+5伏对第3行进行设定。第3行的选通脉冲将第3行像素设定为图5A所示的状态。在写入帧之后，行电位为0，而列电位可保持在+5或-5伏，且此后显示将稳定于图5A所示的布置。应了解，可对由数十或数百个行和列构成的阵列使用相同的程序。还应了解，用于实施行和列激励的电压的时序、顺序及电平可在以上所述的一般原理内变化很大，且上述实例仅为实例性，任何激励电压方法均可用于本发明。
按照上述原理运行的干涉式调制器的详细结构可千变万化。例如，图6A-6C显示移动镜结构的三种不同实施例。图6A为图1所示实施例的剖面图，其中在正交延伸的支撑件18上沉积一金属材料条带14。在图6B中，可移动的反射材料14仅在隅角处在系链32上附接至支撑件。在图6C中，可移动的反射材料14悬吊在一可变形层34上。由于反射材料14的结构设计及所用材料可在光学特性方面得到优化，且可变形层34的结构设计和所用材料可在所期望机械特性方面得到优化，因此该实施例具有若干优点。在许多公开文件中，包括例如第2004/0051929号美国公开申请案中，描述了各种不同类型干涉装置的生产。可使用很多种人们所熟知的技术来制成上述结构，此包括一系列材料沉积、图案化及蚀刻步骤。
MEMS装置(例如干涉式调制器)易于因静电放电(ESD)事件而受到损坏。ESD是电荷在两种处于不同电位的材料之间的转移。材料可通过各种方式带有静电。例如，可因两种相似或不相似的材料的接触及分离而形成静电电荷，例如，人在地板上行走时，会随着鞋底接触地板表面然后与地板表面分离而产生静电电荷。也可通过其他方式，例如感应、离子轰击、或接触另一带电物体，而在材料上形成静电电荷。带静电电荷的材料上的静电电位可达成千上万伏。
MEMS装置可在例如制造、封装、测试或使用期间当装置及/或金属引线与各种表面接触及分离时变得带有静电电荷。静电电荷转移至MEMS装置或从MEMS装置转移出静电电荷就是ESD事件的一实例。因出现ESD事件而流过的电流可损坏MEMS装置，这是因为MEMS装置组件的尺寸相对较小而可能涉及的电压相对较高。例如，MEMS装置中的电导体可设计成在约0.1至约25伏的电压范围内工作。因ESD事件而引起的上千伏的静电电位可引起过大的电流，这些过大的电流例如会导致金属熔化、结击穿及/或氧化物失效，从而造成装置损坏及/或失效。本文中所用术语“过大的电流”是指MEMS装置的电导体中的电流值超过导体被设计成载送的电流值或者为一可导致损坏或有可能导致损坏含有或附接至该电导体的MEMS装置的值。术语“MEMS装置”包括处于制造、封装、测试过程中及/或附接至其他装置的MEMS装置，因而包括“未释放”的MEMS装置(即有一牺牲材料占据着将在此后容纳运动的空腔)及经部分释放的MEMS装置、以及已并入其他产品或装置内的MEMS装置。例如，术语“干涉式调制器”既包括正在工作的干涉式调制器也包括未释放的干涉式调制器。
一实施例提供一种MEMS装置，该MEMS装置至少部分地由一保护元件来防止出现过大的电流(例如由ESD事件所致的电流)。该MEMS装置可包括一可移动元件及一电导体，所述电导体经构造以载送一可有效地激励所述可移动元件的激励电流。该MEMS装置也可包括一保护元件，该保护元件以可操作方式附接至所述电导体并经构造以至少部分地将由所述电导体载送的过电流分流接地。所述可移动元件、电导体及保护元件较佳集成于一衬底上。下文将就一干涉式调制器来显示一MEMS装置实施例的各个方面。然而，应了解，这些方面也适用于其他干涉式调制器构造(例如图6所示的构造)及其他MEMS装置。
图7为一包含复数个干涉式调制器装置102的干涉式调制器阵列100的示意性平面图，在本实施例中，所述复数个干涉式调制器装置102排列成一基本呈矩形的阵列。所述复数个干涉式调制器装置102通过对应的行线104及列线106互连。这些行线104及列线106为电导体，其以一交叠的取向大体在整个阵列100上延伸，以便可通过对对应的交叉行线104及列线106进行寻址来对阵列100中的每一干涉式调制器装置102进行寻址。
干涉式调制器阵列100及其各单独的干涉式调制器装置102在意外地经受过大的电流(例如因ESD事件而引起)时可能易于受到损坏或故障。因此，干涉式调制器阵列100设置有复数个保护元件110，在本实施例中，所述复数个保护元件110一一对应地设置至每一行线104及列线106。然而，在其他实施例中，复数个行线104及/或列线106可并联连接至单个保护元件110，且在又一实施例中，单个行线104或列线106可连接至多个保护元件110。因而，图7中所示行线104或列线106与保护元件110之间的一一对应关系只是一个特定实施例。
各保护元件110互连于对应的行线104及列线106之间，其互连方式使出现于行线104或列线106上的过电流可通过一对应的保护元件110分流接地，以减小对应的干涉式调制器装置102受到损坏或故障的可能性。图7显示具有用于背对背齐纳二极管结构的电路性质的保护元件110。然而，应了解，这只是保护元件110的一个特定实施例，且在其他实施例中，也可使用包括二极管(例如按照雪崩击穿机理工作)、熔丝、有效开关的限幅电路或类似元件在内的其他电路元件作为保护元件110。保护元件110可为对称保护元件，包括例如在图14-16中所示并在下文中所述的保护元件。
图8以侧视剖面图形式更详细地显示一保护元件110的一个实施例。在该实施例中，一个一般对应于行线104或列线106的电导体连接至一重掺杂的n+型半导体层112。植入、沉积或按各种各样的其他已知方式形成一由重掺杂的p+型半导体114形成的井结构。形成一重掺杂的n+型半导体层115并将其进一步连接至一电路接地点111。重掺杂的n+型半导体层115可包含与在重掺杂n+型半导体层112中所用的相同材料或者包含一不同材料。n+型半导体112、p+型半导体114及n+型半导体115一同界定一n-p-n结，从而形成一对应于图7所示背对背齐纳二极管110实施例的电路。半导体层112、114及115较佳包含通过等离子体增强化学蒸气沉积(“PECVD”)沉积而成的非晶硅。
图9显示一保护元件110′的一替代实施例，保护元件110′的运行类似于图8所示的保护元件110，但区别在于p+型半导体并非如图8所示在n+型半导体层112内形成为一井结构，而是在图9所示保护元件110′的实施例中，p+型半导体114′在n+型半导体层112′上形成为一覆盖层。一重掺杂的n+型半导体层115′形成于层114′上并连接至电路接地点111。
因此，在一实施例中，行线104或列线106上的意外的过电流将对保护元件110的n-p-n结引起一反偏压且如果其值足够大，将导致p-n结反向击穿。发生反向击穿时的值可通过控制半导体112、114、115中掺杂剂的量及这些层的厚度来选择。通常，非晶硅半导体层112、114、115中p+及n+掺杂剂的浓度约为1018cm-3或更高(掺杂剂原子/立方厘米)，且每一层112、114、115的厚度均介于约500至约5000范围内。反向击穿通常是遵循齐纳激励、雪崩机理及/或其一组合。保护元件110使相对大的反向击穿电流能够以一种在许多情形中不会损坏保护元件110的方式通过保护元件110传导。因此，在这些实施例中，视干涉式调制器阵列100所经受的意外过电流的值而定，保护元件110可为多种ESD事件提供保护。
图10以侧视剖面图形式显示一设置有一集成的或内置的保护元件110的干涉式调制器阵列100中一单独干涉式调制器装置102的一个替代实施例。在该实施例中，干涉式调制器装置102包含一衬底116，衬底116基本上光学透明并为干涉式调制器阵列100提供结构支撑。一光学层120形成于衬底116上。在该实施例中，光学层120包含一氧化铟锡(ITO)层及一铬层。光学层120的作用方式类似于上文所论述的图1中的反射层16。光学层120为一电导体并至少部分地光学透明，且在本文中可称作电极。
一介电层122形成于光学层120上。在运行期间，介电层122可防止光学层120与一可移动的机械层/镜层126之间出现电电路。机械层/镜层126通过复数个竖向延伸的支柱124支撑于衬底116上。机械层/镜层126为一电导体并具有光学反射性，且在本文中可称作电极。机械层/镜层126的作用方式类似于在图1中所示并在上文中所论述的可移动反射层14。机械层/镜层126与支柱124一同在机械层/镜层126与介电层122之间的中间空间中界定一间隙130。在运行期间，光学层120与机械层/镜层126均载送一激励电流，该激励电流可按上文参照图1所述的大体方式有效地激励机械层/镜层126。
图10还显示干涉式调制器阵列100进一步包含一设置于衬底116上的集成保护元件110。保护元件110包含沉积于光学层120上的n+型半导体层112、沉积于n+型半导体层112上的p+型半导体层114、及沉积于p+型半导体层114上的n+型半导体115。层112、114、115由此形成一为图9所示大体类型的背对背齐纳二极管。保护元件110设置于衬底116上、干涉式调制器阵列100的一外边缘或周边处或附近。保护元件110附接至一接地层132，该接地层132形成于n+型半导体115上并连接至一电路接地点(未图示)。接地层132为一电导体并包含金属(在所示实施例中为铝)。保护元件110连接至光学层120(一电导体)，并构造成使出现于光学层120上的意外的过电流(例如ESD事件)对由n+型半导体115、p+型半导体114及n+型半导体112所界定的n-p-n结施以偏压，从而使该n-p-n结构反向击穿并至少部分地将由光学层120载送的过电流分流接地。本发明并不受限于运行理论，因而也可使用其他用于将过电流分流接地的机理来取代或附加于n-p-n结构的反向击穿。
图11为又一实施例的侧视剖面图，其中一干涉式调制器阵列100包含布置于衬底116上的一干涉式调制器102及一集成保护元件110。图11所示保护元件110的实施例的运行基本类似于参照图10所示及所述的保护元件110的实施例，但区别在于图11中的保护元件110在结构上互补并构造成连接至干涉式调制器102的机械层/镜层126。应了解，机械层/镜层126或光学层120可形成为行线104或列线106，此视阵列100的具体构造以及用于将对应电导体指定为行线104或列线106的规约而定。
在图11所示实施例中，保护元件110连接至干涉式调制器102的机械层/镜层126。图11所示保护元件110基本上类似于图10所示保护元件110，只是n+型半导体112、p+型半导体114、n+型半导体115及接地层132相对于图10所示布置反置。因此，以类似于前面所述的方式，出现于机械层/镜层126上的过电流会对由n+型半导体115、p+型半导体114及n+型半导体112所界定的n-p-n结施以反偏压，从而将该过电流的至少一部分分流至接地层132。因而，保护元件110会对干涉式调制器装置102提供保护以防止出现意外的过电流，例如因一个或多个ESD事件引起的过电流。
如图7所示及上文所述，保护元件及干涉式调制器可按各种构造布置，以形成一包含复数个干涉式调制器及复数个保护元件的显示装置。例如，任一特定干涉式调制器可具有两个电极，其中第一个电极附接至一第一保护元件、第二个电极附接至一第二保护元件。较佳地，所述复数个干涉式调制器及所述复数个保护元件集成于一衬底上。本文中所用术语“集成”是指通过半导体制作技术(例如沉积及图案化)形成于同一衬底上的组件。可按各种方式在一衬底上实现集成。例如，在图10及11所示实施例中，干涉式调制器102(包括可移动电极126及电极120)与保护元件110在基本相同的水平面集成于衬底116上。应了解，图1-17未必按比例绘制，因而，例如，各个结构之间的相对尺寸及距离可不同于在所示实施例中所显示。
图7-8显示具有用于背对背齐纳二极管结构的电路性质的保护元件110，图10-11显示这一保护元件110与衬底116的集成。然而，在例如图10-11所示构造中或在其他构造中，除保护元件110外，还可使用其他保护元件，或者可使用其他保护元件来取代保护元件110。例如，图12-16显示适于在MEMS装置中用作集成保护元件的各种二极管电路图及对应的二极管层构造。在图12-16中的每一图中，可通过所属技术领域的技术人员所知的PECVD技术来沉积各个n、p、n+及p+层，层的厚度及掺杂级应通过例行试验选择成使由此得到的保护元件在一可提供所需保护程度的过电流电平下出现反向击穿。通常，n，p，n+及p+层包含非晶硅，其中p+及n+层的掺杂剂浓度为1018cm-3或更高(掺杂剂原子/立方厘米)、p及n层的掺杂剂浓度则小于1018cm-3(掺杂剂原子/立方厘米)。图12-16中所示的每一n，p，n+及p+层的厚度通常均处于约500至约5000范围内，但在特定情形中可更大或更小。在图12-16中的每一图中，应了解，各个n，p，n+及p+层可按相反的次序沉积，此视干涉式调制器及以可操作方式连接有保护元件的电导体的构造而定。例如，如上文所述，图11所示保护元件110的构造与图10所示保护元件110互补。
图12显示一标准齐纳二极管电路图(图12A)及一对应的集成的标准齐纳二极管保护元件110-12的侧视剖面图(图12B)。图12B显示一沉积至一接地层132(连接至一未图示的电路接地点)上的重掺杂的p+型半导体层114、及一沉积至层114上的重掺杂的n+型半导体层115。一电导体(一般对应于行线104或列线106)形成于n+型半导体115上。
图13显示一低电容齐纳二极管电路图(图13A)及一对应的集成的低电容齐纳二极管保护元件110-13的侧视剖面图(图13B)。图13B显示一沉积至一接地层132(连接至一未图示的电路接地点)上的重掺杂p+型半导体层114、及一沉积至层114上的重掺杂n+型半导体层115。一n型半导体层117沉积至层115上，且一p型半导体层118沉积至层117上。一电导体(一般对应于行线104或列线106)形成于p型半导体118上。
图14显示一对称齐纳二极管电路图(图14A)及一对应的集成的对称齐纳二极管保护元件110-14的侧视剖面图(图14B)。图14B显示一沉积至一接地层132(连接至一未图示的电路接地点)上的重掺杂p+型半导体层114、及一沉积至层114上的重掺杂n+型半导体层115。一重掺杂的p+型半导体层119沉积至层115上。重掺杂的p+型半导体119可包含重掺杂的p+型半导体114中所用的相同材料或者包含一不同材料。一电导体(一般对应于行线104或列线106)形成于重掺杂的p+型半导体119上。
图15显示一背对背齐纳二极管电路图(图15A)及一对应的集成的背对背齐纳二极管保护元件110-15的侧视剖面图(图15B)。一类似的背对背齐纳二极管保护元件110′显示于图9中。图15B显示一沉积至一接地层132(连接至一未图示的电路接地点)上的重掺杂n+型半导体层112′、及一沉积至层112′上的重掺杂p+型半导体层114′。一重掺杂的n+型半导体层115′沉积至层114′上。重掺杂的n+型半导体112′可包含与在重掺杂的n+型半导体115′中所用材料相同的材料或者包含一不同材料。一电导体(一般对应于行线104或列线106)形成于重掺杂的n+型半导体115′上。
图16显示一低电容对称二极管电路图(图16A)及一对应的集成的低电容对称二极管保护元件110-16的侧视剖面图(图16B)。图16B显示保护元件110-16的左侧类似于图13中所示的低电容齐纳二极管保护元件110-13，其包含一沉积至一接地层132(连接至一未图示的电路接地点)上的重掺杂p+型半导体层114a、一沉积至层114a上的重掺杂n+型半导体层115a、一沉积至层115a上的n型半导体层117a、及一沉积至层117a上的p型半导体层118a。如在图16B中所进一步显示，保护元件110-16的右侧通过一绝缘体121与左侧隔开，并包含与左侧相同、但次序相反的层。因此，保护元件110-16的右侧包含一沉积至接地层132上的p型半导体层118b、一沉积至p型半导体层118b上的n型半导体层117b、一沉积至层117b上的重掺杂n+型半导体层115b、及一沉积至层115b上的重掺杂p+型半导体层114b。一电导体(一般对应于行线104或列线106)形成于p型半导体118a、绝缘体121及重掺杂的p+型半导体114b上。
包含所述集成保护元件110的干涉式调制器阵列100具有结构相对简单的优点，该相对简单的结构可以一种不会明显增大阵列100的总体范围或占用面积的方式提供有效的ESD保护。此外，保护元件110可容易地使用在制成干涉式调制器装置102的实施例时所已使用的材料来制成。例如，可容易且有效地由铝或铝合金制成接地层132，而铝或铝合金也可容易地用于制成干涉式调制器的某些部分，包括例如机械层及/或镜层。在某些实施例中，n+型半导体层112、115及p+型半导体层114包含经掺杂的硅，且硅可容易地用于制作干涉式调制器阵列100。例如，在形成间隙130的中间步骤中，可有利地使用硅作为牺牲层。
一实施例提供一种MEMS装置，该MEMS装置包括一用于激励一可移动元件的构件及一用于防止所述激励构件出现过电流的构件。所述激励构件与保护构件集成于一衬底上，例如集成于上文所述的衬底116上。可移动元件可包括一机械层及/或镜层，例如机械层/镜层126。激励构件可包括一电导体，因而可包含光学层120及/或机械层/镜层126。激励构件可构造成载送一可有效地激励可移动元件的激励电流，如上文针对其中光学层120与机械层/镜层126二者均载送一可有效地激励机械层/镜层126的激励电流的实施例所述。所述保护元件可包括一以可操作方式附接至所述激励构件并经构造以将过大的电路至少部分地分流接地的保护元件。例如，所述保护元件可包括一如上文所述的保护元件110，并因而可包括例如背对背齐纳二极管、标准齐纳二极管、低电容齐纳二极管、对称齐纳二极管或低电容对称二极管中的至少一个。
一实施例提供一种用于制作包含一集成保护元件的干涉式调制器装置的方法。这种方法的各个方面显示于图17所示的一系列剖面图中，图17显示在一种用于制作图10所示干涉式调制器阵列100的工艺中的各个步骤。可使用例如热化学蒸气沉积(“热CVD”)、物理蒸气沉积(“PVD”)及PECVD等已知的沉积方法来沉积下文所述的各种层。
图17A显示在衬底116上沉积第一光学层120。在该实施例中，光学层120包括一氧化铟锡(ITO)层及一铬层，因而为一电导体，且在本文中可称作第一电极层120，因为在该实施例中，其在所得到的干涉式调制器中既用作一电极也用作一镜。一介电层122形成于光学层120上。介电层122可包含氧化硅(例如SiO2)。在所示实施例中，衬底116为玻璃，但也可使用例如塑料等其他透明材料。在一未显示的步骤中，对介电层122进行遮蔽及蚀刻，以形成一露出下方的第一电极层120的窗口。
图17B显示穿过该窗口在第一电极层120上沉积n+型半导体层112。可使用现场掺杂来将该n+型半导体层掺杂至所需程度。图17C显示在介电层122上沉积一非晶硅牺牲层123及在n+型半导体层112上沉积一p+掺杂的非晶硅层114。可在单独的步骤中通过适当的遮蔽及蚀刻来完成非晶硅层123、114的沉积。在一替代实施例中，在介电层122与n+型半导体层112二者上沉积单层非晶硅，并通过如下方式来掺杂非晶硅层114遮蔽该单个层以露出所述部分114，并例如通过扩散掺杂或离子轰击而掺杂至所需程度。图17D显示对牺牲层123进行遮蔽及蚀刻以形成孔、然后使用氧化硅(例如SiO2)或聚合物来填充所述孔以形成支柱124。
图17E显示通过如下方式形成的一未释放的干涉式调制器101及一保护元件110遮蔽介电层122及牺牲层123，通过现场PECVD在p+型半导体层114上沉积n+型半导体115，然后在牺牲层123及支柱124上沉积一铝层126，同时在p+型半导体层114上沉积一铝层132。电极层126为一电导体，并具有光学反射性，在本文中可将其称作机械层/镜层。
图17F显示在保护元件110上形成一钝化层127(例如聚合物或SiO2)。图17G显示通过如下方式形成释放的干涉式调制器102通过使用合适的蚀刻剂(例如XeF2及/或F2气体)移除牺牲层123，以在电极层126与介电层122之间的中间空间中形成间隙130。钝化层127存在于蚀刻期间以防止蚀刻保护元件110，并在此后移除，如图17G所示。残留在p+型半导体层114上的铝层132附接至一电路接地点(未图示)，因而为一接地层。沉积于第一电极层120上的n+型半导体层112、沉积于n+型半导体层112上的p+型半导体层114、沉积于p+型半导体层114上的n+型半导体115、及铝接地层132经构造以将由干涉式调制器102的第一电极层120载送的过电流分流接地。
可沉积其他集成的接地层及经掺杂半导体层构造并用其将由第一电极层与第二电极层中至少一个层所载送的过电流分流接地。例如，图17所示的工艺涉及在经掺杂半导体层112、114、115上沉积接地层132。可使用图17所示工艺的一涉及在接地层上沉积所述复数个经掺杂半导体层的变化形式来制作图11所示的干涉式调制器。尽管在图17中将保护元件110显示为靠近干涉式调制器102，然而应了解，保护元件110也可布置于衬底116上、干涉式调制器阵列100的一外边缘或周边处或其附近。
图18A及18B为显示一显示装置2040的一实施例的系统方框图。显示装置2040可为(例如)蜂窝式电话或移动电话。然而，显示装置2040的相同组件或其稍作变化的形式也可作为例如电视及便携式媒体播放器等各种类型显示装置的例证。
显示装置2040包括一外壳2041、一显示器2030、一天线2043、一扬声器2045、一输入装置2048及一麦克风2046。外壳2041通常由所属技术领域的技术人员所熟知的众多种制造工艺中的任一种工艺制成，包括注射成型及真空成形。此外，外壳2041可由众多种材料中的任一种材料制成，包括但不限于塑料、金属、玻璃、橡胶及陶瓷、或其一组合。在一实施例中，外壳2041包括可拆式部分(未图示)，这些可拆式部分可与其他具有不同颜色的、或包含不同标识、图片或符号的可拆式部分换用。
实例性显示装置2040的显示器2030可为众多种显示器中的任一种，包括本文所述的双稳显示器。在其他实施例中，显示器2030包括例如上文所述的等离子体显示器、EL、OLED、STN LCD或TFT LCD等平板显示器、或例如CRT或其他管式装置等非平板显示器，这些显示器为所属技术领域的技术人员所熟知。然而，为便于说明本实施例，显示器2030包括一如本文所述的干涉式调制器显示器。
在图18B中示意性地显示实例性显示装置2040的一实施例的组件。所示实例性显示装置2040包括一外壳2041，并可包括其他至少部分地封闭于其中的组件。例如，在一实施例中，实例性显示装置2040包括一网络接口2027，该网络接口2027包括一耦接至一收发器2047的天线2043。收发器2047连接至处理器2021，处理器2021又连接至调节硬件2052。调节硬件2052可配置成对一信号进行调节(例如对一信号进行滤波)。调节硬件2052连接至一扬声器2045及一麦克风2046。处理器2021还连接至一输入装置2048及一驱动控制器2029。驱动控制器2029耦接至一帧缓冲器2028并耦接至阵列驱动器2022，阵列驱动器2022又耦接至一显示阵列2030。一电源2050根据具体实例性显示装置2040的设计的要求为所有组件供电。
网络接口2027包括天线2043及收发器2047，以使实例性显示装置2040可通过网络与一个或多个装置进行通信。在一实施例中，网络接口2027还可具有某些处理功能，以降低对处理器2021的要求。天线2043是所属技术领域的技术人员所知的用于发射及接收信号的任一种天线。在一实施例中，该天线根据IEEE 802.11标准(包括IEEE 802.11(a)，(b)，或(g))来发射及接收RF信号。在另一实施例中，该天线根据蓝牙(BLUETOOTH)标准来发射及接收RF信号。倘若为蜂窝式电话，则该天线被设计成接收CDMA、GSM、AMPS或其他用于在无线移动电话网络中进行通信的已知信号。收发器2047对自天线2043接收的信号进行预处理，以使其可由处理器2021接收及进一步处理。收发器2047还处理自处理器2021接收到的信号，以使其可通过天线2043自实例性显示装置2040发射。
在一替代实施例中，可由一接收器取代收发器2047。在又一替代实施例中，可由一图像源取代网络接口2027，该图像源可存储或产生拟发送至处理器2021的图像数据。例如，该图像源可为一含有图像数据的数字视频光盘(DVD)或硬盘驱动器、或一产生图像数据的软件模块。
处理器2021通常控制实例性显示装置2040的总体运行。处理器2021自网络接口2027或一图像源接收数据(例如压缩的图像数据)，并将该数据处理成原始图像数据或处理成一种易于处理成原始图像数据的格式。然后，处理器2021将处理后的数据发送至驱动控制器2029或发送至帧缓冲器2028进行存储。原始数据通常是指可识别一图像内每一位置处的图像特性的信息。例如，所述图像特性可包括颜色、饱和度及灰度级。
在一实施例中，处理器2021包括一微控制器、CPU、或用于控制实例性显示装置2040的运行的逻辑单元。调节硬件2052通常包括用于向扬声器2045发送信号及用于自麦克风2046接收信号的放大器及滤波器。调节硬件2052可为实例性显示装置2040内的离散组件，或者可并入处理器2021或其他组件内。
驱动控制器2029直接自处理器2021或自帧缓冲器2028接收由处理器2021产生的原始图像数据，并适当地将原始图像数据重新格式化以便高速传输至阵列驱动器2022。具体而言，驱动控制器2029将原始图像数据重新格式化成一具有光栅状格式的数据流，以使其具有一适合于扫描显示阵列2030的时间次序。然后，驱动控制器2029将格式化后的信息发送至阵列驱动器2022。尽管驱动控制器2029(例如LCD控制器)通常是作为一独立的集成电路(IC)与系统处理器2021相关联，然而这些控制器也可按许多种方式进行构建。其可作为硬件嵌入于处理器2021中、作为软件嵌入于处理器2021中、或以硬件形式与阵列驱动器2022完全集成在一起。
通常，阵列驱动器2022自驱动控制器2029接收格式化后的信息并将视频数据重新格式化成一组平行的波形，该组平行的波形每秒许多次地施加至来自显示器的x-y像素矩阵的数百条、有时数千条引线。
在一实施例中，驱动控制器2029、阵列驱动器2022、及显示阵列2030适用于本文所述的任一类型的显示器。举例而言，在一实施例中，驱动控制器2029是一传统的显示控制器或一双稳显示控制器(例如一千涉式调制器控制器)。在另一实施例中，阵列驱动器2022是一传统驱动器或一双稳显示驱动器(例如一干涉式调制器显示器)。在一实施例中，一驱动控制器2029与阵列驱动器2022集成在一起。这种实施例在例如蜂窝式电话、手表及其他小面积显示器等高度集成的系统中很常见。在又一实施例中，显示阵列2030是一典型的显示阵列或一双稳显示阵列(例如一包含一干涉式调制器阵列的显示器)。
输入装置2048使用户能够控制实例性显示装置2040的运行。在一实施例中，输入装置2048包括一小键盘(例如QWERTY键盘或电话小键盘)、一按钮、一开关、一触敏屏幕、一压敏或热敏薄膜。在一实施例中，麦克风2046是实例性显示装置2040的输入装置。当使用麦克风2046向该装置输入数据时，可由用户提供语音命令来控制实例性显示装置2040的运行。
电源2050可包括所属技术领域中众所周知的各种各样的能量存储装置。例如，在一实施例中，电源2050为可再充电的蓄电池，例如镍-镉蓄电池或锂离子蓄电池。在另一实施例中，电源2050是一可再生能源、电容器或太阳能电池，包括塑料太阳能电池及太阳能电池漆。在另一实施例中，电源2050构造成自墙上的插座接收电力。
在某些实施方案中，控制可编程性如上文所述存在于一驱动控制器中，该驱动控制器可位于电子显示系统中的数个位置上。在某些情形中，控制可编程性存在于阵列驱动器2022中。所属技术领域的技术人员将知，可在任意数量的硬件及/或软件组件中及在不同的构造中实施上述优化。
也可使用其他工艺流程来制作包含集成保护元件的干涉式调制器装置。例如，可在一衬底上制作一干涉式调制器装置阵列，然后对其进行遮蔽。然后，可在衬底上，例如在衬底的一未被遮蔽的周边上制作一个或多个保护元件，然后将其连接至干涉式调制器阵列。也可按相反次序实施这一工艺，例如可在衬底上制作所述一个或多个保护元件，然后对其进行遮蔽，随后在衬底上制作干涉式调制器并连接至保护元件。
如上文所述，本文所述集成干涉式调制器及保护元件可包含入任一经构造以显示图像的装置内。此种包含一般会涉及将所述集成干涉式调制器及保护元件附接至各种其他组件，例如电源、控制器集成电路、存储器等。较佳地，通过本文所述的集成保护元件实现这种与集成干涉式调制器的电连接。所述集成干涉式调制器及保护元件也可在制造中电附接至各种类型的测试设备。这种附接也较佳通过本文所述的集成保护元件来实现。
这些集成保护元件特别有利于在制造及测试期间保护集成干涉式调制器。尽管可指示这种制造环境中的工人采取适当的预防措施来避免使MEMS装置出现ESD事件，然而在实际作业中有些工人可能并非在所有情形中总能采取这些预防措施。本文所述的集成保护元件可用于提供ESD保护，这种ESD保护在MEMS装置制成或接近制成时即已开始，从而降低在后续处理步骤期间损坏的可能性并提高制造成品率。
所属技术领域的技术人员应了解，可作出很多种不同的修改，此并不背离本发明的精神。因此，应清楚地了解，本发明的形式仅为例示性，并非旨在限制本发明的范围。
权利要求
1.一种MEMS装置，其包括一可移动元件；一电导体，其经构造以载送一可有效地激励所述可移动元件的激励电流；及一保护元件，其以可操作方式附接至所述电导体，并经构造以至少部分地将由所述电导体载送的一过电流分流接地，所述可移动元件、电导体及保护元件集成于一衬底上。
2.如权利要求1所述的MEMS装置，其中所述保护元件包括一个二极管。
3.如权利要求2所述的MEMS装置，其中所述二极管为一背对背齐纳二极管、标准齐纳二极管、低电容齐纳二极管、对称齐纳二极管、或低电容对称二极管。
4.如权利要求2所述的MEMS装置，其中所述二极管包含复数个经掺杂的半导体层。
5.如权利要求1所述的MEMS装置，其中所述可移动元件、电导体及保护元件在所述衬底上处于一基本相同的水平面上。
6.如权利要求1所述的MEMS装置，其进一步包括一与所述电导体与所述可移动元件中至少之一电连通的处理器，所述处理器经配置以处理图像数据；及一与所述处理器电连通的存储装置。
7.如权利要求6所述的MEMS装置，其进一步包括一驱动电路，所述驱动电路经配置以向所述电导体与所述可移动元件中至少之一发送至少一个信号。
8.如权利要求7所述的MEMS装置，其进一步包括一控制器，所述控制器经配置以向所述驱动电路发送所述图像数据的至少一部分。
9.如权利要求6所述的MEMS装置，其进一步包括一图像源模块，所述图像源模块经配置以向所述处理器发送所述图像数据。
10.如权利要求9所述的MEMS装置，其中所述图像源模块包括一接收器、收发器、及发射器中的至少一个。
11.如权利要求6所述的MEMS装置，其进一步包括一输入装置，所述输入装置经配置以接收输入数据并将所述输入数据传送至所述处理器。
12.一种MEMS装置，其包括用于激励一可移动元件的构件；及用于保护所述激励构件免受一过电流的构件；所述激励构件与保护构件集成于一衬底上。
13.如权利要求12所述的MEMS装置，其中所述激励构件包括一电导体。
14.如权利要求13所述的MEMS装置，其中所述激励构件经构造以载送一可有效地激励所述可移动元件的激励电流。
15.如权利要求12所述的MEMS装置，其中所述保护构件包括一保护元件，所述保护元件以可操作方式附接至所述激励构件，并经构造以至少部分地将所述过电流分流接地。
16.如权利要求12所述的MEMS装置，其中所述保护元件包括如下至少之一一背对背齐纳二极管、标准齐纳二极管、低电容齐纳二极管、对称齐纳二极管、或低电容对称二极管。
17.一种干涉式调制器，其包括一电极，其与一衬底相集成并经构造以载送一激励电流；及一保护元件，其连接至所述电极，并经构造以至少部分地将由所述电极载送的一过电流分流接地，所述保护元件与所述衬底相集成。
18.如权利要求17所述的干涉式调制器，其中所述保护元件包括一个二极管。
19.如权利要求18所述的干涉式调制器，其中所述二极管为一背对背齐纳二极管、标准齐纳二极管、低电容齐纳二极管、对称齐纳二极管、或低电容对称二极管。
20.如权利要求18所述的干涉式调制器，其中所述二极管包含复数个经掺杂的半导体层。
21.如权利要求17所述的干涉式调制器，其中所述电极及所述保护元件在所述衬底上处于一基本相同的水平面上。
22.如权利要求17所述的干涉式调制器，其进一步包括一以可操作方式附接至所述电极的镜。
23.如权利要求22所述的干涉式调制器，其进一步包括一与所述第一镜相间隔并基本与其平行的第二镜。
24.如权利要求23所述的干涉式调制器，其进一步包括一以可操作方式附接至所述第二镜的第二电极。
25.如权利要求24所述的干涉式调制器，其进一步包括一第二保护元件，所述第二保护元件以可操作方式附接至所述第二电极，并经构造以至少部分地将由所述第二电极载送的一第二过电流分流接地。
26.如权利要求25所述的干涉式调制器，其中所述第二保护元件包括一个二极管。
27.如权利要求26所述的干涉式调制器，其中所述二极管为一背对背齐纳二极管、标准齐纳二极管、低电容齐纳二极管、对称齐纳二极管、或低电容对称二极管。
28.一种显示装置，其包括一衬底；复数个形成于所述衬底上的干涉式调制器；及复数个在所述衬底上与所述复数个干涉式调制器相集成的保护元件；所述复数个保护元件电连接以至少部分地防止所述复数个干涉式调制器静电放电。
29.如权利要求28所述的显示装置，其中所述复数个保护元件包含复数个经掺杂的半导体层。
30.如权利要求28所述的显示装置，其中所述复数个干涉式调制器通过行线及列线连接。
31.如权利要求30所述的显示装置，其中所述行线及列线附接至所述复数个保护元件。
32.一种制作一干涉式调制器装置的方法，其包括在一衬底上沉积一第一电极层；在所述第一电极层上沉积一牺牲层；在所述牺牲层上沉积一第二电极层；在所述衬底上沉积复数个经掺杂的半导体层；及在所述衬底上形成一接地层，所述接地层及所述复数个经掺杂的半导体层经构造以将由所述第一电极层及所述第二电极层中至少一个层所载送的一过电流分流接地。
33.如权利要求32所述的方法，其进一步包括移除所述牺牲层。
34.如权利要求32所述的方法，其进一步包括在所述复数个经掺杂的半导体层上沉积所述接地层。
35.如权利要求32所述的方法，其进一步包括在所述接地层上沉积所述复数个经掺杂的半导体层。
36.如权利要求32所述的方法，其进一步包括靠近所述衬底的一周边沉积所述接地层。
37.一种通过如权利要求32所述的方法制成的干涉式调制器。
全文摘要
本发明揭示一种MEMS装置，例如一干涉式调制器，其包括一能够将由所述MEMS装置中的一电导体载送的过电流分流接地的集成ESD保护元件。所述保护元件可为一个二极管，并可通过在形成所述MEMS装置的衬底上沉积复数个经掺杂的半导体层来形成。
文档编号G09G3/34GK1755502SQ2005101058
公开日2006年4月5日 申请日期2005年9月23日 优先权日2004年9月27日
发明者菲利浦·D·弗洛伊德 申请人:Idc公司