专利名称：源极驱动器及其位准移位装置的制作方法
技术领域：
本发明涉及一种使用于源极驱动器中的位准移位装置，特别是涉及一种具 有异步动态控制电路的位准移位装置。
背景技术：
图1为使用于液晶显示装置的源极驱动器的示意图。图1中的源极驱动器
至少包括一移位缓存器102、 一栓锁缓冲器(Latch Buffer) 104、 一位准移位 器(level shifter) 106以及一数字/模拟转换器(DAC) 108。栓锁缓冲器104在 移位缓存器102的控制下，会存储并输出数字数据信号。位准移位器106会移 动此数字数据信号的电压准位至预设电压值。数字/模拟转换器108则根据位 准移位器106输出的信号，产生一驱动电压。
图2为一公知的位准移位器的示意图。如图2所示，位准移位器至少包括 --第一晶体管202、 一第二晶体管204、 一第三晶体管206、 一第四晶体管208 以及一第五晶体管210。第一晶体管202、第四晶体管208以及第五晶体管210 为P型晶体管，而第二晶体管204与第三晶体管206为N型晶体管。第一晶体 管202具有一源极与一高电压源VDDA相接， 一栅极与一低电压源VSSA相接， 这会使第一晶体管202恒为导通。
第二晶体管204具有一源极连接至上述的低电压源VSSA， 一漏极连接至 一反相输出端214，以及一栅极连接至一输入端IN1，以接收上述的数字数据 信号。第三晶体管206具有一源极连接至低电压源VSSA， 一漏极连接至一输 出端212，以及一栅极连接至一反相输入端IN2，以接收一电压，此电压与反 相的数字数据信号相对应。第四晶体管208具有一漏极在反相输出端214与第 二晶体管204的漏极相接， 一栅极在输出端212与第三晶体管206的漏极相接， 以及一源极连接至第一晶体管202的漏极。第五晶体管210具有一漏极连接至 输出端212， 一栅极连接至反相输出端214，以及一源极连接至第一晶体管202 的漏极。
说明书第2/7页
因为第一晶体管202恒为导通，所以总是会有电流流经位准移位器，这会
造成位准移位器随时都在消耗电力。
发明内容
本发明的目的在于提供一种具有一异步动态控制电路的位准移位装置，此 异步动态控制电路可致能-—位准移位器。
本发明的另-- 目的在于提供一种源极驱动器，至少包括具有一异步动态控 制电路的位准移位装置。
本发明的另一目的在于提供一种具有 -异歩动态控制电路的位准移位装 置，可减少电力消耗。
本发明的另一目的在于提供一种具有-异步动态控制电路的位准移位装 置，可避免在关机时显示噪声于显示器上。
为了实现上述目的，本发明提供了一种位准移位装置，至少包括-位准移 位器与一异步动态控制电路。位准移位器具有一第一开关，位准移位器经此第 -开关与一高电压源相接，其中，若致能此位准移位器，则此位准移位器会移 动 -输入信号的电压准位，并输出一输出信号。异步动态控制电路可传送一致 能信号暂时导通上述的第"开关，以致能此位准移位器。
依照本发明的较佳实施例，上述的异歩动态控制电路至少包括一延迟电 路，以产生此致能信号。异步动态控制电路至少包括一第反相器、 一延迟电
路以及一与非(NAND)门。第一反相器可接收,一信号并输出-反相的第一信 号，其中，第一信号与位准移位器的输入信号相关。延迟电路可接收反相的第 --信号并输出一延迟信号。与非门可接收第一信号与延迟信号，以产生一脉冲 信号，其中，致能信号根据脉冲信号所产生。异步动态控制电路还至少包括-一 第二反相器、 一电压移位电路以及-第三反相器。第二反相器可将与非门输出 的脉冲信号反相。电压移位电路可移位反相脉冲信号的电压准位，以输出一高 电压脉冲信号。第三反相器可将高电压脉冲信号反相，以产生输出至位准移位 器的致能信号。
依照本发明的较佳实施例，异步动态控制电路至少包括一第一反相器、一 延迟电路、 一电压移位电路、 一与非门以及一缓冲器。第一反相器可接收一第 一信号并输出一反相的第一信号，其中，第一信号与位准移位器的输入信号相
关。延迟电路可接收反相的第一信号并输出一延迟信号。电压移位电路可移位 延迟信号与第-信号的电压准位，以输出 一高电压延迟信号与 一高电压第 -信 号。与非门可接收高电压第一信号与高电压延迟信号，以产t一脉冲信号。缓 冲器则根据此脉冲信号，产生上述的致能信号。此缓冲器至少包括两反相器。 依照本发明的较佳实施例，位准移位器还至少包括一第二晶体管、 一第三 晶体管、 -第四晶体管以及一第五晶体管。第二晶体管具有 一源极连接至一低
电压源， -漏极连接至一反相输出端，以及一栅极接收i:述的输入信号。第三
晶体管具有一源极连接至上述的低电压源， 一漏极连接至一输出端，以及 -栅 极接收一电压，此电压与反相的输入信号相对应。第四晶体管具有 -漏极在反 相输出端与第二晶体管的漏极相接， 一栅极在输出端与第三晶体管的漏极相 接，以及---源极连接至第一开关。第五晶体管具有一漏极连接至输出端， 一栅 极连接至反相输出端，以及一源极连接至第一开关。第二晶体管与第三晶体管
为N型晶体管，而第四晶体管与第五晶体管为P型晶体管。
为了实现上述目的，本发明提供了一种源极驱动器，至少包括-栓锁缓冲
器(Latch Buffer)、 一位准移位装置以及-数字/模拟转换器。栓锁缓冲器用 以输出一输入信号。位准移位装置至少包括一位准移位器与--异步动态控制电 路。位准移位器具有一第一幵关，位准移位器经此第 -开关与 高电压源相接， 其中，若致能此位准移位器，则此位准移位器会提高上述的输入信号的电压准 位，并输出一输出信号。异步动态控制电路可传送一致能信号暂时导通上述的 第一开关，以致能此位准移位器。数字/模拟转换器可接收上述的输出信号， 以输出一驱动电压。
由上述可知，本发明的位准移位装置中的电力消耗可以减少，另外，由于 位准移位装置具有一异步动态控制电路，故可避免在关机时显示噪声于显示器 上。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1为使用于液晶显示装置的源极驱动器的示意图-图2为一公知的位准移位器的示意图3为依照本发明较佳实施例的使用于液晶显示装置的源极驱动器的不
意图4为依照本发明较佳实施例的位准移位装置的示意图
图5为依照本发明较佳实施例的异步动态控制电路的不意图6为依照本发明较佳实施例的另一异步动态控制电路的不意图。
其中，附图标记
102:移位缓存器
106:位准移位器 202:第一晶体管 206:第三晶体管 210:第五晶体管 214:反相输出端 304:栓锁缓冲器 308:数字/模拟转换器 402:第一晶体管 406:第三晶体管 410:第五晶体管 414:反相输出端 502:第一反相器 506:与非门 510:电压移位电路 602:第一反相器 606:电压移位电路 610:缓冲器
具体实施例方式
请参考图3，为依照本发明较佳实施例的使用于液晶显示装置的源极驱动 器的示意图。图3中的源极驱动器至少包括一移位缓存器302、 一栓锁缓冲器 304、 一位准移位装置306以及一数字Z模拟转换器(DAC)308。栓锁缓冲器304 根据移位缓存器302，存储并输出一输入信号。位准移位装置306会提高上述
104:栓锁缓冲器 108:数字/模拟转换器 204:第二晶体管 208:第四晶体管 212:输出端 302:移位缓存器 306:位准移位装置 400:位准移位器 404:第二晶体管 408:第四晶体管 412:输出端 500:异步动态控制电路 504:延迟电路 508:第二反相器 512:第三反相器 604:延迟电路 608:与非门
的输入信号的电压准位，并输出 -输出信号￡数字/模拟转换器308可接收上 述的输出信号，以输出-驱动电i丄i。
位准移位装置306至少包括一位准移位器400与--异歩动态控制电路 500。位准移位器400具有一第一开关，位准移位器400经此第一开关与-高 电压源VDDA相接，其中，若致能此位准移位器，则此位准移位器会提高上述 的输入信号的电压准位，并输出上述的输出信号。异歩动态控制电路500可传 送一致能信号暂时导通上述的第--开关，以致能此位准移位器400。以下将详 细说明此位准移位装置。
请参考图4，为依照本发明较佳实施例的位准移位装置的不意图。如图4 所示，位准移位装置306至少包括一位准移位器400与异歩动态控制电路 500(结合参考图3)。位准移位器至少包括一第 一晶体管402、 一-第二晶体管 404、 一第三晶体管406、 一第四晶体管4()8以及 -第五晶体管41()。第一晶体 管402、第四晶体管408以及第五晶体管410为P型晶体管，而第二晶体管404. 与第三晶体管406为N型晶体管。第一晶体管402具有一源极与一高电压源 VDDA相接， 一栅极与异歩动态控制电路500相接。
第二晶体管404具有一源极连接至上述的低电压源VSSA，--漏极连接至
-反相输出端414，以及一栅极连接至 -输入端IN1，以接收上述的输入信号。 第三晶体管406具有 -源极连接至低电压源VSSA， 一漏极连接至一输出端412， 以及一栅极连接至一反相输入端IN2，以接收 电压，此电压与反相的输入信 号相对应。第四晶体管408具有一漏极在反相输出端414与第二晶体管404 的漏极相接， 一栅极在输出端412与第三晶体管406的漏极相接，以及一源极 连接至第一晶体管402的漏极。第五晶体管410具有一漏极连接至输出端412，
-栅极连接至反相输出端414，以及- -源极连接至第一晶体管402的漏极。 异步动态控制电路500传送一致能信号暂时导通上述的第一晶体管402， 第一晶体管402当作开关使用，以致能此位准移位器。当异步动态控制电路 500致能位准移位器400且输入信号的逻辑状态为1 (高电位)时，第二晶体管 404导通，第五晶体管410也随之导通，输出信号即从输出端412与反相输出 端414输出。相反的，当异步动态控制电路500致能位准移位器400且输入信 号的逻辑状态为O(低电位)时，与反相的输入信号相对应的电压会输入至第三 晶体管406，也就是逻辑状态为l(高电位)的信号会输入至第三晶体管406， 因此，第三晶体管406导通，第四晶体管408也随之导通，输出信号即从输出 端412与反相输出端414输出。当异歩动态控制电路500未致能位准移位器 400时，位准移位器400并不工作。
因此，本较佳实施例的一特征就是，当--新的输入信号输入至位准移位器 时，异歩动态控制电路才会暂时导通此位准移位器，这便可以降低电力消耗。 甚至，异步动态控制电路可避免显示器在关机时显示噪声。
请参考图5，为依照本发明较佳实施例的异歩动态控制电路的示意图。图 5中的异步动态控制电路至少包括,反相器502、 延迟电路504、」:-j 非门506、 一第二反相器508、 一电压移位电路51()以及第二反相器512。 延迟电路504可至少包括偶数个反相器。第--反相器502可从栓锁缓冲器304 接收 第一信号，并输出一反相的第一信号，其中，第一倍^与位准移位器的 输入信号相关。延迟电路504可接收反相的第一信号并输出延迟信号。与非 门506可接收第一信号与延迟信号，以产生一脉冲信号。脉冲信号的宽度 (Duration Time)取决于延迟电路504与第一反相器502。第二反相器508可 将与非门506输出的脉冲信号反相。电压移位电路510可移位反相脉冲信号的
电压准位，以输出一高电压脉冲信号。第三反相器512 口r将高电压脉冲信号反
相，以产生输出至位准移位器的致能信号。
请参考图6，为依照本发明较佳实施例的另 一异歩动态控制电路的示意 图。图6中的异步动态控制电路至少包括一第一反相器602、"延迟电路604、 一电压移位电路606、 一与非门608以及一缓冲器610。延迟电路604可至少 包括偶数个反相器。缓冲器610还至少包括两个反相器(612、 614)。第 一反相 器602可接收一第一信号，并输出--反相的第一信号，其中，第-一信号与位准 移位器的输入信号相关。延迟电路604可接收反相的第 -信号并输出一延迟信 兮。电压移位电路606可移位延迟信号与第一信号的电压准位，以输出一高电 压延迟信号与一高电压第一信号。与非门608可接收高电压第一信号与高电压 延迟信号，以产生一脉冲信号。缓冲器610则根据此脉冲信号，产生上述的致 能信号。
由上述本发明较佳实施例可知，本发明的一优点就是，本发明的位准移位 装置中的电力消耗可以减少。
由上述本发明较佳实施例可知，本发明的另一优点就是，位准移位装置具
有-.异歩动态控制电路，故可避免在关机时显不噪声于显小器匕
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情
况K，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这
些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1、一种位准移位装置，其特征在于，至少包括一位准移位器，具有一第一开关，该位准移位器经该第一开关与一高电压源相接，其中，若致能该位准移位器，则该位准移位器会移动一输入信号的电压准位，并输出一输出信号；以及一异步动态控制电路，可传送一致能信号暂时导通该第一开关，以致能该位准移位器。
2、 根据权利要求1所述的装置，其特征在于，该异歩动态控制电路至少 包括一延迟电路，以产生该致能信号。
3、 根据权利要求1所述的装置，其特征在于，该异步动态控制电路至少 包括-第--反相器，可接收一第一信号并输出一反相的第一信号，其中该第--信号与该位准移位器的该输入信号相关；-一延迟电路，可接收该反相的第一信号并输出一延迟信号；以及 -与非门，可接收该第一信号与该延迟信号，以产生一脉冲信号 其中该致能信号根据该脉冲信号所产生。
4、 根据权利要求3所述的装置，其特征在亍，该异歩动态控制电路还至少包括一第二反相器，可将该与非门输出的该脉冲信号反相； 一电压移位电路，可移位该反相脉冲信号的电压准位，以输出一高电压脉 冲信号；以及一第三反相器，可将该高电压脉冲信号反相，以产生该致能信号。
5、 根据权利要求1所述的装置，其特征在于，该异歩动态控制电路至少 包括一第一反相器，可接收一第一信号并输出一反相的第一信号，其中该第--信号与该位准移位器的该输入信号相关；一延迟电路，可接收该反相的第一信号并输出一延迟信号； 一电压移位电路，可移位该延迟信号与该第一信号的电压准位，以输出一高电压延迟信号与一高电压第一信号；-与非门，可接收该高电压第--信号与该高电压延迟信号，以产生一脉冲 信号；以及一缓冲器，根据该脉冲信号，产生该致能信号。
6、 根据权利要求5所述的装置，其特征在于，该缓冲器至少包括两反相器。
7、 根据权利要求1所述的装置，其特征在于，该位准移位器还至少包括 一第二晶体管，具有一源极连接至-一低电压源， 一漏极连接至---反相输出端，以及--栅极接收该输入信号；-第三晶体管，具有一源极连接至该低电压源，--漏极连接至一输出端， 以及一栅极接收 -电压，该电压与反相的该输入信号相对应一第四晶体管，具有一漏极在该反相输出端与该第二晶体管的该漏极相 接， 一栅极在该输出端与该第三晶体管的该漏极相接，以及"源极连接至该第一开关；以及一第五晶体管，具有-一漏极连接至该输出端， 一栅极连接至该反相输出端， 以及 一源极连接至该第 开关。
8、 根据权利要求7所述的装置，其特征在于，该第二晶体管与该第三晶 体管为N型晶体管，而该第四晶体管与该第五晶体管为P型晶体管。
9、 一源极驱动器，其特征在于，至少包括 一栓锁缓冲器，用以输出一输入信号；一位准移位装置，至少包括， 一位准移位器，具有一第-开关，该位准移 位器经该第一开关与一高电压源相接，其中，若致能该位准移位器，则该位准 移位器会提高该输入信号的电压准位，并输出一输出信号；以及一异步动态控 制电路，可传送一致能信号暂时导通该第一开关，以致能该位准移位器；一数字/模拟转换器，可接收该输出信号，以输出一驱动电压。
10、 根据权利要求9所述的源极驱动器，其特征在于，该异步动态控制电 路至少包括一延迟电路，以产生该致能信号。
11、 根据权利要求9所述的源极驱动器，其特征在于，该异步动态控制电路至少包括一第一反相器，可接收一第一信号并输出一反相的第一信号，其中该第一 信号与该位准移位器的该输入信号相关； -延迟电路，可接收该反相的第---信号并输出一延迟信号；以及 匈非门，"T接收该第-信号与该延迟信兮，以产生 一脉冲信号； 其中该致能信号根据该脉冲信号所产^.
12、 根据权利要求U所述的源极驱动器，其特征在于，该异步动态控制 电路还至少包括一第二反相器，可将该与非门输出的该脉冲信号反相；一电压移位电路，可移位该反相脉冲信号的电压准位，以输出 一高电压脉 冲信号；以及一第三反相器，可将该高电压脉冲信号反相，以产生该致能信号。
13、 根据权利要求9所述的源极驱动器，其特征在于，该异步动态控制电 路至少包括-第一反相器，可接收一第一信号并输出 -反相的第一信号，其中该第一 信号与该位准移位器的该输入信号相关；-延迟电路，可接收该反相的第一信号并输出一延迟信号；-电压移位电路，可移位该延迟信号与该第一信号的电压准位，以输出-卨电压延迟信号与一高龟压第一信号；-与非门，可接收该高电压第一信号与该高电压延迟信号，以产生一脉冲 信号；以及-缓冲器，根据该脉冲信号，产生该致能信号。
14、 根据权利要求13所述的源极驱动器，其特征在于，该缓冲器至少包 括两反相器。
15、 根据权利要求9所述的源极驱动器，其特征在于，该位准移位器还至 少包括一第二晶体管，具有-一源极连接至一低电压源， 一漏极连接至一反相输出 端，以及一栅极接收该输入信号；一第三晶体管，具有一源极连接至该低电压源， 一漏极连接至-一输出端， 以及一栅极接收一电压，该电压与反相的该输入信号相对应；一第四晶体管，具有一漏极在该反相输出端与该第二晶体管的该漏极相 接， -栅极在该输出端与该第三晶体管的该漏极相接，以及一源极连接至该第 -开关；以及 -第五晶体管，具有-漏极连接全:该输出端， 一栅极连接至该反相输出端， 以及一源极连接至该第 开关。
16、根据权利要求15所述的源极驱动器，其特征在干，该第二晶休管与 该第三晶体管为N型晶体管，而该第四晶体管与该第五晶体管为P型晶体管。
全文摘要
本发明公开了一种源极驱动器及其位准移位装置(level shiftingapparatus)。位准移位装置至少包括一位准移位器与一异步动态控制电路。位准移位器具有一第一开关，位准移位器经此第一开关与一高电压源相接，其中，若致能此位准移位器，则此位准移位器会提高一输入信号的电压准位，并输出一输出信号。异步动态控制电路可传送一致能信号暂时导通上述的第一开关，以致能此位准移位器。
文档编号G09G3/36GK101174393SQ200710003609
公开日2008年5月7日 申请日期2007年1月18日 优先权日2006年11月1日
发明者张育瑞 申请人:奇景光电股份有限公司