专利名称：显示设备以及具有该显示设备的电子装置的制作方法
技术领域：
本发明涉及一种显示设备。特别地，本发明涉及一种具有用于简化显示设备的测试、提高可靠性以及提高装运产量的测试电路的显示设备。此外，本发明涉及一种具有测试电路的显示设备，以及涉及一种校正输入到具有由测试电路检测的缺陷的显示设备的信号的校正电路。
背景技术：
近年来，主要应用于TV、PC显示器、移动终端等的薄显示器的需求已经快速增长并且其进一步发展已经发起。薄显示器包括使用液晶元件(液晶显示LCD)的显示设备和具有发光元件的显示设备。
作为使用发光元件或液晶元件的显示设备的实例，可以给出图20中所示的有效矩阵显示设备。
图20中所示的显示设备在衬底2000上包括栅极信号线驱动电路2001，源极信号线驱动电路2002，像素部分2003，以及多个连接端子2004在那里形成的连接端子部分2005。栅极线2006连接到栅极信号线驱动电路2001，而源极线2007连接到源极信号线驱动电路2002。像素部分2003中的像素2008连接到栅极线2006，源极线2007，以及电源线2009。在像素2008中，提供根据栅极线2006的信号，将来自源极线2007的信号写入在像素中提供的发光元件或液晶元件的晶体管。晶体管的端子在每个像素中分别连接到栅极线2006和源极线2007。此外，用于输入外部信号的FPC(柔性印刷电路，没有显示)连接到连接端子部分2005。衬底2000通过附加反衬底2010以密封在像素2008中提供的发光元件或液晶元件而完成为显示模块。
在图20中，在像素部分中执行显示的情况下，假如栅极线2006的低电位接地，优选地，源极线2007的低电位高于栅极线2006的低电位，并且源极线2007的低电位与栅极线2006的低电位之间的差等于或高于连接到栅极线2006用于写入的晶体管的阈值电压(Vth)。在源极线2007的低电位低于栅极线2006的低电位并且源极线2007的低电位与栅极线2006的低电位之间的差小于用于写入的晶体管的阈值电压(Vth)的情况下，电流容易从用于写入的晶体管泄漏使得显示设备不能执行正常显示。
注意，源极线和栅极线的高电位和低电位分别指相对高的电位和相对低的电位；高电位和低电位可能确定以便具有其间预先确定的电位差，使得高电位是用于导通晶体管的值而低电位是用于关闭晶体管的值。
在使用图20中所示的液晶元件或发光元件的显示设备中，像素由来自栅极信号线驱动电路和源极信号线驱动电路的信号之间的电位关系驱动。因此，优选地，显示设备的缺陷，例如不能保持上述电位，可以通过测试来自栅极信号线驱动电路和源极信号线驱动电路的信号的电位来检测。
因此，在使用发光元件或液晶元件的显示设备中，为了执行显示设备的缺陷的测试，如图21A中所示曾经完成的模块中的样品在如图21B中所示反衬底已经移除之后使用测试仪器的探针2101测试，或者通过使用测试仪器的探针的测试在反衬底附加之前执行(例如，参考文献1日本公布专利申请2002-221547号)。
发明内容
在使用液晶元件或发光元件的常规显示设备中，从栅极信号线驱动电路和源极信号线驱动电路到像素的部分位于显示设备的密封区域中。因此，制造过程之后所有显示模块的每个反衬底移除的测试或者附加反衬底的步骤之后电位关系的测试已经非常困难，并且从附加反衬底的步骤到装运的时期中缺陷检测没有充分地执行。
另外，在参考文献1中描述的方法的情况下，当在制造过程之后检测缺陷时，出现不利影响例如因为缺陷不能修复装运产量可能减少，因为缺陷由外部组件改进制造成本增加等。
此外，源极线和栅极线简单地由布线导向连接端子部分，也存在通过测量连接端子部分的电位在附加反衬底之后的步骤执行测试的情况。但是，因为包含因素例如由寄生电容引起的电压降，由引线引起的延迟等，测试是不充分的。
考虑到上述，本发明的一个目的在于提供一种具有用于在附加反衬底之后且装运之前的过程中进行测试的、具有高精度的测试电路的显示设备。此外，本发明的另一个目的在于提供一种在显示设备内部具有校正电路的显示设备，对于缺陷出现的情况。
为了解决上述问题，本发明提供有用于辨别像素部分的缺陷的测试电路。此外，从测试电路输出的信号通过布线输出到连接端子。此外，本发明提供有通过使用从测试电路输出的信号校正像素部分的缺陷的校正电路。本发明的具体结构将在下面描述。
根据本发明的显示设备的一个特征，包括下面栅极线，源极线，由栅极线和源极线的电位驱动的像素部分，与栅极线平行布置的第一布线，与源极线平行布置的第二布线，以及连接到第一布线和第二布线的测试电路，其中测试电路输出通过使用第一布线和第二布线的电位辨别像素部分的缺陷的信号。
根据本发明的显示设备的另一个特征，包括下面栅极线，源极线，由栅极线和源极线的电位驱动的像素部分，与栅极线平行布置的第一布线，与源极线平行布置的第二布线，连接到第一布线和第二布线的测试电路，以及连接到测试电路的第一连接端子和第二连接端子，其中测试电路包括连接到第一布线和第二布线的第一电路，连接到第二布线的第二电路，以及连接到第一布线和第二电路的第三电路；以及第一电路比较第一布线的电位和第二布线的电位，并且当第二布线的电位低于第一布线的电位时输出第一电位到第一连接端子，第二电路将通过从第二布线的电位中减去参考电位而获得的第二电位输入到第三电路，以及第三电路比较第一布线的电位和第二电位，并且当第二电位低于第一布线的电位时输出第三电位到第二连接端子。
根据本发明的显示设备的另一个特征，包括下面栅极线，源极线，由栅极线和源极线的电位驱动的像素部分，与栅极线平行布置的第一布线，与源极线平行布置的第二布线，连接到第一布线和第二布线的测试电路，连接到测试电路的校正电路，以及连接到测试电路的第一连接端子和第二连接端子，其中测试电路包括连接到第一布线和第二布线的第一电路，连接到第二布线的第二电路，以及连接到第一布线和第二电路的第三电路；第一电路比较第一布线的电位和第二布线的电位，并且当第二布线的电位低于第一布线的电位时输出第一电位到第一连接端子，第二电路将通过从第二布线的电位中减去参考电位而获得的第二电位输入到第三电路，以及第三电路比较第一布线的电位和第二电位，并且当第二电位低于第一布线的电位时输出第三电位到第二连接端子；以及校正电路在第三电位输出到第二连接端子的情况下使得第二布线的电位高于第一布线的电位，从而校正输出到第一连接端子和第二连接端子的电位。
根据本发明的显示设备的另一个特征，包括下面栅极线，源极线，将信号提供到源极线的驱动电路，由栅极线和源极线的电位驱动的像素部分，连接到栅极线和源极线的开关电路，以及测试电路，其中当控制源极线的写入的信号没有提供到驱动电路时，开关电路将栅极线和源极线连接到测试电路；以及测试电路输出通过使用输入的栅极线和源极线的电位来辨别像素部分的缺陷的信号。
根据本发明的显示设备的另一个特征，包括下面栅极线，源极线，将信号提供到源极线的驱动电路，由栅极线和源极线的电位驱动的像素部分，连接到栅极线和源极线的开关电路，测试电路，以及连接到测试电路的第一连接端子和第二连接端子，其中测试电路包括连接到栅极线和源极线的第一电路，连接到源极线的第二电路，以及连接到栅极线和第二电路的第三电路；当控制源极线的写入的信号没有提供到驱动电路时开关电路将栅极线和源极线连接到测试电路，；以及第一电路比较栅极线的输入电位和源极线的输入电位，并且当源极线的输入电位低于栅极线的输入电位时输出第一电位到第一连接端子，第二电路将通过从源极线的输入电位中减去参考电位而获得的第二电位输入到第三电路，以及第三电路比较栅极线的输入电位和第二电位，并且当第二电位低于栅极线的电位时输出第三电位到第二连接端子。
根据本发明的显示设备的另一个特征，包括下面栅极线，源极线，将信号提供到源极线的驱动电路，由栅极线和源极线的电位驱动的像素部分，连接到栅极线和源极线的开关电路，测试电路，连接到测试电路的第一连接端子和第二连接端子，以及连接到测试电路和第二连接端子的校正电路，其中测试电路包括连接到栅极线和源极线的第一电路，连接到源极线的第二电路，以及连接到栅极线和第二电路的第三电路；当控制源极线的写入的信号没有提供到驱动电路时开关电路将栅极线和源极线连接到测试电路；第一电路比较栅极线的输入电位和源极线的输入电位，并且当源极线的输入电位低于栅极线的输入电位时输出第一电位到第一连接端子，第二电路将通过从源极线的输入电位中减去参考电位而获得的第二电位输入到第三电路，以及第三电路比较栅极线的输入电位和第二电位，并且当第二电位低于栅极线的电位时输出第三电位到第二连接端子；以及校正电路在当第三电位输出到第二连接端子时使得源极线的电位高于栅极线的电位，从而校正输出到第一连接端子和第二连接端子的电位。
此外，在本发明中，第一连接端子和第二连接端子可以提供在由提供有像素部分的衬底以及反衬底密封的区域外部。
此外，在本发明中，像素部分可能具有如下构造，其中提供连接到栅极线和源极线的晶体管，晶体管由输入到栅极线的信号选择，并且写入来自源极线的信号。
此外，在本发明中，晶体管可能是n通道晶体管。
另外，根据本发明的另一个特征，一种电子装置在显示部分具有在该说明书中描述的显示设备。
本发明的显示设备根据其种类包括液晶显示设备，DMD(数字微镜设备)，PDP(等离子显示板)，FED(场致发射显示)，以及通过使用输入到栅极线和源极线的信号执行显示的显示设备，除了对于每个像素提供有发光元件，典型地有机发光二极管(OLED)的显示设备之外。
另外，本说明书中的发光元件根据其种类包括其辉度由电流或电压控制的元件；特别地，包括OLED(有机发光二极管)，无机EL(电致发光)，在FED(场致发射显示)中使用的MIM型电子源元件(电子发射元件)。
另外，显示设备包括具有密封的发光元件的板，以及包括控制器的IC等安装在板上的模块。此外，显示设备包括具有密封的液晶元件的板，以及包括控制器的IC等安装在板上的模块。
作为在本发明的显示设备中使用的晶体管，可以使用利用多晶半导体，微晶半导体(包括半非晶半导体)，或非晶半导体的薄膜晶体管；但是，在本发明的显示设备中使用的晶体管并不局限于薄膜晶体管。可能使用利用单晶硅的晶体管或利用SOI的晶体管。作为选择，可以使用利用有机半导体的晶体管，利用碳纳米管的晶体管，或者利用氧化锌的晶体管。此外，在本发明的显示设备的像素中提供的晶体管可能具有单栅结构、双栅结构或者具有三个或多个栅极的多栅结构。
根据本发明，形成提供测试电路的结构，使得仅在附加反衬底之前的步骤中或者通过在附加反衬底之后移除反衬底而实现的显示设备的测试可以在任意步骤中实现。因此，即使在附加反衬底之后的步骤中，也可以检测由栅极线和源极线的电位之间的关系引起的显示设备的显示缺陷。
此外，根据本发明，除了提供测试电路的结构之外，形成提供校正电路的结构。因此，本发明的显示设备可以基于从测试电路输出的、用于辨别缺陷的信号，自己校正由栅极线和源极线的电位之间的关系引起的显示设备的显示缺陷。因此，显示设备的测试和校正可以确定执行，从而装运产量可以提高。
图1是本发明的结构的框图。
图2是本发明的像素构造的电路图。
图3是本发明的像素构造的电路图。
图4是本发明的结构的框图。
图5是本发明的测试电路的电路图。
图6是本发明的测试电路的电路图。
图7是本发明的测试电路的电路图。
图8是本发明的结构的时序图。
图9是本发明的结构的框图。
图10是本发明的结构的框图。
图11是本发明的校正电路的电路图。
图12是本发明的结构的时序图。
图13是本发明的结构的框图。
图14是本发明的显示设备中开关电路的电路图。
图15是本发明的结构的框图。
图16是本发明的结构的框图。
图17是本发明的结构的框图。
图18A和18B是每个显示本发明的像素构造的电路图。
图19A-19C是每个显示提供有本发明显示设备的电子装置的图。
图20是说明常规实例的框图。
图21A和21B是常规实例测试中的说明。
图22A-22D是本发明的校正电路的电路图和时序图。
图23是本发明的测试电路的电路图。
图24是本发明的测试电路的电路图。
图25是本发明的测试电路的电路图。
具体实施例方式
虽然本发明将参考附随附图通过实施方式和实施例充分描述，应当理解，各种改变和修改将对本领域技术人员显然。因此，除非这种改变和修改背离本发明的范围，否则它们应当看作包括在其中。注意遍及描述实施方式和实施例的附图，相同的部分或者具有相同功能的部分由相同的参考标号表示，并且不重复其描述。
实施方式1图1是该实施方式中的显示设备的框图，并且详细描述将在下面进行。注意本发明的显示设备指具有显示元件(例如液晶元件或发光元件)的设备。此外，它可能指显示板自身，其中包括显示元件例如液晶元件或EL元件的多个像素，和/或用于驱动像素的外围驱动电路在衬底上形成。此外，显示设备可能包括提供有柔性印刷电路(FPC)或印刷布线板(PWB)的显示板。发光设备指具有特别是自发光型显示元件例如EL元件或在FED中使用的元件的显示设备。液晶显示设备指具有液晶元件的显示设备。
图1显示本发明的基本结构。图1中所示的显示设备在衬底100上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子形成于其中的连接端子部分105，以及测试电路106。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。用于输入外部信号的FPC(柔性印刷电路，没有显示)连接到连接端子部分105。然后，衬底100通过附加反衬底110以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
测试电路106在与栅极线平行形成的伪栅极线(也称作第一布线)117连接到栅极信号线驱动电路101，而与源极线平行形成的伪源极线(也称作第二布线)118连接到源极信号线驱动电路102，像素部分103置于其间并且连接到伪栅极线117和伪源极线118的部分相对的一侧上提供。在该实施方式中，伪栅极线117是作为连接到除了执行显示的像素之外的像素的一个栅极线的伪线，并且伪栅极线117与栅极线107同时形成并且与栅极线107相同的信号提供到此。伪源极线118是作为连接到除了执行显示的像素之外的像素的一个源极线的伪线，并且伪源极线118与源极线108同时形成并且与源极线108相同的信号提供到此。此外，在该实施方式中，不用于执行显示且与其他像素布置在相同行的像素称作伪像素。伪像素，伪栅极线117和伪源极线118连接到测试电路106，以便不影响显示。通过遮蔽每个伪像素的显示表面以不受光，可以执行测试而不影响其他像素的显示。注意描述“提供与栅极线相同的信号”指形成与栅极线107同时执行，也就是，使用与栅极线107相同的材料。类似地，描述“提供与源极线108相同的信号”指形成与源极线108同时执行，也就是，使用与源极线108相同的材料。
测试电路106检测由如下情况引起的缺陷，其中在栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，并且源极线108的低电位与栅极线107的低电位之间的差小于用于写入来自源极线108的信号的晶体管的阈值电压(Vth)。具体地，在测试电路106中，提供比较伪栅极线117的电位和伪源极线118的电位并且当伪源极线118的电位低于伪栅极线117的电位时输出高电位的第一电路111(也称作第一比较电路)；从伪源极线118的电位中减去参考电位并且输出其结果的第二电路112(也称作减法电路)；以及比较伪栅极线117的电位和第二电路112的输出并且输出其结果的第三电路113(也称作第二比较电路)。然后，用于输出第一电路111中的比较结果的连接端子114，用于将参考电位输入到第二电路112的连接端子115，以及用于输出来自第三电路113的信号的连接端子116通过使用引线从连接端子部分105连接到测试电路106。注意，输入到第二电路112的参考电位优选地，在该说明书中，是几乎等于在像素中提供的、用于写入来自源极线的信号的晶体管的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
关于像素109的像素构造，具体实例在图2和3中说明。在该实施方式中，将描述发光元件和液晶元件分别用作显示介质的图2和3中显示的典型像素构造。
图2说明当发光元件用作显示介质，n通道晶体管用作写入来自源极线的信号的第一晶体管201(也称作写入晶体管)，以及p通道晶体管用作驱动发光元件的第二晶体管202(也称作驱动晶体管)时的像素构造。
在图2中，当栅极线107具有高电位时，第一晶体管201导通，并且源极线108的电位保持在电容器203中且反映在节点Ng的电位中。另一方面，当栅极线107具有低电位时，第一晶体管201关闭，并且保持在电容器203中的电位反映在节点Ng的电位中而不管源极线108的电位。当节点Ng的电位是高电位时，节点Nd的电位变成低电位，因为第二晶体管202关闭。另一方面，当节点Ng的电位是低电位时，节点Nd的电位变成高电位，因为第二晶体管202导通并且电流从电源线204流动。节点Nd的该电位通过发光元件205流到反电极206。
注意在该说明书中，描述“晶体管导通”指晶体管的栅极-源极电压超过晶体管的阈值电压并且电流在源极和漏极之间流动，而描述“晶体管关闭”指晶体管的栅极-源极电压低于晶体管的阈值电压并且没有电流在源极和漏极之间流动。
注意在该说明书中，一个像素指能够控制亮度的一个单元。因此，例如，一个像素指亮度由其表示的一个色彩单元。在该情况下，因此，在具有R(红色)，G(绿色)和B(蓝色)色彩单元的彩色显示设备的情况下，图像的最小单位由R像素，G像素和B像素三个像素形成。色彩单元并不局限于三种颜色，并且多于三种颜色也可以使用，例如RGBW(W是白色)。作为另一个实例，在一个色彩单元的亮度使用多个区域控制的情况下，区域中的一个由一个像素表示。例如，因此，在使用区域灰度级方法的情况下，其中存在用于控制每个色彩单元的亮度的多个区域并且灰度级由它们全体表示，控制亮度的区域的一个由一个像素表示。因此，在该情况下，一个色彩单元由多个像素形成。同样在该情况下，执行显示的区域的大小可能依赖于每个像素而不同。此外，在控制每个色彩单元提供的亮度的多个区域中，也就是形成一个色彩单元的多个像素中，分别提供到那里的信号可能不同以便增加视角。注意描述“一个像素(对于三种颜色)”表示R，G和B三个像素看作一个像素；描述“一个像素(对于一种颜色)”表示每个色彩单元提供的多个像素总体看作一个像素。
图3说明当液晶元件用作显示介质并且n通道晶体管用作写入来自源极线的信号的晶体管301时的像素构造。
在图3中，当栅极线107具有高电位时，晶体管301导通，并且源极线108的电位保持在电容器302中并且反映在节点Ne的电位中。另一方面，当栅极线107具有低电位时，晶体管301关闭，并且保持在电容器302中的电位反映在节点Ne的电位中而不管源极线108的电位。使用节点Ne的该电位以及反电极304的电位，液晶元件303被驱动。
接下来，图4说明在每个像素中采用对于发光层使用有机材料的发光元件作为本发明的显示介质的情况。每个像素具有图2中所示的构造，其中包括第一晶体管，第二晶体管，电容器和发光元件。同样在图4中，说明图1中所示测试电路106中的第一电路111，第二电路112和第三电路113的连接。此外，第一电路111，第二电路112和第三电路113的电路结构分别在图5，6和7中说明。
图4更详细地显示图1中本发明的基本结构。注意在图4中，与图1中那些相同的部分由相同的参考数字表示，并且省略其描述。图4中所示的显示设备在衬底(没有显示)上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子(没有显示)形成于其中的连接端子部分(没有显示)，以及测试电路106。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。注意，写入控制信号SWE从连接端子401输入到源极信号线驱动电路。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。然后，衬底通过附加反衬底(没有显示)以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
此外，测试电路106检测由如下情况引起的缺陷，其中在栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，以及低于第一晶体管201的阈值电压(Vth)。具体地，在测试电路106中，提供比较伪栅极线117的电位和伪源极线118的电位并且当伪源极线118的电位低于伪栅极线117的电位时输出高电位的第一电路111(也称作第一比较电路)；从伪源极线118的电位中减去参考电位并且输出其结果的第二电路112(也称作减法电路)；以及比较伪栅极线117的电位和第二电路112的输出并且输出其结果的第三电路113(也称作第二比较电路)。然后，用于输出第一电路111中的比较结果的连接端子114，用于将参考电位输入到第二电路112的连接端子115，以及用于输出来自第三电路113的信号的连接端子116通过使用引线从连接端子部分105连接到测试电路106。
在图4的测试电路106中，第一电路111连接到伪栅极线117，伪源极线118和连接端子114。第二电路112连接到伪源极线118，用于输入参考电位的第二端子115，以及第三电路113。第三电路113连接到第二电路112，伪栅极线117，以及用于输出来自第三电路113的信号的连接端子116。注意，输入到第二电路112的参考电位优选地，在该说明书中，是几乎等于在像素中提供的第一晶体管201的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
图4中的写入控制信号SWE(源极写入使能信号)是选择源极线的信号的写入或擦除的信号。通过将写入控制信号SWE的高电位输入到源极信号线驱动电路，高电位写入源极线，而通过将写入控制信号SWE的低电位输入到源极信号线驱动电路，低电位写入源极线。
注意，在本发明中，描述“执行”包括电连接和直接连接。因此，由本发明公开的每种结构包括除了预先确定连接之外的元件。例如，在电路A电连接到电路B的状态中，能够在电路A和电路B之间电连接的任何元件(例如开关，晶体管，电容器，电感器，电阻器或二极管)可以布置在电路A与电路B之间。此外，在电路A和电路B直接连接到彼此的状态中，可以布置电路A和电路B而其间不插入任何元件。注意，电路A和电路B直接连接到彼此而不插入能够在其间电连接的任何元件的状态，除了电路A和电路B电连接的状态之外，描述为“直接连接”。
接下来，图5，6和7分别说明第一电路111，第二电路112和第三电路113的电路结构和连接。
图1和4中第一电路111的框图和电路图在图5中显示。第一电路111是将伪栅极线117的电位和伪源极线118的电位彼此比较的比较电路，其中伪栅极线117连接到图5中所示运算放大器的非反相输入端子，而伪源极线118连接到其反相输入端子。由第一电路111，伪源极线118的电位是否低于伪栅极线117的电位可以被检测，使得源极线108的电位是否低于栅极线107的电位可以被检测。在源极线108的电位低于栅极线107的电位的情况下，高电位从运算放大器的输出端子输出到连接端子114。注意，用作第一电路111中运算放大器的电源的负电源优选地是具有比栅极线107的低电位低2V的电位的电源。
接下来，图1和4中第二电路112的框图和电路图在图6中显示。第二电路112由包括运算放大器和电阻器的减法电路形成。在第二电路112中，伪源极线118的电位连接到运算放大器的非反相输入端子，而输入到连接端子115的参考电位连接到其反相输入端子。第二电路112将通过从伪源极线118的电位中减去参考电位而获得的电位输出到第三电路113。此时，第二电路112中减法电路中的电阻器的电阻优选地彼此相等。此外，参考电位优选地是几乎等于在像素中提供的第一晶体管的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
接下来，图1和4中第三电路113的框图和电路图在图7中显示。第三电路113是包括运算放大器的比较电路，并且将第二电路112的输出的电位和伪栅极线117的电位彼此比较。在第三电路113中，第二电路112的输出连接到运算放大器的反相输入端子而伪栅极线117的电位连接到其非反相输入端子。然后，伪栅极线117的电位与第二电路112的输出电位彼此比较，并且当第二电路112的输出电位低于伪栅极线117的电位时，高电位从运算放大器的输出端子输出到连接端子116。这样，正好在通过从伪源极线118的电位中减去第一晶体管201的阈值电压(Vth)而获得的电位变得低于伪栅极线117的电位，以及低于栅极线107的电位之前的边缘可以被检测。
因此，可以制造图1中测试电路106和像素部分103提供在相同衬底上并且测试电路和像素部分用反衬底110密封的显示设备。在该实施方式的显示设备中，因为连接端子114提供在用反衬底密封的区域外部，甚至在显示设备的显示时期中，从第一电路111输出到连接端子114的信号，即测试电路106的输出，可以使用从用反衬底密封的区域外部连接到测量仪器的探针测试，使得显示设备的缺陷可以被检测。另外，因为连接端子116提供在用反衬底密封的区域外部，甚至在显示设备的显示时期中，从第三电路113输出的、通过从伪源极线118的电位中减去第一晶体管的阈值电压而获得的信号可以使用从用反衬底密封的区域外部连接到测试仪器的探针测试。注意，连接端子114，115和116可以与输入用于执行显示的视频信号或时序信号的连接端子一起提供在相同的部分中，或者作为选择，可以提供在导向另一个部分的布线尖端。
接下来，图1和4的具体操作将使用图8中显示的时序图等描述。
图8中显示的时序图是写入控制信号(SWE)，源极线电位(SL)，栅极线电位(GL)，连接端子114以及连接端子116的信号和布线的各个电位的时序图。注意在图8中，也显示SL和GL之间的电位关系，由此可以看到SL通常高于GL。在图8中，在输入写入控制信号的低电位的时期中，例如显示设备中的回扫间隔中，信号不输入到源极线。因此，SL在回扫间隔中降低。然后，SL变得低于GL使得图2中所示像素中的第一晶体管不能保持期望的操作；因此，显示设备是有缺陷的(参看图8中的SL)。
在图8中，如测试电路的上面描述中描述的，当从测试电路106中第一电路111输出到连接端子114的信号是高电位时，SL低于GL。此外，输入到第二电路112的参考电位由图8中箭头801表示。在该情况下，当GL变得低于通过从SL中减去箭头801的电位差也就是第一晶体管201的阈值电压(Vth)而获得的电位时，高电位从连接端子116输出。注意，在该实施方式中，因为布线的每个信号的延迟不影响图8中的实际操作，布线的每个电位与信号升高和降低同步地说明。
注意，虽然发光元件作为该实施方式中的显示元件的实例而给出，由栅极线和源极线操作的在有效矩阵显示设备中执行显示的任何显示元件可以使用。例如，其对比度根据电磁作用变化的显示介质可以用作显示元件，例如EL元件(例如有机EL元件，无机EL元件，或包含有机物质和无机物质的EL元件)，电子发射元件，液晶元件，电子墨水，光栅阀(GLV)，等离子显示板(PDP)，数字微镜设备(DMD)，压电陶瓷显示设备或者碳纳米管。注意，使用EL元件的显示设备包括EL显示，使用电子发射元件的显示设备包括场致发射显示(FED)，SED平板显示(SED表面传导电子发射显示)等，使用液晶元件的显示设备包括液晶显示，以及使用电子墨水的显示设备包括电子纸张。
该实施方式也可以与该说明书中的另外实施方式任意组合。
实施方式2该实施方式将描述不同于上述实施方式的结构。注意，与实施方式1中那些具有相同功能的部分由相同的参考标号表示，并且实施方式1中的描述应用于此。
图9是该实施方式中的显示设备的框图，并且详细描述将在下面进行。注意，本发明的显示设备指具有显示元件(例如液晶元件或发光元件)的设备。此外，显示设备可能指显示板自身，其中包括显示元件例如液晶元件或EL元件的多个像素，和/或用于驱动像素的外围驱动电路在衬底上形成。此外，显示设备可能包括提供有柔性印刷电路(FPC)或印刷布线板(PWB)的显示板。发光设备指具有特别是自发光型显示元件例如EL元件或在FED中使用的元件的显示设备。液晶显示设备指具有液晶元件的显示设备。
图9显示该实施方式的结构。图9中所示的显示设备在衬底100上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子104形成于其中的连接端子部分105，测试电路106，以及校正电路901。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。用于输入外部信号的FPC(柔性印刷电路，没有显示)连接到连接端子部分105。然后，衬底100通过附加反衬底110以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
测试电路106在伪栅极线117连接到栅极信号线驱动电路101，而伪源极线118连接到源极信号线驱动电路102的部分相对的一侧上提供，并且连接到伪栅极线117和伪源极线118。在图9中，连接到测试电路的伪栅极线117和伪源极线118是连接到除了执行显示的像素之外的像素的一个栅极线和一个源极线。在该实施方式中，不用于执行显示且与其他像素布置在相同行的像素称作伪像素。连接到伪像素的源极线称作源极线方向上的伪线，而连接到伪像素的栅极线称作栅极线方向上的伪线。伪像素和伪线连接到测试电路106以便不影响显示。因此，连接到伪像素的伪线在该实施方式中连接到测试电路106。通过遮蔽每个伪像素的显示表面以不受光，可以执行测试而不影响执行显示的像素的显示。同样在该实施方式中，与栅极线同时形成并且与栅极线相同的信号提供到那里的伪线称作第一布线，而与源极线同时形成并且与源极线相同的信号提供到那里的伪线称作第二布线。注意描述“提供与栅极线相同的信号”指形成与栅极线同时执行，也就是，使用与栅极线相同的材料。类似地，描述“提供与源极线相同的信号”指形成与源极线同时执行，也就是，使用与源极线相同的材料。
测试电路106检测由如下情况引起的缺陷，其中在栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，并且源极线108的低电位与栅极线107的低电位之间的差小于用于写入来自源极线108的信号的晶体管的阈值电压(Vth)。具体地，在测试电路106中，提供比较伪栅极线117的电位和伪源极线118的电位并且当伪源极线118的电位低于伪栅极线117的电位时输出高电位的第一电路111(也称作第一比较电路)；从伪源极线118的电位中减去参考电位并且输出其结果的第二电路112(也称作减法电路)；以及比较伪栅极线117的电位和第二电路112的输出并且输出其结果的第三电路113(也称作第二比较电路)。然后，用于输出第一电路111中的比较结果的连接端子114，用于将参考电位输入到第二电路112的连接端子115，以及用于输出来自第三电路“3的信号的连接端子116通过使用引线从连接端子部分105连接到测试电路106。注意，输入到第二电路112的参考电位优选地，在该说明书中，是几乎等于在像素中提供的、用于写入来自源极线的信号的晶体管的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
另外，校正电路901连接到从测试电路106导向连接端子116，连接端子401和连接端子902的布线。从第三电路113输出的信号输入到连接到测试电路106的连接端子116，写入控制信号SWE输入到连接端子401，以及控制写入控制信号的信号SWEWE输入到连接端子902。然后，由校正电路901控制的写入控制信号输入到源极信号线驱动电路。
注意，图9中的写入控制信号SWE(源极写入使能信号)是选择源极线的信号的写入或擦除的信号。通过将写入控制信号SWE的高电位输入到源极信号线驱动电路，高电位写入源极线，而通过将写入控制信号SWE的低电位输入到源极信号线驱动电路，低电位写入源极线。图9中控制写入控制信号的信号SWEWE是用于选择写入控制信号到源极信号线驱动电路的供给的信号。通过将控制写入控制信号的信号SWEWE的低电位输入到校正电路，写入控制信号SWE提供到源极信号线驱动电路，而通过将控制写入控制信号的信号SWEWE的高电位输入到校正电路，选择写入控制信号SWE的输出提供到源极信号线驱动电路还是停止。
关于像素109的像素构造，实施方式1中图2和3中所示实例的描述应用于此。
接下来，图10说明图9中所示测试电路106中第一电路111，第二电路112和第三电路113的连接。注意图10说明与图4中情况类似，在每个像素中采用对于发光层使用有机材料的发光元件作为显示介质的情况，具有包括第一晶体管，第二晶体管，电容器和发光元件的构造。该实施方式中的描述将基于相同的情况进行。关于第一电路111，第二电路112和第三电路113的电路结构，实施方式1中图5，6和7中所示实例的描述应用于此。作为像素109的像素构造，采用图2中所示包括第一晶体管，第二晶体管，电容器和发光元件的构造。
图10更详细地显示图9中本发明的基本结构。注意在图10中，与图9中那些相同的部分由相同的参考数字表示，并且省略其描述。图10中所示的显示设备在衬底(没有显示)上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子(没有显示)形成于其中的连接端子部分(没有显示)，测试电路106，以及校正电路901。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。注意，写入控制信号SWE从连接端子401输入到源极信号线驱动电路。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。然后，衬底通过附加反衬底(没有显示)以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
此外，测试电路106检测由如下情况引起的缺陷，其中在栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，以及低于第一晶体管201的阈值电压(Vth)。具体地，在测试电路106中，提供比较伪栅极线117的电位和伪源极线118的电位并且当伪源极线118的电位低于伪栅极线117的电位时输出高电位的第一电路111(也称作第一比较电路)；从伪源极线118的电位中减去参考电位并且输出其结果的第二电路112(也称作减法电路)；以及比较伪栅极线117的电位和第二电路112的输出并且输出其结果的第三电路113(也称作第二比较电路)。然后，用于输出第一电路111中的比较结果的连接端子114，用于将参考电位输入到第二电路112的连接端子115，以及用于输出来自第三电路113的信号的连接端子116通过使用引线从连接端子部分105连接到测试电路106。
在图10的测试电路106中，第一电路111连接到伪栅极线117，伪源极线118和连接端子114。第二电路112连接到伪源极线118，用于输入参考电位的第二端子115，以及第三电路113。第三电路113连接到第二电路112，伪栅极线117，以及用于输出来自第三电路113的信号的连接端子116。注意，输入到第二电路112的参考电位优选地，在该说明书中，是几乎等于在像素中提供的第一晶体管201的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
另外，校正电路901连接到从测试电路1 06导向连接端子116，连接端子401和连接端子902的布线。从第三电路113输出的信号输入到连接到测试电路106的连接端子116，写入控制信号SWE输入到连接端子401，以及控制写入控制信号的信号SWEWE输入到连接端子902。然后，由校正电路901控制的写入控制信号输入到源极信号线驱动电路。
注意，图10中的写入控制信号SWE(源极写入使能信号)是选择源极线的信号的写入或擦除的信号。通过将写入控制信号SWE的高电位输入到源极信号线驱动电路，高电位写入源极线，而通过将写入控制信号SWE的低电位输入到源极信号线驱动电路，低电位写入源极线。图10中控制写入控制信号的信号SWEWE是用于选择写入控制信号到源极信号线驱动电路的供给的信号；通过将控制写入控制信号的信号SWEWE的低电位输入到校正电路，写入控制信号SWE提供到源极信号线驱动电路，而通过将控制写入控制信号的信号SWEWE的高电位输入到校正电路，选择写入控制信号SWE的输出提供到源极信号线驱动电路还是停止。
注意，在本发明中，描述“连接”包括电连接和直接连接。因此，由本发明公开的每种结构，能够电连接的任何元件(例如开关，晶体管，电容器，电感器，电阻器或二极管)可以布置在预先确定的连接中。此外，可能没有元件布置在预先确定的连接中。注意，直接进行连接而不在其中插入能够电连接的任何元件的状态，除了进行电连接的状态之外，描述为“直接连接”。同样注意描述“电连接”包括进行电连接的状态或者直接进行连接的状态。
接下来，图11说明校正电路901的电路结构和连接。
在图11中，显示图9和10中的校正电路901的框图和电路图。校正电路901包括保持从测试电路106输出到连接端子116的信号长达一段时间的存储电路1101；用于反相来自存储电路的信号的第一反相器电路1102；用于获得控制写入控制信号的信号SWEWE与第一反相器电路的输出的NAND的NAND电路1103；用于反相NAND电路1103的输出信号的第二反相器电路1104；用于反相来自第二反相器电路1104的输出的第三反相器电路1105；由来自第二反相器电路1104的输出和来自第三反相器电路1105的输出控制的模拟开关1106；以及由来自第二反相器电路1104的信号控制的晶体管1107。注意，NAND电路1103的输出端子的节点由N(NAND)表示。
存储电路1101包括信号开关电路1101A和信号保持电路1101B。信号开关电路1101A开关来自测试电路106的信号的输入/不输入。信号保持电路1101B保持来自信号开关电路1101A的输出长达一段时间。注意，信号开关电路1101A的输入端子的节点由N(116)表示，信号保持电路1101B的输入端子的节点由N(in)表示，以及信号保持电路1101B的输出端子的节点由N(out)表示。
此外，写入控制信号SWE输入到校正电路901。在校正电路901中，写入控制信号SWE输入到信号开关电路1101A，信号保持电路1101B，以及模拟开关1106的输入端子。
此外，晶体管1107在该实施方式中是n通道晶体管，并且来自第二反相器电路1104的输出被输出到晶体管1107的栅极。当来自第二反相器电路1104的信号是低信号时，晶体管1107关闭并且模拟开关1106导通，使得写入控制信号从模拟开关1106的输出端子输出到源极信号线驱动电路。另一方面，当来自第二反相器电路1104的信号是高信号时，模拟开关1106关闭并且晶体管1107导通，使得连接到晶体管1107的第一端子的GND电位从晶体管1107的第二端子输出到源极信号线驱动电路。
注意在该说明书中，晶体管是具有包括栅极、漏极和源极的至少三个端子的元件，并且通道区域提供在漏极区域和源极区域之间。这里，定义源极和漏极是困难的，因为它们依赖于晶体管的结构、操作条件等限定。因此，在本发明中，用作源极和漏极的区域称作第一端子和第二端子。在晶体管中，栅极指栅电极和栅极布线(也称作栅极线，栅极信号线等)的全部或一部分。源极指源极区域、源电极和源极布线(也称作源极线，源极信号线等)的全部或一部分；同样可以对漏极而描述。
接下来，在图22A-22C中，说明图11中的信号开关电路1101A和信号保持电路1101B的电路结构。应当注意，图22A-22C中显示的电路结构仅是实例，并且本发明并不局限于此。
图22A显示图11中的信号开关电路1101A的实例，并且包括反相器电路2201，模拟开关2202和晶体管2203。图22A中的晶体管2203是n通道晶体管，并且写入控制信号SWE通过反相器电路2201输出到晶体管2203的栅极。当写入控制信号SWE是高信号时，晶体管2203关闭并且模拟开关2202导通，使得节点N(116)的电位从模拟开关2202的输出端子输出到节点N(in)。另一方面，当写入控制信号SWE是低信号时，模拟开关2202关闭并且晶体管2203导通，使得GND电位从晶体管2203的第一端子通过晶体管2203的第二端子输出到节点N(in)。
图22B显示图11中的信号保持电路1101B的实例，它是具有端子Q，QB，CLK，D和XR的D触发器电路。此外，图22C说明图22B中的D触发器电路的电路结构。D触发器电路包括多个NAND电路。在图22B中的D触发器电路中，端子Q连接到节点N(out)，端子QB连接到端子D，端子CLK连接到节点N(in)，以及写入控制信号输入到端子XR。
此外，图22D说明图22B中的D触发器电路的基本操作。在输入到端子CLK的信号升高时，端子Q和QB的电位分别切换成高电位和低电位，并且保持直到端子CLK的电位的下一次升高或者直到低电位输入到端子XR。
接下来，图10和11的具体操作将使用图12中显示的时序图等描述。
图12中显示的时序图是写入控制信号SWE，控制写入控制信号的信号SWEWE，节点N(out)，节点N(NAND)，连接端子114，连接端子116，节点N(in)，源极线电位(SL)，以及栅极线电位(GL)的信号和布线的各个电位的时序图。注意在图12中，同样显示SL和GL之间的电位关系，由此可以看到SL通常高于GL。在图12中，当控制写入控制信号的信号SWEWE的电位是低电位时，写入控制信号SWE的电位反映在源极线电位SL中，而当控制写入控制信号的信号SWEWE的电位是高电位时，写入控制信号SWE的电位不反映在源极线电位SL中。因此，当控制写入控制信号的信号SWEWE的电位是高电位时，源极线电位SL降低。然后，当源极线电位SL降低第一晶体管201的阈值电压(Vth)时，高电位从测试电路106输出使得连接端子116的电位增加。然后，通过增加连接端子116的电位，校正电路901被操作，由此当写入控制信号具有高电位时的电位提供到源极线，使得源极线电位SL可以在源极线电位SL变得低于栅极线电位GL之前增加。因此，不会检测到当源极线电位SL变得低于栅极线电位GL时输出的连接端子114的高电位。也就是，显示设备可以保持良好的显示。注意，因为连接端子116的电位与写入控制信号SWE的输出波形的一种波长相比较延迟，因为连接端子116的电位传递通过像素部分和测试电路，写入控制信号SWE的电位可以保持，从而校正电路901可以通过使用测试电路的高电位而执行校正。
在图12，作为对测试电路的描述，当从测试电路106中的第一电路111输出到连接端子114的信号是高电位时，源极线电位SL低于栅极线电位GL。此外，输入到第二电路112的参考电位由实施方式1中描述的图8中箭头801表示。在该情况下，当栅极线电位GL变得低于通过从源极线电位SL中减去箭头801的电位差也就是第一晶体管201的阈值电压(Vth)而获得的电位时，高电位从连接端子116输出。
因此，使用从第一电路111到连接端子114的输出，即测试电路106的输出，校正可以恒定地由校正电路901执行，使得源极线电位SL不会变得低于栅极线电位GL，从而可以执行良好的显示。此外，由从第三电路113输出到连接端子116的信号执行的校正可以由包括在显示设备中的校正电路执行。无需说，甚至在显示设备的显示时期中，通过从源极线电位SL中减去第一晶体管的阈值电压而获得的信号可以使用从用反衬底密封的区域外部连接到测量仪器的探针测试，这是在实施方式1中描述的有利作用。注意，连接端子114，115和116可以与输入用于执行显示的视频信号或时序信号的连接端子一起提供在相同的部分中，或者作为选择，可以提供在导向另一个部分的布线尖端。
注意，虽然发光元件作为该实施方式中的显示元件的实例而给出，由栅极线和源极线操作的在有效矩阵显示设备中执行显示的任何显示元件可以使用。例如，其对比度根据电磁作用变化的显示介质可以用作显示元件，例如EL元件(例如有机EL元件，无机EL元件，或包含有机物质和无机物质的EL元件)，电子发射元件，液晶元件，电子墨水，光栅阀(GLV)，等离子显示板(PDP)，数字微镜设备(DMD)，压电陶瓷显示设备或者碳纳米管。注意，使用EL元件的显示设备包括EL显示，使用电子发射元件的显示设备包括场致发射显示(FED)，SED平板显示(SED表面传导电子发射显示)等，使用液晶元件的显示设备包括液晶显示，以及使用电子墨水的显示设备包括电子纸张。
该实施方式也可以与该说明书中的另外实施方式任意组合。
实施方式3该实施方式将描述不同于上述实施方式的结构。注意，与实施方式1和2中那些具有相同功能的部分由相同的参考标号表示，并且实施方式1和2中的描述应用于此。
图13是该实施方式中的显示设备的框图，并且详细描述将在下面进行。注意，本发明的显示设备指具有显示元件(例如液晶元件或发光元件)的设备。此外，显示设备可能指显示板自身，其中包括显示元件例如液晶元件或EL元件的多个像素，和/或用于驱动像素的外围驱动电路在衬底上形成。此外，显示设备可能包括提供有柔性印刷电路(FPC)或印刷布线板(PWB)的显示板。发光设备指具有特别是自发光型显示元件例如EL元件或在FED中使用的元件的显示设备。液晶显示设备指具有液晶元件的显示设备。
图13显示该实施方式的结构。图13中所示的显示设备在衬底100上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子104形成于其中的连接端子部分105，测试电路126以及开关电路1301。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。用于输入外部信号的FPC(柔性印刷电路，没有显示)连接到连接端子部分105。然后，衬底100通过附加反衬底110以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
开关电路1301在栅极线107连接到栅极信号线驱动电路101而源极线108连接到源极信号线驱动电路102的部分相对的一侧上提供，并且连接到栅极线107和源极线108。注意，从连接端子1302输入的恒定电位信号，以及控制写入控制信号的信号SWEWE输入到开关电路1301。然后，开关电路1301在测试电路126中没有测试时将恒定电位信号从连接端子1302输出到测试电路，而开关电路1301在测试电路126中执行栅极线和源极线的电位测试时将信号通过开关输出到测试电路126，以便输出栅极线的电位和源极线的电位。
注意，图13中的写入控制信号SWE(源极写入使能信号)是选择源极线的信号的写入或擦除的信号。通过将写入控制信号SWE的高电位输入到源极信号线驱动电路，高电位写入源极线，而通过将写入控制信号SWE的低电位输入到源极信号线驱动电路，低电位写入源极线。图13中控制写入控制信号的信号SWEWE是用于选择写入控制信号到源极信号线驱动电路的供给的信号；通过将控制写入控制信号的信号SWEWE的低电位输入到开关电路，写入控制信号SWE提供到源极信号线驱动电路。
测试电路126在栅极线107连接到栅极信号线驱动电路101而源极线108连接到源极信号线驱动电路102的部分相对的一侧上提供，并且连接到栅极线107和源极线108。注意，通过图13中的开关电路1301连接到测试电路的栅极线107和源极线108是连接到显示设备中用于执行显示的像素的一个栅极线和一个源极线，这不同于实施方式1和2。在该实施方式中，因为在测试电路126中执行显示的像素的更准确估计通过估计连接到执行显示的像素的源极线和栅极线的电位来执行，测试可以比在实施方式1和2中更准确地执行。
测试电路126检测由如下情况引起的缺陷，其中在通过开关电路1301输出的像素部分中栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，并且源极线108的低电位与栅极线107的低电位之间的差小于用于写入来自源极线108的信号的晶体管的阈值电压(Vth)。具体地，在测试电路126中，提供比较栅极线107的电位和源极线108的电位并且当源极线108的电位低于栅极线107的电位时输出高电位的第一电路121(也称作第一比较电路)；从源极线108的电位中减去参考电位并且输出其结果的第二电路122(也称作减法电路)；以及比较栅极线107的电位和第二电路122的输出并且输出其结果的第三电路123(也称作第二比较电路)。然后，用于输出第一电路121中的比较结果的连接端子114，用于将参考电位输入到第二电路122的连接端子115，以及用于输出来自第三电路123的信号的连接端子116通过使用引线从连接端子部分105连接到测试电路126。注意，输入到第二电路122的参考电位优选地，在该说明书中，是几乎等于在像素中提供的、用于写入来自源极线的信号的晶体管的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
关于像素109的像素构造，实施方式1中图2和3中所示实例的描述应用于此。
接下来，开关电路1301的一种结构将使用图14描述。
开关电路1301包括当控制写入控制信号的信号SWEWE具有高电位，也就是当信号不提供到源极线108时，将栅极线107的电位提供到测试电路126的模拟开关1401和反相器电路1402。另外，包括当控制写入控制信号的信号SWEWE具有低电位时，也就是当信号提供到源极线108时，提供电位到测试电路126以便不引起测试电路126的故障的晶体管1403。另外，包括当控制写入控制信号的信号SWEWE具有高电位时，也就是当信号不提供到源极线108时，将源极线108的电位提供到测试电路126的模拟开关1404和反相器电路1405。另外，包括当控制写入控制信号的信号SWEWE具有低电位时，也就是当信号提供到源极线108时，提供电位到测试电路126以便不引起测试电路126的故障的晶体管1406。
开关电路1301的操作将简要地描述。在高电位作为控制写入控制信号的信号SWEWE从连接端子902输入到开关电路1301的情况下，开关电路1301将栅极线107和源极线108的电位输出到测试电路126。另一方面，在低电位作为控制写入控制信号的信号SWEWE从连接端子902输入到开关电路1301的情况下，GND电位输入到连接在栅极线107一侧的测试电路126的一个而高于GND电位的电位从连接端子1302输入到连接在源极线108一侧的测试电路126的一个。这是因为在测试电路126没有连接到栅极线107和源极线108的时期中，防止栅极线107和源极线108的电位中的缺陷由输入到测试电路126的电位判断；输入到测试电路126的电位的每个并不受限，只要栅极线107和源极线108的电位中的每个不被判断。
注意，如果测试电路126直接连接到栅极线107和源极线108以执行测试，电流从栅极线107和源极线108流到测试电路126，使得显示具有缺陷，这是不好的。在本发明中，源极线不写入的时期，在此期间控制写入控制信号的信号具有高电位，由开关电路集中以执行测试，从而测试可以更准确地执行。
接下来，图15说明在每个像素中采用对于发光层使用有机材料的发光元件作为本发明的显示介质的情况。每个像素具有图2中所示的构造，其中包括第一晶体管，第二晶体管，电容器和发光元件。同样在图15中，说明图13中所示测试电路126中的第一电路121，第二电路122和第三电路123的连接。
图15更详细地显示图1中本发明的基本结构。注意在图15中，与图1中那些相同的部分由相同的参考数字表示，并且省略其描述。图15中所示的显示设备在衬底(没有显示)上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子(没有显示)形成于其中的连接端子部分(没有显示)，以及测试电路126。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。注意，写入控制信号SWE从连接端子401输入到源极信号线驱动电路。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。然后，衬底通过附加反衬底(没有显示)以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
测试电路126检测由如下情况引起的缺陷，其中在像素部分中栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，以及低于用于写入来自源极线108的信号的晶体管的阈值电压(Vth)。具体地，在测试电路126中，提供比较栅极线107的电位和源极线108的电位并且当源极线108的电位低于栅极线107的电位时输出高电位的第一电路121(也称作第一比较电路)；从源极线108的电位中减去参考电位并且输出其结果的第二电路122(也称作减法电路)；以及比较栅极线107的电位和第二电路122的输出并且输出其结果的第三电路123(也称作第二比较电路)。然后，用于输出第一电路121中的比较结果的连接端子114，用于将参考电位输入到第二电路122的连接端子115，以及用于输出来自第三电路123的信号的连接端子116通过使用引线从连接端子部分连接到测试电路126。
在图15的测试电路126中，第一电路121连接到栅极线107，源极线108和连接端子114。第二电路122连接到源极线108，用于输入参考电位的第二端子115，以及第三电路123。第三电路123连接到第二电路122，栅极线107，以及用于输出来自第三电路123的信号的连接端子116。注意，输入到第二电路122的参考电位优选地，在该说明书中，是几乎等于在像素中提供的第一晶体管201的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
接下来，图23，24和25分别说明第一电路121，第二电路122和第三电路123的电路结构和连接。
图13和15中第一电路121的框图和电路图在图23中显示。第一电路121是将栅极线107的电位和源极线108的电位彼此比较的比较电路，其中栅极线107连接到图23中所示运算放大器的非反相输入端子，而源极线108连接到其反相输入端子。由第一电路121，源极线108的电位是否低于栅极线107的电位可以被检测。在源极线108的电位低于栅极线107的电位的情况下，高电位从运算放大器的输出端子输出到连接端子114。注意，用作第一电路121中运算放大器的电源的负电源优选地是具有比栅极线107的低电位低2V的电位的电源。
接下来，图13和15中第二电路122的框图和电路图在图24中显示。第二电路122由包括运算放大器和电阻器的减法电路形成。在第二电路122中，源极线108的电位连接到运算放大器的非反相输入端子，而输入到连接端子115的参考电位连接到其反相输入端子。第二电路122将通过从源极线108的电位中减去参考电位而获得的电位输出到第三电路123。此时，第二电路122中减法电路中的电阻器的电阻优选地彼此相等。此外，参考电位优选地是几乎等于在像素中提供的第一晶体管的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
接下来，图13和15中第三电路123的框图和电路图在图25中显示。第三电路123是包括运算放大器的比较电路，并且将第二电路122的输出的电位和栅极线107的电位彼此比较。在第三电路123中，第二电路122的输出连接到运算放大器的反相输入端子而栅极线107的电位连接到其非反相输入端子。然后，栅极线107的电位与第二电路122的输出电位彼此比较，并且在第二电路122的输出电位低于栅极线107的电位的情况下，高电位从运算放大器的输出端子输出到连接端子116。这样，正好在通过从源极线108的电位中减去第一晶体管201的阈值电压(Vth)而获得的电位变得低于栅极线107的电位之前的边缘可以被检测。
测试电路126的操作也类似于实施方式1中测试电路106的那些，从而实施方式1中使用图8的描述应用于此。
根据该实施方式，可以制造测试电路126和像素部分103提供在相同衬底上并且测试电路和像素部分用反衬底110密封的显示设备。在该实施方式的显示设备中，因为连接端子114提供在用反衬底密封的区域外部，甚至在显示设备的显示时期中，从第一电路121输出到连接端子114的信号，即测试电路126的输出，可以使用从用反衬底密封的区域外部连接到测量仪器的探针测试，使得显示设备的缺陷可以被检测。另外，因为连接端子116提供在用反衬底密封的区域外部，甚至在显示设备的显示时期中，从第三电路123输出的、通过从源极线108的电位中减去第一晶体管的阈值电压而获得的信号可以使用从用反衬底密封的区域外部连接到测试仪器的探针测试。特别地，在该实施方式中，用于执行实际显示的栅极线和源极线的电位输出到测试电路，同时由开关电路开关以执行测试，从而测试可以更准确地在显示设备中执行。注意，连接端子114，115和116可以与输入用于执行显示的视频信号或时序信号的连接端子一起提供在相同的部分中，或者作为选择，可以提供在导向另一个部分的布线尖端。
该实施方式也可以与该说明书中的另外实施方式任意组合。
实施方式4该实施方式将描述不同于上述实施方式的结构。注意，与实施方式1-3中那些具有相同功能的部分由相同的参考标号表示，并且实施方式1-3中的描述应用于此。
图16是该实施方式中的显示设备的框图，并且详细描述将在下面进行。注意，本发明的显示设备指具有显示元件(例如液晶元件或发光元件)的设备。此外，显示设备可能指显示板自身，其中包括显示元件例如液晶元件或EL元件的多个像素，和/或用于驱动像素的外围驱动电路在衬底上形成。此外，显示设备可能包括提供有柔性印刷电路(FPC)或印刷布线板(PWB)的显示板。发光设备指具有特别是自发光型显示元件例如EL元件或在FED中使用的元件的显示设备。液晶显示设备指具有液晶元件的显示设备。
图16显示该实施方式的结构。图16中所示的显示设备在衬底100上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子104形成于其中的连接端子部分105，测试电路126，校正电路901，以及开关电路1301。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。用于输入外部信号的FPC(柔性印刷电路，没有显示)连接到连接端子部分105。然后，衬底100通过附加反衬底110以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
开关电路1301在栅极线107连接到栅极信号线驱动电路101而源极线108连接到源极信号线驱动电路102的部分相对的一侧上提供，并且连接到栅极线107和源极线108。注意，从连接端子1302输入的恒定电位信号，以及控制写入控制信号的信号SWEWE输入到开关电路1301。然后，开关电路1301在测试电路126中没有测试时将恒定电位信号从连接端子1302中输出，而开关电路1301在测试电路126中执行栅极线和源极线的电位测试时将信号通过开关输出到测试电路126，以便输出栅极线的电位和源极线的电位。
注意，图16中的写入控制信号SWE(源极写入使能信号)是选择源极线的信号的写入或擦除的信号。通过将写入控制信号SWE的高电位输入到源极信号线驱动电路，高电位写入源极线，而通过将写入控制信号SWE的低电位输入到源极信号线驱动电路，低电位写入源极线。图16中控制写入控制信号的信号SWEWE是用于选择写入控制信号到源极信号线驱动电路的供给的信号；通过将控制写入控制信号的信号SWEWE的低电位输入到开关电路，写入控制信号SWE提供到源极信号线驱动电路。
测试电路126在栅极线107连接到栅极信号线驱动电路101而源极线108连接到源极信号线驱动电路102的部分相对的一侧上提供，并且连接到栅极线107和源极线108。注意，通过图16中的开关电路1301连接到测试电路的栅极线107和源极线108是连接到显示设备中用于执行显示的像素的一个栅极线和一个源极线，这不同于实施方式1和2。在该实施方式中，因为在测试电路126中执行显示的像素的更准确估计通过估计连接到执行显示的像素的源极线和栅极线的电位来执行，测试可以比在实施方式1和2中更准确地执行。而且，在该实施方式中，源极线的电位的校正可以由校正电路901执行。
测试电路126检测由如下情况引起的缺陷，其中在像素部分中栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，并且源极线108的低电位与栅极线107的低电位之间的差小于用于写入来自源极线108的信号的晶体管的阈值电压(Vth)。具体地，在测试电路126中，提供比较栅极线107的电位和源极线108的电位并且当源极线108的电位低于栅极线107的电位时输出高电位的第一电路121(也称作第一比较电路)；从源极线108的电位中减去参考电位并且输出其结果的第二电路122(也称作减法电路)；以及比较栅极线107的电位和第二电路122的输出并且输出其结果的第三电路123(也称作第二比较电路)。然后，用于输出第一电路121中的比较结果的连接端子114，用于将参考电位输入到第二电路122的连接端子115，以及用于输出来自第三电路123的信号的连接端子116通过使用引线从连接端子部分105连接到测试电路126。注意，输入到第二电路122的参考电位优选地，在该说明书中，是几乎等于在像素中提供的、用于写入来自源极线的信号的晶体管的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
另外，校正电路901连接到从测试电路126导向连接端子116，连接端子401和连接端子902的布线。从第三电路123输出的信号输入到连接到测试电路126的连接端子116，写入控制信号SWE输入到连接端子401，以及控制写入控制信号的信号SWEWE输入到连接端子902。然后，由校正电路901控制的写入控制信号输入到源极信号线驱动电路。
注意，图16中的写入控制信号SWE(源极写入使能信号)是选择源极线的信号的写入或擦除的信号。通过将写入控制信号SWE的高电位输入到源极信号线驱动电路102，高电位写入源极线，而通过将写入控制信号SWE的低电位输入到源极信号线驱动电路102，低电位写入源极线。图16中控制写入控制信号的信号SWEWE是用于选择写入控制信号到源极信号线驱动电路的供给的信号；通过将控制写入控制信号的信号SWEWE的低电位输入到校正电路，写入控制信号SWE提供到源极信号线驱动电路，而通过将控制写入控制信号的信号SWEWE的高电位输入到校正电路，选择写入控制信号SWE的输出提供到源极信号线驱动电路还是停止。
关于像素109的像素构造，实施方式1中图2和3中所示实例的描述应用于此。
接下来，图17说明图16中所示测试电路126中第一电路121，第二电路122和第三电路123的连接。注意图17说明与图4中情况类似，在每个像素中采用对于发光层使用有机材料的发光元件作为显示介质的情况，具有包括第一晶体管，第二晶体管，电容器和发光元件的构造。该实施方式中的描述将基于相同的情况进行。关于第一电路121，第二电路122和第三电路123的电路结构，实施方式3中图23，24和25中所示实例的描述应用于此。作为像素109的像素构造，采用图2中所示包括第一晶体管，第二晶体管，电容器和发光元件的构造。
图17更详细地显示图16中本发明的基本结构。注意在图17中，与图16中那些相同的部分由相同的参考数字表示，并且省略其描述。图17中所示的显示设备在衬底(没有显示)上包括栅极信号线驱动电路101，源极信号线驱动电路102，像素部分103，多个连接端子(没有显示)形成于其中的连接端子部分(没有显示)，测试电路126，校正电路901，以及开关电路1301。栅极线107连接到栅极信号线驱动电路101，而源极线108连接到源极信号线驱动电路102。注意，写入控制信号SWE从连接端子401输入到源极信号线驱动电路。像素部分103中的像素109连接到栅极线107和源极线108。在像素109中，提供根据来自栅极线107的信号，将来自源极线108的信号写入在像素中提供的发光元件或液晶元件的晶体管，并且晶体管的端子分别连接到栅极线107和源极线108。然后，衬底通过附加反衬底(没有显示)以密封在像素109中提供的发光元件或液晶元件而完成为显示模块。
此外，测试电路126检测由如下情况引起的缺陷，其中在栅极线107和源极线108的电位之间的关系方面，源极线108的电位低于栅极线107的电位，以及低于第一晶体管201的阈值电压(Vth)。具体地，在测试电路126中，提供比较栅极线107的电位和源极线108的电位并且当源极线108的电位低于栅极线107的电位时输出高电位的第一电路121(也称作第一比较电路)；从源极线108的电位中减去参考电位并且输出其结果的第二电路122(也称作减法电路)；以及比较栅极线107的电位和第二电路122的输出并且输出其结果的第三电路123(也称作第二比较电路)。然后，用于输出第一电路121中的比较结果的连接端子114，用于将参考电位输入到第二电路122的连接端子115，以及用于输出来自第三电路123的信号的连接端子116通过使用引线从连接端子部分105连接到测试电路126。
在图17的测试电路126中，第一电路121连接到栅极线107，源极线108和连接端子114。第二电路122连接到源极线108，用于输入参考电位的第二端子115，以及第三电路123。第三电路123连接到第二电路122，栅极线107，以及用于输出来自第三电路123的信号的连接端子116。注意，输入到第二电路122的参考电位优选地，在该说明书中，是几乎等于在像素中提供的第一晶体管201的阈值电压(Vth)的电位；它优选地是大约0.1-2.0V。
另外，校正电路901连接到从测试电路126导向连接端子116，连接端子401和连接端子902的布线。从第三电路123输出的信号输入到连接到测试电路126的连接端子116，写入控制信号SWE输入到连接端子401，以及控制写入控制信号的信号SWEWE输入到连接端子902。然后，由校正电路901控制的写入控制信号输入到源极信号线驱动电路102。
注意，图17中的写入控制信号SWE(源极写入使能信号)是选择源极线的信号的写入或擦除的信号。通过将写入控制信号SWE的高电位输入到源极信号线驱动电路，高电位写入源极线，而通过将写入控制信号SWE的低电位输入到源极信号线驱动电路，低电位写入源极线。图17中控制写入控制信号的信号SWEWE是用于选择写入控制信号到源极信号线驱动电路的供给的信号；通过将控制写入控制信号的信号SWEWE的低电位输入到校正电路，写入控制信号SWE提供到源极信号线驱动电路，而通过将控制写入控制信号的信号SWEWE的高电位输入到校正电路，选择写入控制信号SWE的输出提供到源极信号线驱动电路还是停止。
注意在该实施方式中，关于测试电路126中第一电路121，第二电路122和第三电路123的电路结构，实施方式3中图23，24和25中所示实例的描述应用于此。关于校正电路901的电路结构，图11和22A-22C中所示实例的描述应用于此。此外，测试电路126的操作也类似于实施方式1中测试电路106的那些，从而实施方式1中使用图8的描述应用于此。此外，校正电路901的操作也类似于实施方式2中的那些，从而实施方式2中使用图12的描述应用于此。
因此，使用从第一电路121到连接端子114的输出，即测试电路126的输出，校正恒定地由校正电路901执行，使得源极线电位SL不会变得低于栅极线电位GL，从而可以执行良好的显示。此外，由从第三电路123输出到连接端子116的信号执行的校正可以由包括在显示设备中的校正电路901执行。无需说，甚至在显示设备的显示时期中，通过从源极线电位SL中减去第一晶体管的阈值电压而获得的信号可以使用从用反衬底密封的区域外部连接到测量仪器的探针测试，这是在实施方式1中描述的有利作用。特别地，在该实施方式中，用于执行实际显示的栅极线和源极线的电位输出到测试电路126，同时由开关电路开关以执行测试，从而测试可以更准确地在显示设备中执行。注意，连接端子114，115和116可以与输入用于执行显示的视频信号或时序信号的连接端子一起提供在相同的部分中，或者作为选择，可以提供在导向另一个部分的布线尖端。
该实施方式也可以与该说明书中的另外实施方式任意组合。
实施例1本发明的显示设备的像素构造并不局限于实施方式1中的图2。本发明的显示设备的像素的一种方式在图18A中显示。图18A中显示的像素包括发光元件1801，开关晶体管1802，驱动晶体管1803，以及选择电流是否提供到发光元件1801的电流控制晶体管1804。此外，虽然在图18A中没有显示，保持视频信号的电压的电容器可以在像素中形成。
驱动晶体管1803和电流控制晶体管1804可能具有相同的导电型或不同的导电型。驱动晶体管1803在饱和区域中操作，而电流控制晶体管1804在线性区域中操作。注意虽然驱动晶体管1803期望在饱和区域中操作，但是本发明并不局限于此；驱动晶体管1803可以在线性区域中操作。另外，开关晶体管1802在线性区域中操作。开关晶体管1802可能是n通道晶体管或p通道晶体管。
当驱动晶体管1803如图18A中所示是p通道晶体管时，优选地，发光元件1801的阳极是第一电极而其阴极是第二电极。另一方面，当驱动晶体管1803是n通道晶体管时，优选地，发光元件1801的阴极是第一电极而其阳极是第二电极。
开关晶体管1802的栅极连接到扫描线Gj(j＝1-y中的一个)。开关晶体管1802的源极和漏极的一个连接到信号线Si(i＝1-x中的一个)，而另一个连接到电流控制晶体管1804的栅极。驱动晶体管1803的栅极连接到电源线Vi(i＝1-x中的一个)。驱动晶体管1803和电流控制晶体管1804连接到电源线Vi和发光元件1801，使得从电源线Vi提供的电流作为驱动晶体管1803和电流控制晶体管1804的漏电流提供到发光元件1801。在该实施例中，驱动晶体管1803的源极连接到电源线Vi，并且电流控制晶体管1804提供在驱动晶体管1803与发光元件1801的第一电极之间。
在形成电容器的情况下，电容器的两个电极的一个连接到电源线Vi，而另一个连接到电流控制晶体管1804的栅极。电容器提供用于保持电流控制晶体管1804的栅极电压。
注意，图18A中所示的像素构造仅是本发明的一种方式；本发明的发光设备并不局限于图18A。例如，如图18B中所示，驱动晶体管1803的漏极端子可能连接到发光元件1801的第一电极，并且电流控制晶体管1804可以提供在驱动晶体管1803和电源线Vi之间。注意，与图18A中那些相同的部分在图18B中由相同的参考标号表示。
该实施例也可以与该说明书中的另外实施方式或实施例任意组合。
实施例2本发明的显示设备可以通过在用反衬底密封之后测试并校正显示缺陷来提高产量；因此，对于批量生产的电子装置，例如移动电话、便携式游戏机、电子书或照相机例如摄影机或数字静止照相机的显示部分是最佳的。
作为能够使用本发明的显示设备的其他电子装置，存在摄影机，数字照相机，护目镜显示器(安装在头部的显示器)，导航系统，音频再现设备(例如汽车音响或音频组件)，膝上型电脑，游戏机，提供有记录介质的图像再现设备(典型地，提供有显示再现图像的显示器、用于再现记录介质例如DVD(数字通用光盘)的设备)等。这种电子装置的具体实例在图19A-19C中显示。
图19A显示移动电话，其包括主体1901，显示部分1902，音频输入部分1903，音频输出部分1904，操作键1905等。通过将本发明的显示设备用于显示部分1902，可以完成作为本发明的一种电子装置的移动电话。
图19B显示摄影机，其包括主体1906，显示部分1907，外壳1908，外部连接端口1909，远程控制接收部分1910，图像接收部分1911，电池1912，音频输入部分1913，操作键1914，目镜部分1915等。通过将本发明的显示设备用于显示部分1907，可以完成作为本发明的一种电子装置的摄影机。
图19C显示一种显示器，其包括外壳1916，显示部分1917，扬声器部分1918等。通过将本发明的显示设备用于显示部分1917，可以完成作为本发明的一种电子装置的显示器。注意，该显示器包括计算机，TV广播接收，广告等的所有信息显示设备。
如上所述，本发明的适用范围如此广泛以至于本发明可以用于各种领域的电子装置。
该实施例也可以与该说明书中的另外实施方式或实施例任意组合。
本申请基于2006年2月3日在日本专利局提交的日本专利申请序列号2006-026761，其全部内容在此引用作为参考。
权利要求
1.一种显示设备，包括栅极线；源极线；由栅极线和源极线的电位驱动的像素部分；与栅极线平行布置的第一布线；与源极线平行布置的第二布线；以及连接到第一布线和第二布线的测试电路，其中测试电路形成通过使用第一布线和第二布线的电位辨别像素部分的缺陷的信号。
2.根据权利要求1的显示设备，其中像素部分具有连接到栅极线和源极线的晶体管，并且晶体管由输入到栅极线的信号选择，并且来自源极线的信号被写入。
3.根据权利要求2的显示设备，其中晶体管是n通道晶体管。
4.根据权利要求1的显示设备，其中显示设备被结合到选自移动电话和摄影机的一个中。
5.一种电子装置，在显示部分中具有根据权利要求1的显示设备。
6.一种显示设备，包括栅极线；源极线；由栅极线和源极线的电位驱动的像素部分；与栅极线平行布置的第一布线；与源极线平行布置的第二布线；连接到第一布线和第二布线的测试电路；以及连接到测试电路的第一连接端子和第二连接端子，其中测试电路包括连接到第一布线和第二布线的第一电路，连接到第二布线的第二电路，以及连接到第一布线和第二电路的第三电路；其中第一电路比较第一布线的电位和第二布线的电位，并且当第二布线的电位低于第一布线的电位时输出第一电位到第一连接端子；其中第二电路将通过从第二布线的电位中减去参考电位而获得的第二电位输入到第三电路；以及其中第三电路比较第一布线的电位和第二电位，并且当第二电位低于第一布线的电位时输出第三电位到第二连接端子。
7.根据权利要求2的显示设备，其中第一连接端子和第二连接端子被提供在由提供有像素部分的衬底以及反衬底密封的区域外部。
8.根据权利要求6的显示设备，其中像素部分具有连接到栅极线和源极线的晶体管，并且晶体管由输入到栅极线的信号选择，并且来自源极线的信号被写入。
9.根据权利要求8的显示设备，其中晶体管是n通道晶体管。
10.根据权利要求6的显示设备，其中显示设备被结合到选自移动电话和摄影机的一个中。
11.一种电子装置，在显示部分中具有根据权利要求6的显示设备。
12.一种显示设备，包括栅极线；源极线；由栅极线和源极线的电位驱动的像素部分；与栅极线平行布置的第一布线；与源极线平行布置的第二布线；连接到第一布线和第二布线的测试电路；连接到测试电路的校正电路；以及连接到测试电路的第一连接端子和第二连接端子，其中测试电路包括连接到第一布线和第二布线的第一电路，连接到第二布线的第二电路，以及连接到第一布线和第二电路的第三电路；其中第一电路比较第一布线的电位和第二布线的电位，并且当第二布线的电位低于第一布线的电位时输出第一电位到第一连接端子；其中第二电路将通过从第二布线的电位中减去参考电位而获得的第二电位输入到第三电路；其中第三电路比较第一布线的电位和第二电位，并且当第二电位低于第一布线的电位时输出第三电位到第二连接端子；以及其中校正电路在第三电位输出到第二连接端子的情况下使得第二布线的电位高于第一布线的电位，从而校正输出到第一连接端子和第二连接端子的电位。
13.根据权利要求12的显示设备，其中第一连接端子和第二连接端子被提供在由提供有像素部分的衬底以及反衬底密封的区域外部。
14.根据权利要求12的显示设备，其中像素部分具有连接到栅极线和源极线的晶体管，并且晶体管由输入到栅极线的信号选择，并且来自源极线的信号被写入。
15.根据权利要求14的显示设备，其中晶体管是n通道晶体管。
16.根据权利要求12的显示设备，其中显示设备被结合到选自移动电话和摄影机的一个中。
17.一种电子装置，在显示部分中具有根据权利要求12的显示设备。
18.一种显示设备，包括栅极线；源极线；将信号提供到源极线的驱动电路；由栅极线和源极线的电位驱动的像素部分；连接到栅极线和源极线的开关电路；以及测试电路，其中当控制源极线的写入的信号没有提供到驱动电路时，开关电路将栅极线和源极线连接到测试电路；以及其中测试电路输出通过使用输入的栅极线和源极线的电位来辨别像素部分的缺陷的信号。
19.根据权利要求18的显示设备，其中像素部分具有连接到栅极线和源极线的晶体管，并且晶体管由输入到栅极线的信号选择，并且来自源极线的信号被写入。
20.根据权利要求19的显示设备，其中晶体管是n通道晶体管。
21.根据权利要求18的显示设备，其中显示设备被结合到选自移动电话和摄影机的一个中。
22.一种电子装置，在显示部分中具有根据权利要求18的显示设备。
23.一种显示设备，包括栅极线；源极线；将信号提供到源极线的驱动电路；由栅极线和源极线的电位驱动的像素部分；连接到栅极线和源极线的开关电路；测试电路；以及连接到测试电路的第一连接端子和第二连接端子，其中测试电路包括连接到栅极线和源极线的第一电路，连接到源极线的第二电路，以及连接到栅极线和第二电路的第三电路；其中当控制源极线的写入的信号没有提供到驱动电路时开关电路将栅极线和源极线连接到测试电路；其中第一电路比较栅极线的输入电位和源极线的输入电位，并且当源极线的输入电位低于栅极线的输入电位时输出第一电位到第一连接端子；其中第二电路将通过从源极线的输入电位中减去参考电位而获得的第二电位输入到第三电路；以及其中第三电路比较栅极线的输入电位和第二电位，并且当第二电位低于栅极线的电位时输出第三电位到第二连接端子。
24.根据权利要求23的显示设备，其中第一连接端子和第二连接端子被提供在由提供有像素部分的衬底以及反衬底密封的区域外部。
25.根据权利要求23的显示设备，其中像素部分具有连接到栅极线和源极线的晶体管，并且晶体管由输入到栅极线的信号选择，并且来自源极线的信号被写入。
26.根据权利要求25的显示设备，其中晶体管是n通道晶体管。
27.根据权利要求23的显示设备，其中显示设备被结合到选自移动电话和摄影机的一个中。
28.一种电子装置，在显示部分中具有根据权利要求23的显示设备。
29.一种显示设备，包括栅极线；源极线；将信号提供到源极线的驱动电路；由栅极线和源极线的电位驱动的像素部分；连接到栅极线和源极线的开关电路；测试电路；连接到测试电路的第一连接端子和第二连接端子；以及连接到测试电路和第二连接端子的校正电路，其中测试电路包括连接到栅极线和源极线的第一电路，连接到源极线的第二电路，以及连接到栅极线和第二电路的第三电路；其中当控制源极线的写入的信号没有提供到驱动电路时开关电路将栅极线和源极线连接到测试电路；其中第一电路比较栅极线的输入电位和源极线的输入电位，并且当源极线的输入电位低于栅极线的输入电位时输出第一电位到第一连接端子；其中第二电路将通过从源极线的输入电位中减去参考电位而获得的第二电位输入到第三电路；其中第三电路比较栅极线的输入电位和第二电位，并且当第二电位低于栅极线的电位时输出第三电位到第二连接端子；以及其中校正电路当第三电位输出到第二连接端子时使得源极线的电位高于栅极线的电位，从而校正输出到第一连接端子和第二连接端子的电位。
30.根据权利要求29的显示设备，其中第一连接端子和第二连接端子被提供在由提供有像素部分的衬底以及反衬底密封的区域外部。
31.根据权利要求29的显示设备，其中像素部分具有连接到栅极线和源极线的晶体管，并且晶体管由输入到栅极线的信号选择，并且来自源极线的信号被写入。
32.根据权利要求31的显示设备，其中晶体管是n通道晶体管。
33.根据权利要求29的显示设备，其中显示设备结合到选自移动电话和摄影机的一个中。
34.一种电子装置，在显示部分中具有根据权利要求29的显示设备。
全文摘要
本发明提供一种具有用于在附加反衬底之后且装运之前的步骤中进行测试的、具有高精度的测试电路的显示设备，以及提供一种在显示设备内部对于缺陷出现的情况具有校正电路的显示设备。由栅极线和源极线操作的像素电路，与栅极线同时形成的第一布线，与源极线同时形成的第二布线，以及通过使用第一布线和第二布线的电位检测像素电路的缺陷的测试电路提供在衬底上。
文档编号G09G3/20GK101013551SQ200710006328
公开日2007年8月8日 申请日期2007年2月2日 优先权日2006年2月3日
发明者畑勇气, 岩渊友幸, 木村彰宏, 长塚修平 申请人:株式会社半导体能源研究所