专利名称：水平垂直同步信号发生电路的制作方法
技术领域：
本发明涉及一种水平和垂直同步信号发生电路，该电路根据包含于电视信号(TV信号)中的水平和垂直同步信号，产生在内部使用的水平和垂直同步信号。
背景技术：
在电视接收机和电视播放器等重现TV信号的装置中，从外部提供的TV信号分离出水平和垂直同步信号；在内部产生与获得的水平和垂直同步信号同步的水平和垂直同步信号；利用该内部产生的水平和垂直同步信号来实现可靠的同步。
图4是表示以往的同步信号发生电路的结构。来自外部的TV信号被提供给同步分离电路10，在分离电路中，从TV信号分离出水平同步信号HSYNC和垂直同步信号VSYC。水平同步信号HSYNC被提供给VCO/AFC电路12。这个VCO/AFC电路内部具有PLL(锁相环)电路，产生与所提供的水平同步信号HSYNC同步的4MHz的内部时钟。并且，这个内部时钟被提供给H倒计数电路14。H倒计数电路14对内部时钟进行计数，产生在内部使用的水平同步信号HS。
其中，在垂直回扫期间，需要周期为一个水平期间的1/2周期的信号，H倒计数电路14产生频率为一个水平期间的2倍的信号的2×FH信号。并且这个2×FH信号被提供给V倒计数电路16。在同步分离电路10中分离出的垂直同步信号VSYNC也被提供给该V倒计数电路16，该垂直同步信号VSYNC的定时(例如，通常为H电平的垂直同步信号VSYNC的下降沿定时)与2×FH信号同步，从而获得归一化的垂直同步信号VS。
这样获得的水平同步信号HS、垂直同步信号VS被用来控制显示器的显示定时。
专利文献1特开平09-154082号公报
发明内容
其中，按照上述方式产生的水平和垂直同步信号HS、VS与原来的TV信号完全一样地同步。
但是，在图像信号处理电路中，当这些信号的定时接近时，根据HS超前或者滞后于VS，下一级的电路等的垂直期间内的水平计数数量发生变化，从而会发生OSD(屏上显示，On Screen Display)摇摆。
本发明的特征在于，包括同步分离电路，从电视信号分离水平和垂直同步信号；水平同步信号生成电路，使内部时钟与在该同步分离电路中分离出的水平同步信号同步，产生基于内部时钟的内部水平同步信号；归一化电路，根据基于所述内部时钟的内部水平同步信号，对在所述同步分离电路中分离出的垂直同步信号调整定时并归一化；延迟电路，对作为该归一化电路的输出的内部垂直同步信号延迟规定的短时间，将生成的内部水平同步信号和内部垂直同步信号的定时错开规定的短时间。
根据本发明，由于延迟电路对内部垂直同步信号进行了延迟，可将内部水平同步信号和内部垂直同步信号的定时错开规定的短时间。因此，在下一级电路等中，获得在垂直期间内稳定的水平计数数量。
图1是表示实施方式的结构的图。
图2是表示VS输出电路的结构的图。
图3是表示各种信号的波形的图。
图4是表示现有例子的结构的图。
标号说明10 同步分离电路12 VCO/AFC电路14 H倒计数电路16 V倒计数电路18 VS输出电路20 HS输出电路30 延迟电路
32 VS信号生成输出电路具体实施方式
下面，根据附图，对本发明的实施方式进行说明。
图1是表示实施方式的全部结构的图。与以往的例子相同，来自外部的TV信号被提供给同步分离电路10，在这里从TV信号分离出水平同步信号HSYNC和垂直同步信号VSYC。水平同步信号HSYNC被提供给VCO/AFC电路12，在这里产生与水平同步信号同步的4MHz的内部时钟。并且，该内部时钟被提供给H倒计数电路14。H倒计数电路14通过对内部时钟进行计数，产生作为表示一个水平期间的脉冲的H复位信号。这个H复位信号被提供给HS输出电路20，该HS输出电路20根据H复位信号，产生内部使用的水平同步信号HS。即，HS输出电路20具有脉冲幅度调整电路，根据表示一个水平期间的H复位信号，产生仅在设定期间变为低电平(L电平)的水平同步信号HS。此外，通过在内部产生的水平垂直同步信号的定时，在同步分离电路10中获得的图像信号被显示在显示器上。
此外，如上所述，在垂直回扫期间，需要周期为一个水平期间的1/2的信号，因此H倒计数电路14产生频率为一个水平期间的2倍的信号的2×FH信号。
其中，虽然水平同步信号HS是内部电路使用的内部水平同步信号，但是H复位信号和2×FH信号也表示水平同步的定时，在本申请中包含在内部水平同步信号中。
并且，该2×FH信号被提供给V倒计数电路16。在同步分离电路10中分离出的垂直同步信号VSYNC也被提供给该V倒计数电路16，该垂直同步信号VSYNC的定时(例如，通常为高电平(H电平)的垂直同步信号VSYNC的下降沿定时)与2×FH信号同步，从而获得归一化的V复位信号。该复位信号中垂直同步信号VSYNC的下降沿定时与2×FH信号同步，因此L电平期间变成预定的期间。
这样获得的V复位信号被提供给VS输出电路18。该VS输出电路18通过对V复位信号提供规定的延迟，将L电平期间设置在预定期间，从而产生垂直同步信号VS并输出。
另外，虽然垂直同步信号VS是内部垂直同步信号，但是V复位信号也是表示垂直同步的定时的信号，因此在本申请中，也包括在内部垂直同步信号中。
其中，图2表示VS输出电路18的结构。V复位信号被输入到延迟电路30。4MHz的内部时钟也提供给该延迟电路30，利用该4MHz的内部时钟，将V复位信号延迟规定的短时间。例如，通过将内部时钟延迟6个时钟就可实现1.5μsec的延迟。另外，这样的延迟适合串联连接的触发器。
在延迟电路30中被延迟的V复位信号被提供给VS信号生成输出电路32。4MHz的内部时钟也被提供给该VS信号生成输出电路32，利用该内部时钟的计数，将V复位信号的L电平期间设定为规定的期间，并作为垂直同步信号VS输出。
其中，图3图解地表示V倒计数电路16以及VS输出电路18的延迟电路30的信号波形。
因此，在V倒计数电路16中，垂直同步信号VSYNC的下降沿与2×FH信号的上升沿同步，从而获得V复位信号。并且，在延迟电路30中，V复位信号的下降沿仅被延迟了4MHz的内部时钟的规定的时钟。
由此获得的水平垂直同步信号HS、VS被用于下一级的图像信号处理IC的各种处理中，用来控制显示器的显示定时。
权利要求
1.一种水平垂直同步信号生成电路，其特征在于，包含同步分离电路，从电视信号分离水平和垂直同步信号；水平同步信号生成电路，使内部时钟与在该同步分离电路中分离出的水平同步信号同步，产生基于内部时钟的内部水平同步信号；归一化电路，根据基于所述内部时钟的内部水平同步信号，对在所述同步分离电路中分离出的垂直同步信号调整定时并归一化；以及延迟电路，对作为该归一化电路的输出的内部垂直同步信号延迟规定的短时间，将生成的内部水平同步信号和内部垂直同步信号的定时错开规定的短时间。
全文摘要
本发明的课题是错开在内部产生的水平同步信号和垂直同步信号的定时。使内部时钟与同步分离电路(10)中分离出的水平同步信号同步，基于该同步而在H倒计数电路(14)中产生H复位信号，据此产生水平同步信号。根据由H倒计数电路(14)中获得的2×FH信号而对在同步分离电路(10)中分离出的垂直同步信号进行归一化而获得的V复位信号，在VS输出电路(18)中得到垂直同步信号。其中，该VS输出电路(18)的内部具有延迟电路，输出的垂直同步信号VS与水平同步信号HS错开定时。
文档编号G09G5/00GK101047778SQ200710087919
公开日2007年10月3日 申请日期2007年1月30日 优先权日2006年1月30日
发明者别府刚美, 今野直之 申请人:三洋电机株式会社