专利名称：图像显示装置的制作方法
技术领域：
本发明涉及图像显示装置，特别是涉及多路分配方式(demultiplexing type)的图像显示装置。
背景技术：
液晶显示装置等中有具有将像素矩阵状配置并分别驱动这些像素的结构的有源矩阵型。该有源矩阵型液晶显示装置上设有以行单位选择各像素的栅极线驱动电路、和将灰度数据写入由该栅极线驱动电路选择的行的各像素中的源极线驱动电路。而且，最近的液晶显示装置中有如下倾向，即，将这些栅极线驱动电路及源极线驱动电路一体形成于形成有像素的玻璃基板上。
有源矩阵型液晶显示装置的驱动除栅极线驱动电路及源极线驱动电路以外，还需要生成控制这些驱动电路的定时的各种定时信号的定时控制器等。目前，定时控制器等的电路与栅极线驱动电路及源极线驱动电路不同，其通过与形成有像素的玻璃基板不同的单晶硅IC及分立部件形成于印刷线路板上。
但是，在有源矩阵型液晶显示装置中，在印刷线路板上通过单晶硅IC及分立部件形成了定时控制器等时，构成组件的部件数量增加，同时必须用不同的工艺制作各部件，从而存在防碍组件小型化、低成本化的问题。
针对这样的问题，特许文献1公开了如下结构，利用同一工艺在形成有像素的玻璃基板上制作栅极线驱动电路、源极线驱动电路及定时控制器。
另外，在形成有像素的玻璃基板上形成源极线驱动电路时，构成源极线驱动电路的第一闩锁电路、第二闩锁电路、D/A转换电路及放大器所占的面积非常大，因此，难以将显示装置小型化。针对这样的问题，在特许文献2中，通过将多个源极线分多次驱动，来削减第一闩锁电路、第二闩锁电路及D/A转换电路的数量，从而简化源极线驱动电路的结构。
特许文献1日本专利公开2002-175026号公报特许文献2日本专利公开2001-337657号公报但是，在特许文献2中所示的多个源极线分多次驱动的方法中，需要在1水平线期间内向构成源极线驱动电路的水平移位寄存器多次输入启动信号。另外，也需要将输入第二闩锁电路的第二闩锁信号在1水平线期间内多次输入。
因此，定时控制器使用将多个双稳态多谐振荡器串联连接而构成的移位寄存器。通过向初级双稳态多谐振荡器输入由水平同步信号生成的启动信号，与时钟信号同步使移位寄存器执行移位动作，由此可取出所需要的定时的启动信号及第二闩锁信号。
在通过将这样的多个双稳态多谐振荡器单纯地串联连接而构成的定时控制器生成了启动信号及第二闩锁信号的情况下，该定时控制器消耗的电力非常高。进而，移位寄存器需要生成的信号数，而且，薄膜晶体管与单晶硅相比，工艺规则不精细，因此，定时控制器的布局面积非常大。
发明内容
因此，本发明的目的在于，提供一种图像显示装置，其具备在将多个源极线分多次驱动时，消耗电力低且稳定地生成启动信号及第二闩锁信号的电路。
本发明的解决方法是，提供一种图像显示装置，具备将多个源极线及多个栅极线行列设置，且在所述源极线和所述栅极线的交点附近分别形成有像素晶体管的显示部；驱动所述栅极线的栅极线驱动电路；驱动所述源极线的源极线驱动电路；以及控制所述栅极线驱动电路及所述源极线驱动电路的定时的定时控制器，所述源极线驱动电路具备生成将灰度数据进行闩锁的第一闩锁信号的水平移位寄存器；基于所述水平移位寄存器的所述第一闩锁信号，将所述灰度数据进行闩锁的多个第一闩锁电路；对应各所述第一闩锁电路设置且在同一定时将由所述第一闩锁电路闩锁后的第一闩锁数据进行闩锁的多个第二闩锁电路；将由所述第二闩锁电路闩锁后的第二闩锁数据转换为模拟灰度电压的多个D/A转换电路；以及以能将多个所述源极线分多次驱动的方式，对从所述D/A转换电路向所述源极线的所述模拟灰度电压供给进行切换的多路分配器，所述定时控制器具备由水平同步信号生成所述水平移位寄存器的启动信号的脉冲生成电路；基于所述水平同步信号，控制所述启动信号的传输的信号传输电路；以及生成使所述启动信号在规定期间移位并控制所述第二闩锁电路的第二闩锁信号，同时使移位后的所述启动信号返回所述信号传输电路中的移位脉冲生成电路。
本发明中所记载的图像显示装置中，由于定时控制器具备由水平同步信号生成所述水平移位寄存器的启动信号的脉冲生成电路；基于所述水平同步信号控制所述启动信号的传输的信号传输电路；生成使所述启动信号在规定期间移位并控制所述第二闩锁电路的第二闩锁信号，同时使移位后的所述启动信号返回所述信号传输电路的移位脉冲生成电路，所以具有在将多个源极线分多次驱动时，能够降低消耗电力且稳定地生成启动信号和第二闩锁信号的效果。
图1是本发明实施例1的图像显示装置的框图；图2是本发明实施例1的液晶显示部的电路图；图3是本发明实施例1的源极线驱动电路的电路图；图4是本发明实施例1的水平移位寄存器的电路图；图5是本发明实施例1的多路分配器的电路图；图6是本发明实施例1的定时控制器的框图；图7是本发明实施例1的STX·第二闩锁信号生成电路的框图；图8是本发明实施例1的STX·第二闩锁信号生成电路的电路图；图9是本发明实施例1的图像显示装置的时间图；图10是本发明实施例2的图像显示装置的框图；图11是本发明实施例2的定时控制器的框图；图12是本发明实施例2的水平移位寄存器的电路图；图13是本发明的延迟型双稳态多谐振荡器的电路图；图14是本发明的延迟型闩锁电路的电路图。
符号说明1液晶显示部；2栅极线驱动电路；3源极线驱动电路；4定时控制器；11 TFT；12液晶单元；13存储电容器；21垂直移位寄存器；22栅极线驱动缓冲器；31、38水平移位寄存器；32数字数据总线；33第一闩锁电路；34第二闩锁电路；35 D/A转换电路；36模拟放大器；37多路分配器；41 CLKX生成电路；42 STX·第二闩锁信号生成电路；43 DAC控制信号生成电路；44放大器控制信号生成电路；45多路分配器控制信号生成电路；46 CLKY生成电路；47 STY生成电路；48 STX_0信号生成电路；311、382、383、423a延迟型闩锁电路；381信号传输电路部；381a、b、422a、b传输门；381C反相器；384 NAND电路；421脉冲生成电路；421a、b延迟型双稳态多谐振荡器；421c二输入NOR电路；422信号传输电路；423移位脉冲生成电路。
具体实施例方式
(实施例1)图1表示本实施例的图像显示装置的框图。图1所示的图像显示装置是薄膜晶体管液晶显示装置(以下，简称为液晶显示装置)。该液晶显示装置具备行列状配置了像素(子像素)的(未图示)液晶显示部1、用于驱动各子像素的栅极线驱动电路2、源极线驱动电路3及定时控制器4。另外，如背景技术中所做的说明，本发明中，栅极线驱动电路2、源极线驱动电路3及定时控制器4与液晶显示部1形成于同一基板上，且构成各元件的有源元件由薄膜晶体管形成。
另外，图2表示液晶显示部1的电路图。图2所示的液晶显示部1的各子像素具备TFT(薄膜晶体管)11、与该TFT11的漏极电极(像素电极)连接的液晶单元12、与液晶单元12并列连接的存储电容器13。而且，设于各子像素上的TFT11的栅极电极与栅极线GL(GL(m-1)、GL(m)、GL(m+1)...)(m为任意数)连接。另外，设于各子像素上的TFT11的源极电极与源极线SL(SL(n-1)、SL(n)、SL(n+1)...)(n为任意数)连接。再有，在液晶单元12的对向电极及存储电容器13的另一个电极上施加有公共电位Vcom。
另外，图2所示的各子像素与未图示的滤色器的RGB条纹(RGBStripe)对应。与各RGB对应的三个子像素进行一像素量的色显示。因此，在本实施例的液晶显示部1具有240×320像素的显示分辨率的情况下，由于各像素分别由RGB的三个子像素构成，所以，在各像素上分别设有三条源极线。因此，本实施例的液晶显示部1的源极线的总数为240×3＝720条。
其次，图1所示的栅极线驱动电路2具备使栅极线扫描信号位移的垂直移位寄存器21和栅极线驱动缓冲器22。各栅极线驱动缓冲器22对连接的各栅极线GL输出栅极线扫描信号。从定时控制器4向垂直移位寄存器21供给栅极时钟信号CLKY及启动信号STY等的控制信号。
再有，图1所示的源极线驱动电路3具备水平移位寄存器31、数字数据总线32、第一闩锁电路33、第二闩锁电路34、D/A转换电路(DAC)35、模拟放大器(Amp.)36、多路分配器(Demux)37。而且，从定时控制器4向水平移位寄存器31供给源极时钟信号CLKX和启动信号STX(下面也称作STX信号)，从图像显示装置外部，通过数字数据总线32向第一闩锁电路33供给数字灰度数据(D0～D17)。
其次，图3是表示源极线驱动电路3的结构的框图。图3所示的源极线驱动电路3由水平移位寄存器31、数字数据总线32、第一闩锁电路33、第二闩锁电路34、D/A转换电路35、模拟放大器36及多路分配器37构成。图3中例示有，18比特的数字灰度数据(DATAD0～D17)经由数字数据总线32输入第一闩锁电路33。但是，本发明不限于18比特的数字灰度数据，数字灰度数据的比特数没有特别限制。另外，向第二闩锁电路34供给第二闩锁信号，向D/A转换电路35供给DAC控制信号，向模拟放大器36供给放大器控制信号，向多路分配器37供给多路分配器控制信号SW1～SW6。
水平移位寄存器31从定时控制器4供给源极时钟信号CLKX及STX信号，生成第一闩锁信号(LAT1、LAT2、...、LAT40)，并向第一闩锁电路33输出。在本实施例中，源极线的总数为720条，为构成18比特单位的数字灰度数据，而生成720/18＝40个的第一闩锁信号。
图4表示水平移位寄存器电路31的电路图。图4所示的水平移位寄存器31将多个延迟型闩锁电路(D-latch)311串联连接，并将源极时钟信号CLKX和其反转信号输入各延迟型闩锁电路311。然后，将STX信号输入第一级延迟型闩锁电路311，将第一级的延迟型闩锁电路311的输出信号输入第二级延迟型闩锁电路311。再有，图4所示的水平移位寄存器31将相邻的延迟型闩锁电路311的输出由NAND电路312运算，将NAND电路312的输出反转信号作为第一闩锁信号(LAT1、LAT2、...、LAT40)来输出。
第一闩锁电路33基于来自水平移位寄存器31的第一闩锁信号将数字灰度数据(DATA)闩锁。将由第一闩锁电路33终止1子线量(扫描一次的量)的数字灰度数据(DATA)的闩锁之前的时间称作1子线期间。
第二闩锁电路34在各第一闩锁电路33全部进行1子线量的闩锁的时点，将各闩锁电路33的全部输出同时闩锁。在第二闩锁电路34的闩锁动作终了后，各第一闩锁电路33顺序开始下一子线的闩锁动作。在第一闩锁电路33进行闩锁动作期间，由第二闩锁电路34闩锁了的数字灰度数据(DATA)通过D/A转换电路35被转换为模拟灰度电压。
该模拟灰度电压经由模拟放大器36供给向多路分配器37。在多路分配器37中，相对D/A转换电路35具有多个模拟开关ASW。另外，图5表示多路分配器37的电路图。图3所示的例子中，相对于一个D/A转换电路35设有六个模拟开关ASW1～ASW6。这些模拟开关分别与各源极线SL连接。
各模拟开关ASW1～ASW6基于多路分配器控制信号SW1～SW6仅将任一个模拟开关打开(ON)。例如，当模拟开关ASW1打开(ON)时，将来自D/A转换电路35的模拟灰度电压供给向与模拟开关ASW1连接的源极线SL。通过重复六次上述的动作，可将1水平线量的图像数据写入液晶显示部1。在图5所示的多路分配器37中，设有多路分配器控制信号SW1～SW6及通过其反转信号进行开关的模拟开关ASW1～ASW6。
其次，定时控制器4从自外部输入的主时钟信号MCLK、水平同步信号HSYNC及垂直同步信号VSYNC生成栅极线驱动电路2的控制信号(STY、CLKY)、源极线驱动电路3的控制信号。另外，源极线驱动电路3的控制信号含有水平移位寄存器31的控制信号(STX、CLKX)、第二闩锁信号、DAC控制信号、放大器控制信号、多路分配器控制信号SW1～SW6。
图6表示定时控制器4的框图。图6所示的定时控制器4由CLKX生成电路41、STX·第二闩锁信号生成电路42、DAC控制信号生成电路43、放大器控制信号生成电路44、多路分配器控制信号生成电路45、CLKY生成电路46及STY生成电路47构成。另外，自外部输入的主时钟信号MCLK、水平同步信号HSYNC及垂直同步信号VSYNC通常为低电压振幅。为此，该信号在被输入定时控制器4之前，由电压转换电路(电平移位器)变换为高电压电平。但是，在本实施例中省略了电压转换电路的说明。
CLKX生成电路41是生成供给水平移位寄存器31的源极时钟信号CLKX(下面也简称为CLKX信号)的电路。另外，如图3所示，DAC控制信号生成电路43是生成供给D/A转换电路35的DAC控制信号的电路。另外，如图3所示，放大器控制信号生成电路44是生成供给模拟放大器36的放大器控制信号的电路。如图3所示，多路分配器控制信号生成电路45是生成供给多路分配器37的多路分配器控制信号SW1～SW6的电路。再有，CLKY生成电路46是生成供给垂直移位寄存器21的栅极时钟信号CLKY的电路。还有，STY生成电路47是生成供给垂直移位寄存器21的启动信号STY的电路。
图7表示STX·第二闩锁信号发生电路42的框图。图7所示的STX·第二闩锁信号发生电路42由脉冲生成电路421、信号传输电路422及移位脉冲信号生成电路423构成。脉冲生成电路421是接收水平同步信号HSYNC的下降信号或上升信号，在经过规定时间后，生成规定宽度的启动信号STX_0的电路。
另外，信号传输电路422传输由脉冲生成电路421生成的启动信号STX_0或从后述的移位脉冲生成电路423返回的移位后的启动信号的任一个，并将其设为向水平移位寄存器31输出的STX信号。该信号传输电路422也可以是“或”电路(OR电路)，但优选具有后述的开关功能的信号切换电路。
移位脉冲生成电路423通过输入作为启动信号的STX信号和规定数的脉冲信号，而生成第二闩锁信号及向信号传输电路422返回的脉冲信号。
图8表示STX·第二闩锁信号发生电路42的详细电路图。图9表示本实施例的图像显示装置的时间图。另外，图9中，由定时1～定时264表示1水平线期间为1周期的定时。另外，图9中，由子定时1～子定时44表示1子线为1周期的定时。
参照图9对本实施例的图像显示装置，特别是STX·第二闩锁信号生成电路42的动作进行说明。首先，在图9所示的定时1中，将水平同步信号HSYNC从“H”切换为“L”。该信号通过图8的脉冲生成电路421所示的两个延迟型双稳态多谐振荡器(D-FF)421a延迟规定时间。由延迟型双稳态多谐振荡器延迟了规定时间的信号输入到二输入NOR电路421c的一侧。另一方面，在二输入NOR电路421c的另一侧，将由延迟型双稳态多谐振荡器421a延迟了规定时间后的信号进一步由两个延迟型双稳态多谐振荡器(D-FF)421b延迟规定时间，输入由反相器反转了的信号。
图8所示的脉冲生成电路421的四个延迟型双稳态多谐振荡器421a、b分别输入主时钟信号MCLK和其反转信号。如图9所示，二输入NOR电路421c在定时3、4的期间输出具有由两个延迟型双稳态多谐振荡器(D-FF)421a延迟了的脉冲宽度(主时钟信号MCLK的两个周期量)的脉冲信号STX_0。
启动信号STX_0(下面也称作STX_0信号)也被输入信号传输电路422。本实施例的信号传输电路422中具备传输门422a及传输门422b，通过由水平同步信号HSYNC和其反转信号构成的控制信号/STX_SW及控制信号STX_SW，控制传输门422a及传送门422b的动作。
具体而言，在定时1～4(子定时1～4)的期间，控制信号STX_SW为“H”，控制信号/STX_SW为“L”。因此，信号传输电路422的传输门422a成为打开(ON)，将脉冲生成电路421输出的STX_0信号作为STX信号输送。
该STX信号作为定时控制器4的输出经由缓冲电路(未图示)被送向水平移位寄存器31。另外，该STX信号还被输入到移位脉冲生成电路423的延迟型闩锁电路(D-latch)423a。与被输入各闩锁电路(D-latch)423a的CLKX信号的“H”、“L”的切换定时相配合，输入的STX信号作为脉冲信号(SR1～SR44)顺次向后级的延迟型闩锁电路432a移位。
而且，在定时44、45(子定时44、1)的期间，脉冲信号SR42成为“H”，该信号作为第二闩锁信号经由缓冲电路(未图示)从定时控制器4输出。进而，在定时46、47(子定时2、3)的期间，脉冲信号SR44成为“H”，该信号成为作为SR_END经由缓冲电路(未图示)返回信号传输电路422的启动信号。
在定时46、47(子定时2、3)的期间，控制信号STX_SW为“L”，控制信号/STX_SW为“H”，为此，传输门422b为打开(ON)，SR_END信号被作为STX信号进行输送。
之后，对于定时88，89、定时132，133、定时176，177、定时220，221、定时264，1(子定时44、1)的期间而言，脉冲信号SR42成为“H”，输出第二闩锁信号。同样，对于定时90，91、定时134，135、定时178，179、定时222，223、定时2，3(子定时2、3)的期间而言，SR44成为“H”，输出SR_END信号。其中，就定时90，91、定时134，135、定时178、，179、定时222，223而言，由于控制信号STX_SW为“L”，控制信号/STX_SW为“H”，故传输门422b为打开(ON)，将SR_END作为STX信号进行输送。
另一方面，在定时2、3，由于控制信号STX_SW为“H”，控制信号/STX_SW为“L”，故传输门422b为关闭(OFF)，不输送SR_END信号。
在该定时2、3的期间，从脉冲生成电路421生成STX_0信号，且传输门422a为打开(ON)，由此，将STX_0信号作为STX信号进行输送。本实施例的STX·第二闩锁信号生成电路42的动作通过重复上述所说明的动作而进行。
另外，图9所示的第一闩锁信号(LAT1、LAT2、...、LAT40)是通过向图4所示的水平移位寄存器31的电路输入STX信号及CLKX信号而生成的信号。
其次，对信号传输电路422不使用“或”电路(OR电路)，而使用具有开关功能的信号切换电路(传输门422a、b)的优点进行说明。例如，在供给图像显示装置的电压中产生了瞬时变动时，移位脉冲生成电路423发生误动作，脉冲信号(SR1～SR44)的脉冲幅度增大，可能长时间为“H”状态。如果信号传输电路422使用“或”电路(OR电路)，则异常的脉冲信号(SR1～SR44)在信号传输电路422和移位脉冲生成电路423之间持续循环，从而产生异常显示。
要使该异常状态恢复正常，有暂时切断电源的方法或将移位脉冲生成电路423复位的方法。但是，在将移位脉冲生成电路423复位时，需要具有复位功能(本实施例中表示没有复位功能的情况)，且需要将复位信号输入移位脉冲生成电路423中，使显示装置再启动。
但是，在使用信号切换电路(传输门422a、b)作为信号传输电路422时，在输入了水平同步信号HSYNC的时点，在信号传输电路422和移位脉冲生成电路423之间循环的信号被切断，从脉冲生成电路421供给新的STX信号，因此，即使在产生了异常的情况下，也可以将其结束于1水平线期间内。因此，本实施例的STX·第二闩锁信号生成电路42具有能够避免移位脉冲生成电路423的误动作造成的显示异常的效果。
(实施例2)实施例1中所说明的图4所示的水平移位寄存器31和图8所示的移位脉冲生成电路423在具有将多个延迟型闩锁电路(D-latch)311、423a串联连接的电路结构的方面是相同的。因此，考虑图4所示的水平移位寄存器31的电路共用图8所示的移位脉冲生成电路423的功能。因此，在本实施例中，将定时控制器的移位脉冲生成电路省略，下面对水平移位寄存器的电路共用该功能的图像显示装置进行说明。
首先，图10表示本实施例的图像显示装置即液晶显示装置的框图。图10所示的液晶显示装置具备行列状配置像素(子像素)(未图示)的液晶显示部1、用于驱动各子像素的栅极线驱动电路2、源极线驱动电路3及定时控制器4。液晶显示部1具有与实施例1中相同的结构，图2所示的各子像素具备TFT(薄膜晶体管)11、与该TFT11的漏极电极(像素电极)连接的液晶单元12、与液晶单元12并联连接的存储电容器13。
其次，栅极线驱动电路2也具有与实施例1相同的结构，如图10所示，具备使栅极线扫描信号移位的垂直移位寄存器21和栅极线驱动缓冲器22。另外，源极线驱动电路3也具有与实施例1相同的结构，如图10所示，其具备水平移位寄存器38、数字数据总线32、第一闩锁电路33、第二闩锁电路34、D/A转换电路(DAC)35、模拟放大器(Amp.)36、多路分配器(Demux)37。
但是，图10所示的水平移位寄存器38与图1所示的水平移位寄存器31不同，其是从定时控制器4供给STX_0信号及控制信号/STX_SW。另外，图10所示的水平移位寄存器38生成第二闩锁信号，将其供给到第二闩锁电路34。即，水平移位寄存器38在本实施例中执行实施例1中定时控制器4内的STX·第二闩锁信号生成电路所进行的功能。
另一方面，本实施例的定时控制器4为图11所示的结构。具体而言，除将STX·第二闩锁信号生成电路42置换为STX_0信号生成电路48之外，图11所示的定时控制器4的结构与图6所示的定时控制器4的结构相同。另外，STX_0信号生成电路48以外的电路与本实施例1相同，故省略详细的说明。
STX_0信号生成电路48的结构中，从图7及图8所示的STX·第二闩锁信号生成电路42结构除去信号传输电路422及移位脉冲生成电路423，仅保留脉冲生成电路421。因此，STX_0信号生成电路48基于主时钟信号MCLK和水平同步信号HSYNC生成STX_0信号，并将该STX_0信号向水平移位寄存器38输出。
其次，图12表示本实施例的水平移位寄存器38的电路图。图12所示的水平移位寄存器38与图4所示的水平移位寄存器31相比，追加了信号传输电路部381和多个延迟型闩锁电路382。该信号传输电路部381具有与图8所示的信号传输电路422相同的结构，具备传输门381a、381b。而且，信号传输电路部381通过控制信号/STX_SW及控制信号STX_SW控制传输门381a及传输门381b的动作。另外，控制信号/STX_SW及控制信号STX_SW与实施例1相同，是水平同步信号HSYNC和其反转信号。
本实施例的水平移位寄存器38的动作，首先将从定时控制器4供给的STX_0信号输入到信号传输电路部381。进而，从定时控制器4供给的控制信号/STX_SW被输入到反相器381c，生成作为其反转信号的控制信号STX_SW。该控制信号/STX_SW及控制信号STX_SW被输入到传输门381a及传输门381b内。
若将实施例1中说明的图9的时间图，使用在本实施例的水平移位寄存器38中进行说明时，在定时1～4(子定时1～4)的期间，控制信号STX_SW成为“H”，控制信号/STX_SW成为“L”。为此，信号传输电路部381的传输门381a为打开(ON)，将从定时控制器4供给的STX_0信号作为STX信号进行传输。
将该STX信号输入串联连接的延迟型闩锁电路(D-latch)383。与被输入到各延迟型闩锁电路(D-latch)383的CLKX信号的“H”、“L”的切换定时相配合，输入的STX信号作为脉冲信号(SR1～SR40)顺次向后级的延迟型闩锁电路383移位。然后，将从各相邻的延迟型闩锁电路383输出的脉冲信号(SR1～SR40)输入到二输入的NAND电路384。具体而言，将脉冲信号SR1和脉冲信号SR2输入NAND电路384，且该输出信号的反转信号成为第一闩锁信号LAT1。将脉冲信号SR2和脉冲信号SR3输入NAND电路384，且该输出信号的反转信号成为第一闩锁信号LAT2。通过重复该处理，同样生成第一闩锁信号(LAT3～LAT40)。
进而由于水平移位寄存器38追加了四个延迟型闩锁电路382，故在定时44、45(子定时44、1)的期间，脉冲信号SR42成为“H”，该信号经由缓冲器电路(未图示)作为第二闩锁信号输出。再有，在定时46、47(子定时2、3)的期间，脉冲信号SR44成为“H”，该信号经由缓冲电路(未图示)作为SR_END信号，返回到信号传输电路部381而成为启动信号。
在定时46、47(子定时2、3)的期间，由于控制信号STX_SW为“L”，控制信号/STX_SW为“H”，故传输门381b打开(ON)，SR_END信号作为STX信号被传输。之后，重复同样的动作。
这样，在本实施例中，由于水平移位寄存器38的电路共用生成返回到信号传输电路的启动信号及第二闩锁信号的移位脉冲生成电路的功能，从而可减小定时控制器4的布局面积，进而可实现电力消耗的降低。特别是，在本实施例中，示出了启动信号STX、第一闩锁信号及第二闩锁信号的生成中共用了构成水平移位寄存器38的多个延迟型闩锁电路382、383的例子。
另外，在实施例1及2中使用的延迟型双稳态多谐振荡器(D-FF)421a、b是由多个时钟控制式反相器构成的延迟型双稳态多谐振荡器，图13表示其电路例。另外，实施例1及2中使用的延迟型闩锁电路(D-latch)311、382、383、423a是由多个时钟控制式反相器构成的延迟型闩锁电路，图14表示其电路例。但是，本发明中使用的延迟型双稳态多谐振荡器及延迟型闩锁电路不限于时钟控制式反相器，也可为其它结构。
另外，在实施例1及2中，作为图像显示装置的例子对液晶显示装置的情况进行了说明。但是，本发明不限于此，只要是具有将多个源极线及多个栅极线行列设置并在源极线和栅极线交叉的各附近形成有像素晶体管的显示部的图像显示装置即可。例如，有源矩阵型有机EL等可应用于本发明的图像显示装置中。
权利要求
1.一种图像显示装置，具备将多个源极线及多个栅极线行列设置，且在所述源极线和所述栅极线的交点附近分别形成有像素晶体管的显示部；驱动所述栅极线的栅极线驱动电路；驱动所述源极线的源极线驱动电路；以及控制所述栅极线驱动电路及所述源极线驱动电路的定时的定时控制器，该图像显示装置的特征在于，所述源极线驱动电路具备生成将灰度数据进行闩锁的第一闩锁信号的水平移位寄存器；基于所述水平移位寄存器的所述第一闩锁信号，将所述灰度数据进行闩锁的多个第一闩锁电路；对应各所述第一闩锁电路设置且在同一定时将由所述第一闩锁电路闩锁后的第一闩锁数据进行闩锁的多个第二闩锁电路；将由所述第二闩锁电路闩锁后的第二闩锁数据转换为模拟灰度电压的多个D/A转换电路；以及以能将多个所述源极线分多次驱动的方式，对从所述D/A转换电路向所述源极线的所述模拟灰度电压供给进行切换的多路分配器，所述定时控制器具备由水平同步信号生成所述水平移位寄存器的启动信号的脉冲生成电路；基于所述水平同步信号，控制所述启动信号的传输的信号传输电路；以及生成使所述启动信号在规定期间移位并控制所述第二闩锁电路的第二闩锁信号，同时使移位后的所述启动信号返回所述信号传输电路中的移位脉冲生成电路。
2.一种图像显示装置，具备将多个源极线及多个栅极线行列设置，且在所述源极线和所述栅极线的交点附近分别形成有像素晶体管的显示部；驱动所述栅极线的栅极线驱动电路；驱动所述源极线的源极线驱动电路；以及控制所述栅极线驱动电路及所述源极线驱动电路的定时的定时控制器，该图像显示装置的特征在于，所述源极线驱动电路具备生成将灰度数据进行闩锁的第一闩锁信号的水平移位寄存器；基于所述水平移位寄存器的所述第一闩锁信号，将所述灰度数据进行闩锁的多个第一闩锁电路；对应各所述第一闩锁电路设置且在同一定时将由所述第一闩锁电路闩锁后的第一闩锁数据进行闩锁的多个第二闩锁电路；将由所述第二闩锁电路闩锁后的第二闩锁数据转换为模拟灰度电压的多个D/A转换电路；以及以能将多个所述源极线分多次驱动的方式，对从所述D/A转换电路向所述源极线的所述模拟灰度电压供给进行切换的多路分配器，所述定时控制器具备由水平同步信号生成所述水平移位寄存器的启动信号的脉冲生成电路，所述水平移位寄存器具备基于所述水平同步信号，控制所述启动信号的传输的信号传输电路；以及通过使所述启动信号在规定的期间移位来生成将所述灰度数据进行闩锁的所述第一闩锁信号及控制所述第二闩锁电路的第二闩锁信号，同时使移位后的所述启动信号返回所述信号传输电路中的电路部。
3.如权利要求1或2所述的图像显示装置，其特征在于，所述信号传输电路是具有基于所述水平同步信号来控制开闭的开关功能的信号切换电路。
4.如权利要求3所述的图像显示装置，其特征在于，所述信号切换电路由多个传输门构成。
5.如权利要求1所述的图像显示装置，其特征在于，所述移位脉冲生成电路由多个延迟型闩锁电路构成。
6.如权利要求2所述的图像显示装置，其特征在于，所述水平移位寄存器的所述电路部具备在所述第一闩锁信号及所述第二闩锁信号的生成中共用的多个延迟型闩锁电路。
7.如权利要求1所述的图像显示装置，其特征在于，构成所述栅极线驱动电路、所述源极线驱动电路及所述定时控制器的有源元件是薄膜晶体管。
8.如权利要求2所述的图像显示装置，其特征在于，构成所述栅极线驱动电路、所述源极线驱动电路及所述定时控制器的有源元件是薄膜晶体管。
全文摘要
本发明涉及一种图像显示装置，其具备在将多个源极线分多次驱动时，消耗电力低且稳定地生成启动信号及第二闩锁信号的电路。本发明是具备液晶显示部(1)、栅极线驱动电路(2)、源极线驱动电路(3)、以及定时控制器(4)的图像显示装置。而且，源极线驱动电路(3)具备水平移位寄存器(31)、第一闩锁电路(33)、第二闩锁电路(34)、D/A转换电路(35)、以及能将多个所述源极线分多次驱动的多路分配器(37)。而且，定时控制器(4)具备脉冲生成电路(421)、信号传输电路(422)、以及生成第二闩锁信号并同时使移位后的启动信号返回信号传输电路(422)中的移位脉冲生成电路(423)。
文档编号G09G5/00GK101042845SQ200710088188
公开日2007年9月26日 申请日期2007年3月20日 优先权日2006年3月20日
发明者野尻勋 申请人:三菱电机株式会社