专利名称：液晶显示器的制作方法
技术领域：
本发明涉及一种液晶显示器。
背景技术：
液晶显示器(LCD)是使用最广泛的平板显示器之一。LCD包括配有电场产生电极如像素电极和公共电极的两个面板，以及插设在其中的液晶(LC)层。LCD通过对电场产生电极施加电场以产生跨越LC层的电场来显示图像，所述电场确定LC层中LC分子的取向以调节入射光的偏振。
LCD还包括与像素电极连接的多个开关元件和多个信号线，如用于控制开关元件为像素电极施加电压的栅极线和数据线。栅极线传送由栅极驱动电路产生的栅极信号，数据线传送由数据驱动电路产生的数据电压，并且开关元件根据栅极信号将数据电压传送到像素电极。
栅极驱动器和数据驱动器可以制作在安装于显示板上的芯片上。可是，近来已经在努力研发在显示板中集成栅极驱动器的结构以减少显示装置的整体尺寸并增加产量。
本发明的示范性实施例致力于提供一种液晶显示器，其能够在液晶显示器的制造工艺中防止静电电流进入集成在显示板中的栅极驱动器。
发明内容
根据本发明示范性实施例的液晶显示器包括基板；多个像素，包含多个开关元件；多个栅极线，与开关元件连接并沿行方向延伸；以及栅极驱动器，包括与栅极线连接的电路部分以及与电路部分连接的布线部分。电路部分包括晶体管，布线部分包括接受外部信号并为晶体管传递该信号的第一信号线，而晶体管和信号线通过连接构件连接。连接构件形成在与晶体管和第一信号线不同的层上。
信号线可为晶体管传送扫描开始信号。
晶体管可以包括控制端子，且控制端子和第一信号线由与栅极线相同的材料形成。
连接构件可以包括ITO(铟锡氧化物)或IZO(铟锌氧化物)。
液晶显示器还可以包括形成在连接构件、第一信号线和晶体管之间的钝化层。
钝化层可以具有用于连接第一信号线和连接构件的第一接触孔，以及用于连接晶体管和连接构件的第二接触孔。
液晶显示器可以包括与控制端子连接并通过连接构件与第一信号线连接的至少一个引线(lead line)。
电路部分和布线部分可分别集成在基板上。
布线部分还可以包括传送控制信号到电路部分的第二信号线。
根据本发明示范性实施例的液晶显示器包括基板；多个像素，包括多个开关元件；多个栅极线，与开关元件连接并沿行方向延伸；以及栅极驱动器，包括与栅极线连接的多个电路部分以及与电路部分连接的布线部分。布线部分包括信号线，每个电路部分包括与信号线连接的晶体管，并且晶体管包括与信号线直接连接的至少两个引线。
信号线可以传送扫描开始信号到晶体管。
引线和信号线可以由相同的材料形成。
本发明的示范性实施例将从下面结合附图的描述中得以更为详细的理解。
图1为根据本发明示范性实施例的LCD的框图。
图2为根据本发明示范性实施例的LCD中像素的等效电路图。
图3为根据本发明示范性实施例的液晶板组件的顶视平面图。
图4为根据本发明示范性实施例的栅极驱动器的框图。
图5为用于图4中所示栅极驱动器的第j级移位寄存器的电路图。
图6为根据本发明示范性实施例的第一和第二级栅极驱动器的示意性布局图。
图7为展示图6所示的部分栅极驱动器的放大布局图。
图8为沿着线VIII-VIII截取的图7中栅极驱动器的截面图。
图9A和10A为图7和8中所示栅极驱动器的部分制造工艺的布局图，而图9B和10B分别为沿着图9A和10A中线IXb-IXb和Xb-Xb截取的截面图。
图11为根据本发明示范性实施例的部分栅极驱动器的布局图。
图12为根据本发明示范性实施例的部分栅极驱动器的布局图。
具体实施例方式
以下参照附图更全面地描述本发明，在附图中示出了本发明的示范性实施例。本领域的技术人员应意识到，所描述的示范性实施例可以以各种不同的方式进行修改，所有这些都不脱离本发明的精神或范围。
首先，参照图1和图2描述根据本发明示范性实施例的液晶显示器。
图1为根据本发明示范性实施例的LCD的框图，而图2为根据本发明示范性实施例的LCD中像素的等效电路图。
参照图1和2，根据本发明示范性实施例的LCD包括液晶显示板组件300、与液晶显示面板组件300连接的栅极驱动器400和数据驱动器500、与数据驱动器500连接的灰度电压发生器800，以及控制上述元件的信号控制器600。
在等效电路图中，液晶显示面板组件300包括多个信号线G1-Gn和D1-Dm，以及与其连接并基本以矩阵形式设置的多个像素PX。在图2中所示的结构图中，液晶显示面板组件300包括彼此相对的下板和上板100和200，以及插设其中的液晶层3。
信号线包括用于传送栅极信号也称作“扫描信号”的多个栅极线G1-Gn，以及用于传送数据信号的多个数据线D1-Dm。栅极线G1-Gn基本沿行方向延伸并且彼此基本平行，而数据线D1-Dm基本沿列方向延伸并且彼此也基本平行。
每个像素包括与信号线连接的开关元件Q以及与开关元件Q连接的液晶(LC)电容器Clc和存储电容器Cst。根据需要可省略存储电容器Cst。
开关元件Q设置在下板100上并具有三个端子与栅极线Gi连接的控制端子；与数据线Di连接的输入端子；以及与LC电容器Clc和存储电容器Cst连接的输出端子。
LC电容器Clc包括设置在下板100上的像素电极191和设置在上板200上的公共电极270，作为其两个端子。设置在两个电极191和270之间的LC层3用作LC电容器Clc的电介质。像素电极191与开关元件Q连接。公共电极270被施加以公共电压Vcom并覆盖上板200的整个表面。不同于图2中所示，公共电极270可设置在下板100上，并且电极191和270中至少一个具有条形或带形。
存储电容器Cst为LC电容器Clc的辅助电容器。当像素电极191和设置在下板100上的单独信号线(未示出)以中间插有绝缘层的方式彼此重叠时，重叠部分成为存储电容器Cst。单独信号线被施加以预定电压，如公共电压Vcom。可选地，存储电容器Cst可通过像素电极191和之前栅极线的重叠以及中间插设绝缘层来形成，所述栅极线直接置于像素电极191之前。
对于彩色显示，每个像素只展示三原色中的一种，即空间分隔，或根据时间依次顺序显示三原色，即瞬时分隔，使得空间或瞬时量的三原色被识别为所需颜色。一组三原色的实例包括红色、绿色和蓝色。图2示出了空间分隔的一个实例，其中每个像素包括在对应像素电极191的上板200的区域内，用于展示三原色中一种颜色的彩色滤光器230。不同于图2中所示，彩色滤光器230可配置在下板100的像素电极191上方或下方。
在液晶板组件300的外表面设置用于使光起偏的偏振片(未示出)。
再次参照图1，灰度电压发生器800产生两组与像素透光率相关的灰度电压。第一组中的灰度电压相对于公共电压Vcom具有正极性，而第二组中的灰度电压相对于公共电压Vcom具有负极性。
栅极驱动器400与LC面板组件300的栅极线G1-Gn连接，用以为栅极线G1-Gn施加包括栅极-开电压Von和栅极-关电压Voff组合的栅极信号。栅极驱动器400基本是包括沿一行设置的包括多级的移位寄存器，并在信号线G1-Gn和D1-Dm、薄膜晶体管开关元件Q等形成的相同工艺中形成并集成在LC面板组件300上。
数据驱动器500与LC面板组件300的数据线D1-Dm连接，并从灰度电压发生器800中选择数据信号灰度电压并将其提供给数据线D1-Dm。可是，在灰度电压发生器800不提供适于所有灰度值的所有电压而只提供预定数量的参考灰度电压的情况中，数据驱动器500划分参考灰度电压以产生适于所有灰度值的灰度电压并从中选择数据信号。
信号控制器600控制栅极驱动器400和数据驱动器500。
每个单元500、600和800可直接配置成设置在LC面板组件300上的至少一个集成电路(IC)芯片，或配置在与LC面板组件300连接的带状载体封装(TCP)型的柔性印刷电路薄膜(未示出)上，或者可配置在单独的印刷电路板(未示出)上。可选地，单元500、600和800可与信号线G1-Gn和D1-Dm、薄膜晶体管开关元件Q等一起直接集成在LC板组件300中。此外，单元500、600和800可集成为单独芯片。在此情况中，至少一个单元或构成它们的至少一个电路装置可位于单独芯片的外部。
以下，详细描述LCD的操作。
信号控制器600从外部图形控制器(未示出)接收输入图像信号R、G和B并接收用于控制显示图像信号的输入控制信号。输入控制信号的实例包括垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK及数据启动信号DE。
响应于输入图像信号R、G和B以及输入控制信号，信号控制器600处理输入图像信号R、G和B以适于LC面板组件300的操作并产生栅极控制信号CONT1和数据控制信号CONT2，并随后输出栅极控制信号CONT1到栅极驱动器400，而将数据控制信号CONT2和处理过的图像信号DAT输出到数据驱动器500。
栅极控制信号CONT1包括用于指示扫描开始的扫描开始信号，以及用于控制栅极-开电压Von的输出时间的至少一个时钟信号。栅极控制信号CONT1还可以包括用于限定栅极-开电压Von持续时间的输出使能信号。
数据控制信号CONT2包括用于通知为一行像素PX的图像数据传输开始的水平同步开始信号、用于指示将数据信号施加于数据线D1-Dm的负载信号和数据时钟信号。数据控制信号CONT2还可以包括用于相对于公共电压Vcom反转数据信号电压极性的反转信号，以下，数据信号的电压极性被简称为“数据信号的极性”。
响应于信号控制器600的数据控制信号CONT2，数据驱动器500从信号控制器600接收一行像素PX的数字图像信号DAT，通过选择对应数字信号DAT的灰度电压将数字信号DAT转变成模拟数据信号，并随后将模拟数据信号施加到对应的数据线D1-Dm。
栅极驱动器400响应于信号控制器600的栅极控制信号CONT1为栅极线G1-Gn施加栅极-开电压，进而将与栅极线G1-Gn连接的开关元件Q导通。施加到数据线D1-Dm的数据电压通过导通的开关元件Q被施加到对应的像素PX。
施加到像素的数据信号电压与公共电压Vcom之间的差值表示为跨越LC电容器Clc的电压，即像素电压。LC电容器Clc中的LC分子具有根据像素电压的幅度的取向。光通过LC层3的偏振根据LC分子取向进行变化。安装在LC面板组件300上的偏振器将光偏振差转变成光透射率差。
通过在每个水平周期重复上述过程，所述周期由“1H”表示并等于水平同步信号Hsync和数据使能信号DE的一个周期，所有栅极线G1-Gn顺序被施加以栅极-开电压Von，进而将数据信号施加到所有像素以显示一帧图像。
当完成一帧之后下一帧开始时，施加到数据驱动器500作为控制信号CONT2一部分的反转信号被控制为数据电压的极性关于前一帧的被反转，这被称作“帧反转”。反转信号还可被控制为一帧中一条数据线内流动的数据信号的极性反向，例如线反转和点反转，或一个像素行内数据电压的极性反向，例如列反转和点反转。
以下，参照图3至6详细描述根据本发明示范性实施例的LC面板组件和形成在LC面板组件上的栅极驱动器。
图3为根据本发明示范性实施例的液晶板组件的顶视平面图。
参照图3，根据本发明示范性实施例的液晶板组件300包括TFT面板100、公共电极面板200(未示出)和插在两板之间的LC层3(未示出)。
液晶面板组件300被分成用于显示图像的显示区域DA和周边区域PA。
在显示区域DA的基板110上形成栅极线G1-Gn、与栅极线G1-Gn相交的数据线D1-Dm、与栅极线G1-Gn和数据线D1-Dm连接的薄膜晶体管(未示出)，以及与薄膜晶体管等连接的像素电极191。
与数据线D1-Dm连接的数据驱动器(未示出)配置在显示区域DA的上周边区域PA上。
栅极驱动器400集成并形成在显示区域DA的侧周边区域PA上。
用于将信号控制器600的控制信号等输入到栅极驱动器400的OLB(输出引线结合，out lead bonding)焊盘50形成在显示区域DA的上周边区域PA上。栅极驱动器400和OLB焊盘50通过多个第一接触布线81连接。
与栅极驱动器400相邻的测试焊盘60形成在显示区域DA的侧周边区域PA上。测试焊盘部分60包括多个焊盘，每个焊盘接收用于测试LC板组件等的时钟信号CLK，或扫描开始信号STV。测试焊盘部分60通过多个第二连接布线82与OLB焊盘50连接，并且通过OLB焊盘50将测试信号输入到栅极驱动器400。
根据切割线70将基板110切割成两片。
下面参照图4、5和6描述根据本发明示范性实施例的LC面板组件的栅极驱动器。
图4为根据本发明示范性实施例的的栅极驱动器的框图，图5为用于图4中所示栅极驱动器的第j级移位寄存器的电路图，而图6为根据本发明示范性实施例的第一和第二级栅极驱动器的示意性布局图。
参照图4至6，用作图1中所示的栅极驱动器400的位移寄存器400接收扫描开始信号STV和第一与第二时钟信号CLK1和CLK2。移位寄存器400包括分别与栅极线连接的多级(ST1，...，STj-1，STj，STj+1，...，STn+1)。多级ST1，...，STj-1，STj，STj+1，...，STn+1逐级相互连接，并接收扫描开始信号STV和第一与第二时钟信号CLK1和CLK2。
如果每个时钟信号CLK1和CLK2都是高位，则施加栅极-开电压Von。如果每个时钟信号CLK1和CLK2都是低位，则施加栅极-关电压Voff。
每级ST1，...，STj-1，STj，STj+1，...，STn+1包括设置端子S、栅极-关电压端子GV、一对时钟端子CK1和CK2、复位端子R、栅极输出端子OUT1和承载输出端子OUT2。
在该示范性实施例中的每级中，第j级STj的设置端子S提供有前级ST(j-1)的承载输出，即前一承载输出Cout(j-1)，并且其复位端子R提供有下级ST(j+1)的栅极输出，即下一栅极输出Gout(j+1)。时钟端子CK1和CK2分别接收时钟信号CLK1和CLK2，并且栅极端子GV接收栅极-关电压Voff。栅极输出端子OUT1输出栅极输出Gout(j)并且承载输出端子OUT2输出承载输出Cout(j)。
然而，每个移位寄存器400的第一级都被施加以扫描开始信号STV，而不是前一承载输出。当第j级的第一和第二时钟端子CK1和CK2分别接收第一和第二时钟信号CLK1和CLK2时，(j-1)级ST(j-1)和(j+1)级ST(j+1)的第一时钟端子CK1接收第二时钟信号CLK2并且其时钟端子CK2接收第一时钟信号CLK1。
参照图5，每级的栅极驱动器400，例如j级，包括输入单元420、上拉驱动单元430、下拉驱动单元440以及输出单元450。上述每个单元420、430、440和450包括至少一个NMOS晶体管T1-T14，而上拉驱动单元430和输出单元450还包括电容器C1-C3。应当理解，NMOS晶体管可由PMOS晶体管替换。此外，电容器C1-C3可以具有在晶体管制造过程中形成在栅极与漏极或源极之间的寄生电容。
输入单元420包括在设置端子S和栅极电压端子GV之间串联的三个晶体管T11、T10和T5。晶体管T11和T10的栅极与时钟端子CK2连接，并且晶体管T10的栅极与时钟端子CK1连接。晶体管T11和晶体管T10之间的连接节点与触点J1连接，而晶体管T10和晶体管T5之间的连接节点与触点J2连接。
上拉驱动单元430包括在设置端子S和触点J1之间连接的晶体管T4、在时钟端子CK1和触点J3之间连接的晶体管T12以及时钟端子CK1和触点J4之间连接的晶体管T7。晶体管T4包括与设置端子S公共连接的栅极和漏极以及与触点J1连接的源极，并且晶体管T12包括与时钟端子CK1公共连接的栅极和漏极以及与触点J3连接的源极。晶体管T7具有与触点J3连接并同时通过电容器C1与时钟端子CK1连接的栅极、与时钟端子CK1连接的漏极以及与触点J4连接的源极。电容器C2连接在触点J3和触点J4之间。
下拉驱动单元440包括通过源极施加有栅极-关电压Voff的晶体管T6、T9、T13、T8、T3和T2，用于对触点J1、J2、J3和J4输出。晶体管T6的栅极和漏极分别与复位端子FR和触点J1连接。晶体管T13和T8的栅极与触点J2公共连接，并且其漏极分别与触点J3和触点J4连接。晶体管T3的栅极与触点J4连接，而晶体管T2的栅极与复位端子R连接。晶体管T3和T2的漏极与触点J2连接。
输出单元450包括一对晶体管T1和T14与电容器C3。晶体管T1和T14的漏极和源极与时钟端子CK1和输出端子OUT1和OUT2连接，并且其栅极与触点J1连接。电容器C3连接在晶体管T1的栅极和漏极之间，即触点J1和触点J2之间。晶体管T1的源极还与触点J2连接。
以下描述上述移位寄存器级的操作。
为简便的目的，与时钟信号CLK1和CLK2高电位相对应的电压称作高电压，而与时钟信号CLK1和CLK2低电位相对应的电压称作低电压，其与栅极-关电压Voff的幅度相同。
当时钟信号CLK2和之前的栅极输出信号Gout(j-1)(或扫描开始信号STV)为高位时，晶体管T11、T5和T4导通。两个晶体管T11和T4将高电压传送到触点J1，并且晶体管T5将低电压传送到触点J2。因此，晶体管T1和T14导通并且时钟信号CLK1被传送到输出端子OUT1和OUT2。因为触点J2和时钟信号CLK1的电压是低电压，所以输出电压Gout(j)和Cout(j)也是低电压。同时，电容器C3充以对应高电压与低电压之间差值的幅度的电压。
因此，当时钟信号CLK1和随后的栅极输出Gout(j+1)是低位且触点J2的电压也是低电压时，具有与其连接的栅极的晶体管T10、T9、T12、T13、T8和T2截止。
随后，当时钟信号CLK2变低时，晶体管T11和T5截止，并当时钟信号CLK1变高时，晶体管T1的输出电压和触点J2的电压变为高电压。当高电压施加到晶体管T10的栅极时，与触点J2连接的源极的电位也是高电压，因而栅极和源极之间的电位差由此变为0且晶体管T10保持截止。因此，触点J1处于浮置状态且触点J1的电位随着电容器C3的高电压成比例增加。
然而，因为时钟信号CLK1和触点J2的电位为高电压，所以晶体管T2、T13和T8截止。晶体管T12和晶体管T13在高电压和低电压之间串联。因此，触点J3的电位变为由晶体管T12和T13在导通时期内处于欧姆状态的电阻所划分的电压值。当在晶体管T13导通时期处于欧姆状态的电阻被设定为非常大时，例如比晶体管T12的大10,000倍，触点J3的电压基本上与高电压一致。相应地，晶体管T7导通以与晶体管T8串联，并且触点J4的电位由此变为在两个晶体管T7和T8导通时期内处于欧姆状态的电阻所划分的电压值。当在两个晶体管T7和T8导通时期内处于欧姆状态的电阻被设定为彼此基本相同时，触点J4的电位变为高电压和低电压的中间值，并且晶体管T3由此截止。由于接着的栅极输出Gout(j+1)保持低电压，故晶体管T9和T2也截止。因此，输出端子OUT1和OUT2仅与时钟信号CLK1连接并与低电压断开，从而输出高电压。
另外，电容器C1和C2分别充以对应两端子处产生的电位差的电压，并且触点J3的电压比触点J5的电压低。
随后，当紧接着的栅极输出Gout(j+1)和时钟信号CLK2变为高电压而时钟信号CLK1变为低电压时，晶体管T9和T2导通以为触点J1和J2传输低电压。此时，触点J1的电压降低至低电压同时电容器C3放电，并需要一定时间直到触点J1的电压完全变为低电压。相应地，两个晶体管T1和T14在紧接着的栅极输出Gout(j+1)电压变为高电压之后的一段时间导通，并且输出端子OUT1和OUT2由此与时钟信号CLK1连接以输出低电压。当触点J1的电位由于电容器C3的完全放电而达到低电压时，晶体管T14截止以使输出端子OUT2与时钟信号CLK1断开连接，并且承载输出Cout(j)处于浮置状态并且电压保持低电压。可是，因为输出端子OUT1通过晶体管T2与低电压连接而与晶体管T1的截止状态无关，所以连续输出低电压。
当晶体管T12和T13截止时，触点J3处于浮置状态。另外，因为触点J5的电压低于触点J4的电压，并且因为触点J3的电压由于电容器C1而保持比触点J5的电压低，所以晶体管T7截止。同时，晶体管T8截止并且触点J4的电压降低相同的量，由此晶体管T3保持截止。另外，晶体管T10与栅极时钟信号CLK1的低电压连接且触点J2的电压为低，因此T3保持截止。
因为晶体管T12和T7由于时钟信号CLK1的高电压而导通并且触点J4的电压增加使得晶体管T3导通进而低电压传递到触点J2，所以输出端子OUT1连续输出低电压。就是说，尽管紧接着的栅极输出Gout(j+1)的电压为低电压，但触点J2的电压也形成为低电压。
另外，晶体管T10的栅极与时钟信号CLK1的高电压连接并且触点J2的电压为低电压，且晶体管T10由此导通以将触点J2的电压传送到触点J1。另一方面，两个晶体管T1和T14的漏极与时钟端子CK1连接以连续施加时钟信号CLK1。更特别地，晶体管T1具有比余下晶体管更大的尺寸，由此其栅极和漏极之间的寄生电容充分大以使漏极的电压变化影响栅极电压。相应地，由于处于时钟信号CLK1高电压的晶体管T1的栅极和漏极之间的寄生电容的栅极电压增加而导通晶体管T1。在此情况中，上述电压防止晶体管T1导通，以使晶体管T1的栅极电压通过将触点J2的低电压传输到触点J1来保持低电压。
触点J1的电压保持低电压直到之前的承载输出Cout(j-1)的电压变为高电压。在时钟信号CLK1为高电压且时钟信号CLK2为低电压时，触点J2的电压为通过晶体管T3的低电压。在时钟信号CLK1为低电压且时钟信号CLK2为高电压时，触点J2的电压为通过晶体管T5的低电压。
另外，晶体管T6被施加以从最后的虚拟级(未示出)输出的初始化信号INT以将栅极-关电压Voff传输到触点J1，进而将触点J1的电压再次设定为低电压。
每级ST1、STj-1、STj、STj+1和STn+1产生承载信号Cout(j)和栅极输出Gout(j)，其根据前级承载信号Cout(j-1)以及后级栅极输出Gout(j+1)与时钟信号CLK1和CLK2同步。
现在，参照图7和8以及上述图6详细描述根据本发明示范性实施例的栅极驱动器和扫描开始信号线之间的连接。
图7为图6中所示的栅极驱动器的晶体管T4与扫描开始信号线之间关系的布局图，而图8为沿图7中的线VIII-VIII截取的截面图。
参照图6，移位寄存器400的第一级ST1被施加以扫描开始信号STV而不是之前的承载信号。也就是说，用于传输扫描开始信号STV的扫描开始信号线与第一级ST1的晶体管T4的栅极连接。以下，详细描述扫描开始信号和第一级ST1的晶体管T4之间的关系。
参照图7和图8，晶体管T4的引线126和扫描开始信号线127形成在基板110上。晶体管T4的引线126和扫描开始信号线127由与形成在基板110的显示区域上的栅极线Gi和Gi-1相同的材料形成。它们也可以由如铝(Al)和铝合金的铝基材料、如银(Ag)和银合金的银基材料、如铜(Cu)和铜合金的铜基材料、如钼(Mo)和钼合金的钼基材料、铬(Cr)、钛(Ti)、钽(Ta)等制成。可是，晶体管T4的引线126和扫描开始信号线127可具有多层结构，其包含具有不同物理特性的两个导电层(未示出)。
晶体管T4的引线126和扫描开始信号线127的侧边相对于基板110的表面倾斜，并且倾斜角大约为30至80°。
由氮化硅(SiNx)等制成的栅极绝缘层140形成在晶体管T4的引线126、扫描信号线127和基板110之上。
钝化层180形成在栅极绝缘层140上。钝化层180由诸如氮化硅或氧化硅的无机绝缘体、有机绝缘体或低介电常数绝缘体等形成。有机绝缘体和低介电常数绝缘体的介电常数小于4.0，低介电常数绝缘体的实例包括通过等离子增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F等。钝化层180由具有光敏性的有机绝缘体形成，并且钝化层的表面是平的。可选地，钝化层180可以具有下层无机层和上层有机层的多层结构。
钝化层180具有分别暴露晶体管T4的引线126和扫描开始信号线127的多个接触孔186和187。
连接构件86形成在钝化层180上。连接构件86由诸如ITO或IZO的透明导电材料或诸如铝、银或其合金的反射材料所制成。
晶体管T4的引线126通过接触孔186和187与扫描开始信号线127物理连接和电连接，以从扫描开始信号线127接收扫描开始信号STV。
现在，参照图9A、9B、10A、10B以及上述的图7和图8描述根据本发明示范性实施例的栅极驱动器的部分制造方法。
图9A和10A为制造根据本发明示范性实施例的栅极驱动器的部分制造工艺的布局图，而图9B和10B分别为沿着图9A和10A中的线IXb-IXb和Xb-Xb截取的截面图。
以下，为说明简便，具体描述图7和8中所示的根据本发明示范性实施例的部分栅极驱动器400。
参照图9A和9B，金属层形成在由透明玻璃或塑料制成的绝缘基板110上，并随后被蚀刻以形成扫描开始信号线127、多个晶体管(未示出)以及晶体管T4的引线126。
随后，如图10A和图10B所示，由氮化硅等制成的栅极绝缘层140通过等离子增强化学气相沉积(PECVD)形成在晶体管T4的引线126和扫描开始信号线127上。
然后，钝化层180通过等离子增强化学气相沉积(PECVD)沉积在栅极绝缘层140上。之后钝化层180和栅极绝缘层140被蚀刻以暴露晶体管T4的引线126和扫描开始信号线127的部分。
随后，如图7和图8所示，IZO或ITO层通过溅射沉积在钝化层180上，并通过利用光敏层的光刻工艺构图来形成图8中所示的连接构件86。
在此工艺中，容易产生静电。更特别地，在叠置并蚀刻栅极绝缘层140和钝化层180的工艺过程中容易产生静电，所述工艺在晶体管140的引线126和扫描开始信号线127形成之后执行。当产生静电时，静电通过测试焊盘部分60很容易进入栅极驱动器400。与测试焊盘部分60的扫描开始信号线127直接连接的晶体管T4由于静电的产生而很容易损坏。因此，在本发明的该示范性实施例中，晶体管T4的引线126和扫描开始信号线127未直接连接而是彼此分开形成。在形成最容易产生静电的栅极绝缘层140和钝化层180的工艺之后，晶体管T4的引线126和扫描开始信号线127通过连接构件86连接，进而防止由于静电引起的对晶体管T4的损坏。
现在，参照图11详细描述根据本发明示范性实施例的栅极驱动器。
图11为根据本发明示范性实施例的部分栅极驱动器的布局图。
参照图11，晶体管T4的引线128和扫描开始信号线127形成在基板(未示出)上。栅极绝缘层(未示出)形成在晶体管T4的引线128、扫描开始信号线127和基板上。钝化层(未示出)形成在栅极绝缘层上。
图11的栅极驱动器直接与扫描开始信号线127和晶体管T4的引线128连接，而不同于图7和8中所示的栅极驱动器。晶体管T4的引线128包括多个分支128a、128b和128c，并且分支128a、128b和128c通过多个连接线128d和128e彼此连接。当产生静电并且静电通过扫描开始信号线127流入晶体管T4时，静电通过多个分支128a、128b和128c分散并流入其中。因此，即使扫描开始信号线127和晶体管T4的引线128直接连接，也能减少由于静电产生而引起的对晶体管T4的损坏。
现在，参照图12详细描述根据本发明示范性实施例的栅极驱动器。
图12为根据本发明示范性实施例的部分栅极驱动器的布局图。
参照图12，晶体管T4的引线126和扫描开始信号线127形成在基板(未示出)上。栅极绝缘层(未示出)形成在晶体管T4的引线126、扫描开始信号线127和基板上。钝化层(未示出)形成在栅极绝缘层上。
与图11中所示的栅极驱动器类似，在图12中所示的栅极驱动器中，晶体管T4的引线126也包括多个分支126a、126b和126c。可是，不同于图11的栅极驱动器的是，多个分支126a、126b和126c未直接与扫描开始信号线连接。与图7和8中所示的栅极驱动器相同，在图12中所示的栅极驱动器中，每个分支126a、126b和126c和扫描开始信号线127通过多个接触孔186a、186b和186c以及多个连接构件86a、86b和86c彼此连接。每个分支126a、126b和126c与多个连接线126d和126e连接。因此，防止静电流入晶体管T4内，并且即使静电流入，也能分散静电，进而最小化对其的损坏。
根据本发明的示范性实施例，防止静电在液晶显示器的制造过程中流入集成在显示板上的栅极驱动器，进而最小化对栅极驱动器的损坏。
虽然根据示范性实施例已经描述了本发明，应当清楚本发明并不限于这些示范性实施例，并且在不脱离本发明的真实精神和范围的情况下一些修改和改变对于本领域的技术人员而言是显而易见的。
本申请要求韩国专利申请第10-2006-0047074号，申请日为2006年5月25日的优先权，该优先权申请的全部内容在此引入作为参考。
权利要求
1.一种液晶显示器，包括基板；多个像素，包括形成在该基板上的多个开关元件；多个栅极线，与该开关元件连接，并沿行方向延伸；以及栅极驱动器，包括与该栅极线连接的电路部分以及与该电路部分连接的布线部分，其中该电路部分包括晶体管，而该布线部分包括接受外部信号并为该晶体管传递该信号的第一信号线，并且该晶体管和该信号线通过连接构件连接，以及该连接构件形成在该基板上与该晶体管和该第一信号线不同的层上。
2.如权利要求1所述的液晶显示器，其中该第一信号线为该晶体管传送扫描开始信号。
3.如权利要求1所述的液晶显示器，其中该晶体管包括控制端子，该控制端子和该第一信号线由与该多个栅极线相同的材料形成。
4.如权利要求1所述的液晶显示器，其中该连接构件包括ITO或IZO。
5.如权利要求4所述的液晶显示器，其中该液晶显示器还包括形成在该连接构件与该第一信号线之间以及该连接构件与该晶体管之间的钝化层。
6.如权利要求5所述的液晶显示器，其中该钝化层具有用于连接该第一信号线和该连接构件的第一接触孔，以及用于连接该晶体管和该连接构件的第二接触孔。
7.如权利要求1所述的液晶显示器，还包括与该控制端子连接并通过该连接构件与该第一信号线连接的至少一个引线。
8.如权利要求1所述的液晶显示器，其中该电路部分和该布线部分分别集成在该基板上。
9.如权利要求1所述的液晶显示器，其中该布线部分还包括为该电路部分传送控制信号的第二信号线。
10.一种液晶显示器，包括基板；多个像素，包括形成在该基板上的多个开关元件；多个栅极线，与该开关元件连接，并沿行方向延伸；以及栅极驱动器，包括与该栅极线连接的多个电路部分以及与该电路部分连接的布线部分，其中该布线部分包括信号线，而每个该电路部分包括与该信号线连接的晶体管，并且该晶体管包括与该信号线直接连接的至少两个引线。
11.如权利要求10所述的液晶显示器，其中该信号线为该晶体管传送扫描开始信号。
12.如权利要求10所述的液晶显示器，其中该引线和该信号线由与该栅极线相同的材料制成。
全文摘要
一种液晶显示器，包括基板、包含多个开关元件的多个像素、与开关元件连接并沿行方向延伸的多个栅极线，以及包括与栅极线连接的电路部分和与电路部分连接的布线部分的栅极驱动器。电路部分包括晶体管，布线部分包括信号线，而晶体管和信号线通过连接构件连接，进而能够防止静电在制造过程中进入显示器的栅极驱动器。
文档编号G09G3/36GK101078848SQ200710137978
公开日2007年11月28日 申请日期2007年5月25日 优先权日2006年5月25日
发明者金德星 申请人:三星电子株式会社