显示装置的制作方法

专利名称：显示装置的制作方法
技术领域：
本发明涉及液晶显示器。
背景技术：
通常，液晶显示器包括两个具有像素电极和公共电极的显示板以及一个 位于其间的、具有各向异性电介质的液晶层。像素电极按照矩阵排列，并且 连接到开关器件如薄膜晶体管(thin film transistor, TFT),以便顺序地逐行接 收数据电压。公共电极位于显示板的整个表面之上，并且施加有公共电压。 像素电极、公共电极以及插入其间的液晶层构成了液晶电容器。液晶电容器 与连接液晶电容器的开关器件一起构成像素。通过给两个显示板之间的液晶层施加电场，并且通过对电场强度进行控 制来调节通过液晶层的光的透射率，可以将液晶显示器用于显示图像。如果 长时间给液晶层施加一个方向的电场，则液晶显示器会出现退化。为了防止 这种退化，可以按照每帧、每个像素行或每个像素，使数据电压相对于公共 电压的极性反转。但是，在行反转的情况下，与可以用于像素反转(即，点反转)的数据电 压的范围相比，可以用于图像显示的数据电压的范围很小。因此，如果用于 驱动液晶的阈值电压4艮高，如在垂直取向(vertical alignment, VA)模式的液晶 显示器中，则如果驱动液晶需要很高的阄值电压，则用来表示用于显示图像 的灰度级的数据电压范围显著减小。因此，不能获得期望的亮度。在液晶显示器当中，在诸如移动电话的中型或小型显示装置的情况下， 为了减小功耗，可以进行行反转(例如，以像素行为单位，使数据电压相对于 公共电压的极性反转)。但是，由于中型或小型显示装置的分辨率在逐渐提高，
因此与这样的装置有关的功耗也在增加。 发明内容按照本发明的实施例，显示装置包括多条栅极线，适配为传送多个具 有栅极导通电压和栅极关断电压的普通栅极信号；多条数据线，与栅极线交 叉，并且适配为传送多个数据电压；多条存储电极线，基本上与栅极线平行， 并且适配为传送多个存储信号；多个像素，以具有多行的矩阵排列，其中， 每个像素包括开关元件，连接到一条冲册极线和一条凝:据线；液晶电容器， 连接到开关元件和公共电压；以及存储电容器，连接到开关元件和一条存储 电极线；多个伪栅极驱动电路，被连接到所述栅极线，并且适配为根据所述 普通栅极信号，生成多个伪栅极信号；以及多个存储信号生成电路，被连接 到所述存储电极线，并且适配为根据所述伪栅极信号生成所述存储信号。存 储信号生成电路中的每一个适配为在相关像素行的所述液晶电容器和所述存 储电容器已经被所述数据电压充电之后，将相关的存储信号施加于所述存储 电极线中相关的一条。可以使存储信号生成电路中的每一个适配为如果数据电压具有正极性， 则使其相关的存储信号的电压从低电平变为高电平，并且，如果数据电压具 有负极性，则使其相关的存储信号的电压从高电平变为低电平。可以使伪栅极驱动电路适配为将普通栅极信号延迟预定时间，从而生 成伪纟册才及信号。此时，预定时间可以约为两个水平周期(2H)。公共电压可以具有恒定电压。显示装置还可以包括双向栅极驱动器，连接到栅^l线，并且适配为生成 普通栅极信号。每个伪栅极驱动电路可以包括输入单元，适配为响应于与栅极线中的 一条有关的普通栅极信号，提供输出电压；输出单元，适配为根据输出电压 的状态，根据第一时钟信号生成伪栅极信号中的一个；稳定单元，连接到输 出单元，并且被提供有栅极关断电压、第二时钟信号和输出电压，其中，稳 定单元适配为，响应于第一时钟信号的状态变化，使伪栅极信号的状态稳定； 以及，复位单元，连接到稳定单元，并且被提供有栅极关断电压、与紧跟着 伪栅极驱动电路的下一个伪栅极驱动电路相关的下一个伪栅极信号、与在伪 栅极驱动电^各紧前面的前一个伪4册极驱动电路相关的前一个伪栅极信号、以
及输出电压，其中，复位单元适配为响应于第一时钟信号的状态变化，使输 出电压的状态稳定，并且还适配为使伪栅极驱动电路的操作复位。第二时钟可以具有与栅极导通电压基本上相同的脉宽，并且，第二时钟 信号相对于第一时钟信号具有约180度的相位差。第一时钟信号和第二时钟信号中的每一个可以具有基本上等于栅极导通 电压的高电平电压和基本上等于栅极关断电压的低电平电压。普通栅极信号与下一个伪栅极信号或下一个伪栅极信号的栅极导通电压的施加时间之间的差约为两个水平周期(2H)。输入单元可以包括第一开关元件，具有连接到普通栅极信号的输入端和 控制端，以及适配为提供输出电压的输出端。输出单元可以包括第二开关元件，具有连接到第一时钟信号的输入端、 连接到输出电压的控制端以及适配为提供伪栅极信号的输出端；以及，第一 电容器，连接到第二开关元件的控制端和输出端。稳定单元可以包括第三开关元件，具有连接到第二开关元件的输出端 的输入端、连接到第二时钟信号的控制端以及连接到栅极关断电压的输出端； 第四开关元件，具有连接到第二开关元件的输出端的输入端和连接到栅极关 断电压的输出端；第二电容器，连接到第一时钟信号和第四开关元件的控制 端；以及，第五开关元件，具有连接到第四开关元件的控制端的输入端、连 接到输出电压的控制端和连接到栅极关断电压的输出端。复位单元可以包括第六开关元件，具有连接到输出电压的输入端、连 接到第四开关元件的控制端的控制端以及连接到栅极关断电压的输出端；第 七开关元件，具有连接到输出电压的输入端、连接到下一个伪栅极信号的控 制端以及连接到栅极关断电压的输出端；以及，第八开关元件，具有连接到 输出电压的输入端、连接到前一个伪栅极信号的控制端以及连接到栅极关断 电压的输出端。显示装置可以被配置为在多个帧中显示图像，其中，每个存储信号生成 电路都适配为每帧反转其生成的存储信号的电压电平。按照本发明的另一个实施例，提供了一种驱动显示装置的方法。该显示 装置可以包括以具有多行的矩阵排列的多个像素，其中，每个像素包括开 关元件，连接到多条栅极线中的一条和多条数据线中的一条；液晶电容器， 连接到开关元件和公共电压；以及存储电容器，连接到开关元件和多条存储
电极线中的一条。该方法包括如下步骤将第一组数据电压施加于数据线； 生成第一个普通栅极信号；将第一个普通栅极信号施加于与第 一行像素连接 的第 一条栅极线；用第 一组数据电压对第 一行像素的液晶电容器和存储电容 器充电；根据第一个普通栅极信号生成第一个伪栅极信号；才艮据第一个伪栅 极信号生成第一个存储信号；将第一个存储信号施加于与第一行像素连接的 第 一条存储电极线，以便维持第 一行像素的存储电容器上的第 一个存储信号 的电压；并且，对第二组数据电压、第二个普通栅极信号、第二个伪栅极信 号、与第二行像素连接的第二条栅极线、第二条存储电极线以及第二个存储信号重复上述操作。生成第 一个伪栅极信号的步骤可以包括使第 一个普通栅极信号延迟预定 时间，并且，生成第二个伪栅极信号的步骤可以包括使第二个普通栅极信号 延迟预定时间。预定时间可以约为两个水平周期(2H)。该方法还可以包括如下步骤如果数据电压具有正极性，则将第一个和 第二个存储信号的电压从低电平变为高电平，并且，如果数据电压具有负极 性，则将第一个和第二个存储信号的电压从高电平变为低电平。按照本发明的另一个实施例，显示装置包括多条栅极线，适配为传送 具有栅极导通电压和栅极关断电压的多个普通栅极信号；多条数据线，与栅 极线交叉，并且适配为传送多个数据电压；多条存储电极线，基本上与栅极 线平行，并且适配为传送多个存储信号；多个像素，以具有多行的矩阵排列， 其中，每个像素包括开关元件，连接到多条栅极线中的一条和多条数据线 中的一条；液晶电容器，连接到开关元件和公共电压；以及存储电容器，连 接到开关元件和多条存储电极线中的一条；装置，根据普通栅极信号，生成 多个伪栅极信号；装置，用于根据伪栅极信号生成存储信号；以及，装置， 用于在相关的像素行的液晶电容器和存储电容器已经被数据电压充电之后， 将相关的存储信号施加于存储电极线中相关的一条，。


为了清楚地理解本发明的优点，以下将参照附图，对本发明的各种实施 例进行详细描述，其中图1为按照本发明实施例的液晶显示器的框图2为按照本发明实施例的液晶显示器中的一个像素的等效电路图；图3为按照本发明实施例的信号生成电路的电路图；图4为按照本发明实施例的，在包括图3所示的信号生成电路的液晶显示器中使用的信号的时序图；图5为按照本发明实施例的液晶显示器的框图；图6为按照本发明实施例的伪栅极信号生成电路的电路图；图7为按照本发明实施例的伪栅极驱动电路的电路图；并且图8为按照本发明实施例的，在包括图7中示出的伪栅极驱动电路的液晶显示器中的使用的信号的时序图。
具体实施方式
以下将参照示出了本发明实施例的附图，更充分地对本发明进行描述。在附图中，为清楚起见，层、薄膜、板和区域的厚度被夸大。说明书中， 自始至终，相同的附图标记表示相同的要素。应该理解，当将如层、薄膜、 区域和基板等要素称为在另 一个要素"上"时，则它可以直接在其他要素之上， 或者，也可以存在居间的要素。相反，当将要素称为"直接在另一个要素之上" 时，则不存在居间的要素。首先，参照图1和图2,对按照本发明实施例的液晶显示器进行详细描 述。图1为按照本发明实施例的液晶显示器的框图，图2为图1的液晶显示 器中的一个像素的等效电路图。如图l所示，液晶显示器包括液晶(liquid crystal, LC)板组件300、连接 到LC板组件300的栅极驱动器400、数据驱动器500、连接到数据驱动器500 的灰度电压发生器800、存储信号发生器700以及对这些部件进行控制的信 号控制器600。LC板组件300包括多条信号线G广G2n、 Gd、 D广Dm和S广S2n以及多个像素PX。如图2所示，LC板组件300包括相互面对的上板100和下板200以 及介于板100和200之间的LC层3。信号线包括多条栅极线GrGh和Gd、多条数据线DrDm和多条存储电极线S1-S2n。栅极线G1-G2n和Gd包括多条普通栅极线GrG^和用于传送栅极信号(以下也称为"扫描信号，，)的附加栅极线Gd。存储电极线SrS2n与普通栅极线GrG2n交替连接，并且存储电极线SrS2n传送存储信号。数据线Di-Dm传送 数据电压。栅极线GrG2n和Gd以及存储电极线SrS2n基本上沿着行的方向并且基本上彼此平行地延伸，而数据线D!-Dm基本上沿着列的方向并且基本上彼此平 行地延伸。如图1所示，像素PX连接到普通栅极线GrG2n和数据线DrDm，并且基本上按照矩阵排列。参照图2，每个像素PX，例如连接到第i条普通栅极线Gj(i-l、 2.....2n)和第j条数据线Dj(j=l、 2.....m)的像素PX包括连接到信号线Gi和Dj的开关元件Q，以及连接到开关元件Q的液晶电容器Clc和存储电容器Cst。例如，开关元件Q可以被实施为三端元件如薄膜晶体管，并且布置在下 板100之上。开关元件Q具有连接到普通栅极线Gj的控制端、连接到数据线 Dj的输入端以及连接到液晶电容器Clc和存储电容器Cst的输出端。液晶电容器Clc包括作为两端的、布置在下板100上的像素电极191和 布置在上板200上的公共电极270。介于两个电才及191和270之间的LC层3 起LC电容器Clc的电介质的作用。像素电极191被连接到开关元件Q,而公 共电极270被布置在上板200的整个表面上，并且给公共电极270提供公共 电压Vcom。公共电压可以包括具有预定幅值的DC电压。或者，公共电极 270可以被布置在下板100上，并且，在这种情况下，可以将两个电极191 和270中的至少一个形成线形或条形。存储电容器Cst为液晶电容器Clc的辅助电容器。存储电容器Cst包括像 素电极191和通过绝缘体覆盖像素电极191的存储电极线S"为了进行彩色显示，每个像素可唯一地呈现一种原色(即，空分)，或者， 可以轮流呈现原色(即，时分)，使得将原色的空间和或时间和被识别为希望的 颜色。 一组原色的例子包括红色、绿色、蓝色。图2示出了空分的例子，其 中，每个像素在面对像素电极191的上板200的区域中包括代表原色之一的 滤色器230。或者，可以将滤色器230提供在位于下板100上的像素电极191 之上或之下。将一个或多个偏振器(没有示出)附接于LC板组件300。 再次参照图1，灰度电压发生器800可以生成与像素PX的透射率有关的 全数灰度电压(fUll number of gray voltage)或有限凄t灰度电压(limited number of gray voltage)(以下称为"参考灰度电压，，)。某些(参考)灰度电压相对于公共电
压Vcom具有正极性，而另 一些(参考)灰度电压相对于公共电压Vcom具有负 极性。才册极驱动器400包括分别布置在液晶板组件300两侧，例如左侧和右侧， 的第一和第二栅极驱动电路400a和400b。第一栅极驱动电路400a被连接到奇数普通栅极线G,、 G3..... Gh.,和附加栅极线Gd的端部。第二栅极驱动电路400b被连接到偶数普通栅极线G2、G4..... G^的端部。或者，可以将第二栅极驱动电路400b连接到奇数普通栅极线G。 G3、 ...、 G2^和附加栅极线Gd的端部，而可以将第一栅极驱动 电路400a连接到偶数普通栅极线G2、 G4..... Gh的端部。第一和第二栅极驱动电路400a和400b将栅极导通(gate-on)电压Von 与栅极关断(gate-off)电压Voff合成(synthesize),从而生成施加于栅极线 GrG2n和Gd的栅极信号。栅极驱动器400与信号线G广Gh、 Gd、 D广Dm、 S广S2n和开关元件Q —起， 集成在液晶板组件300中。在一个实施例中，栅极驱动器400可以包括至少 一个安装在LC板组件300上或者安装在附接于板组件300的带载封装(tape carrier package, TCP)中的柔性印刷电路(flexible printed circuit, FPC)薄月莫上的 集成电路(IC)芯片。或者，栅极驱动器400可以被安装在单独的印刷电路板(没 有示出)上。存储信号发生器700包括例如布置在液晶板组件300两侧，并且与第一 和第二栅极驱动电路400a和400b相邻的第一和第二存储信号生成电路700a 和700b。第一存储信号生成电路700a被连接到奇数存储电极线Sp S3.....和偶数普通栅极线G2、 G4.....G2n，并且施加具有高电平电压和低电平电压的存储信号。第二存储信号生成电路700b被连接到偶数存储电极线S2、 S4..... S2n以及奇数普通栅极线G3..... G2^(除了第一条普通栅极线G!和附加栅极线Gb以外)，并且给存储电极线S2、 G4..... S2n施加存储信号。代替给存储信号发生器700提供来自连接到栅极驱动器400的附加栅极 线Gd的信号，可以给存储信号发生器700提供来自单独的单元如信号控制器 600或单独的信号发生器(没有示出)的信号。在这种情况下，不必在液晶板组 件300上形成附加栅极线Gd。
存储信号发生器700与信号线GrG2n、 Gd、 DrDm、 SrS^和开关元件Q 一起，集成在液晶板组件300中。在一个实施例中，存储信号发生器700可 以包括至少一个安装在LC板组件300上或者安装在附接于板组件300的带 载封装(TCP)中的柔性印刷电路(FPC)薄膜上的集成电路(IC)芯片。或者，存储数据驱动器500连接到板组件300的数据线D,-Dm，并且给数据线DrDm 施加从灰度电压中选择的数据电压，其中，灰度电压是从灰度电压发生器800 提供的。但是，当灰度电压发生器800仅生成某些参考灰度电压，而不是全 部灰度电压时，数据驱动器500可以对参考灰度电压进行分压，从而从参考 灰度电压中生成数据电压。信号控制器600对栅极驱动器400、数据驱动器500以及存储信号发生 器700进行控制。在一个实施例中，驱动器500、 600和800中的每一个可以包括至少一个 安装在LC板组件300上或者安装在附接于板组件300的带载封装(TCP)中的 柔性印刷电路(FPC)薄膜上的集成电路(IC)芯片。或者，驱动器500、 600和800中的至少一个可以与信号线G广G2n、 Gd、 D广Dm、 S广S2。和开关元件Q —起，集成在液晶板组件300中。或者，所有驱动器500、 600和800可以被集 成在单个IC芯片中，4旦是，驱动器500、 600和800中的至少一个或在处理 单元器件500、 600和800中的至少一个中的至少一个电路元件可以被布置在 该单个IC芯片之外。下面对液晶显示器的操作进行描述。信号控制器600接收来自外部图形控制器(没有示出)的输入图像信号R、 G和B以及用于对其显示进行控制的输入控制信号。输入图像信号R、 G和 B包含用于像素PX的亮度信息，并且，该亮度具有预定数目的灰度，例如 1024(=21Q)， 256(=28),或64(=26)个灰度。输入控制信号的例子为垂直同步信 号Vsync、水平同步信号Hsync、主时钟信号MCLK以及数据使能信号(data enable signal)DE。根据输入控制信号以及输入图像信号R、 G和B，信号控制器600生成 栅极控制信号C0NT1、数据控制信号C0NT2以及存储控制信号C0NT3,并 且，对适合于板组件300和数据驱动器500的操作的图像信号R、 G和B进 行处理。信号控制器600将栅极控制信号CONT1发送到栅极驱动器400，将
经处理的图像信号DAT和数据控制信号CONT2发送到数据驱动器500，并 且将存储控制信号CONT3发送到存储信号发生器700。栅极控制信号CONT1包括启动扫描的扫描启动信号STV1和STV2,以 及用于对栅极导通电压Von输出时段进行控制的至少一个时钟信号。栅极控 制信号CONT1还可以包括输出使能信号OE,用于对栅极导通电压Von的持 续时间进行限定。数据控制信号CONT2包括水平同步开始信号STH,用于表示对一行 像素PX的数据传送的开始；负载信号LOAD,用于给数据线D,到Dm施加 数据电压；以及数据时钟信号HCLK。数据控制信号CONT2还可以包括反转 信号RVS,用于使数据电压的极性(相对于公共电压Vcom)反转。响应于来自信号控制器600的数据控制信号CONT2,数据驱动器500 接收用于该行像素PX的数字图像信号DAT的分组，将数字图像信号DAT 转换为从灰度电压中选择的模拟数据电压，并且将模拟数据电压施加于数据 线到Dm。响应于来自信号控制器600的栅极控制信号CONT1,栅极驱动器400 将栅极导通电压Von施加于对应的普通栅极线G广G2n，例如，第i条普通栅 极线Gi(除了没有连接到开关元件Q的附加栅极线Gd以外)，由此使连接到普 通栅极线的开关元件Q导通。然后，通过激活的开关晶体管Q,将施加于数 据线DrDm的数据电压提供给第i行像素PX,使得对像素PX中的液晶电容 器Clc和存储电容器Cst进行充电。施加于像素PX的数据电压与公共电压Vcom之间的差异被表示为像素 PX的液晶电容器Clc两端的电压，其称为像素电压。LC电容器Clc中的LC 分子具有取决于像素电压的幅值的定向(orientation),并且，分子定向确定 通过LC层3的光的偏振。偏振器将光偏振转换为光透射率，使得像素PX具 有由数据电压的灰度表示的亮度。随着一个水平周期的过去(也称为"1H"，并且等于水平同步信号Hsync 和数据使能信号DE的一个周期)，数椐驱动器500将数据电压施加于第(i+l) 行的像素PX,然后，栅极驱动器400将施加于第i条普通栅极线Gi的栅极信 号改变为栅极关断电压Voff，并且将施加于下一条普通4册极线Gw的栅极信 号改变为栅极导通电压Von。然后，第i行的开关元件Q被关断，使得像素电极191处在浮置状态。
存储信号发生器700根据存储控制信号CONT3和施加于第(i+l)条栅极 线Gw的栅极信号的电压变化，改变施加于第i条存储电极线Si的存储信号 的电压电平。由此，连接到存储电容器Cst的一端的像素电极191的电压按 照连接到存储电容器Cst的另 一端的存储电极线Si的电压变化而变化。通过对所有像素行重复这样的过程，液晶显示器显示一帧的图像。当一帧完成之后开始下一帧时，对施加于数据驱动器500的反转信号 RVS进行控制，使得数据电压的极性颠倒(这称为"帧反转")。此外，施加于一 行的像素PX的数据电压的极性基本上相同，而施加于两个相邻行的像素PX 的数据电压的极性是颠倒的(例如，行反转)。在本发明的、进行帧反转和行反转的实施例中，施加于一行的像素PX 的所有数据电压的极性为正或负，并且以一帧为单位改变。此时，当通过正 极性的数据电压对像素电极191进行充电时，施加于存储电极线SrS^的存 储信号从低电平电压变为高电平电压。另一方面，当通过负极性的数据电压 对像素电极191进行充电时，该存储信号从高电平电压变为低电平电压。结 果，在通过正极性的数据电压对像素电极191进行充电的情况下，像素电极 191的电压增加，而在通过负极性的数据电压对像素电极191进行充电的情 况下，像素电极191的电压减小。因此，像素电极191的电压范围比作为数 据电压的基础的灰度电压的范围宽，4吏得可以增加使用低基础电压(basic voltage)的亮度范围。第一和第二存储信号生成电路700a和700b可以包括分别连接到存储电 极线S,-S^的多个信号生成电路710。以下参照图3和图4，对信号生成电路 710的例子进行描述。图3为按照本发明实施例的信号生成电路的电路图，图4示出了在包括 图3所示的信号生成电路的液晶显示器中使用的信号的时序图。参照图3,信号生成电路710包括输入端IP和输出端OP。在第i个信号 生成电路中，输入端IP被连接到第(i+l)条栅极线Gi+I,从而给输入端IP提供 第(i+l)个栅极信号gw(以下称为"输入信号")，输出端OP被连接到第i条存 储电极线Si，以便输出第i个存储信号Vsi。类似地，在第(i+l)个信号生成电 路中，输入端IP被连接到第(i+2)条栅极线Gi+2，从而给输入端IP提供作为输 入信号的第(i+2)个栅极信号gi+2,输出端OP被连接到第(i+l)条存储电极线 Si+1，以便输出第(i+l)个存储信号Vsi+1。
给信号生成电路710提供来自信号控制器600的存储控制信号CONT3 的第一、第二和第三时钟信号CK1、 CK1B和CK2,还给信号生成电路710 提供来自信号控制器600或外部装置的高电压AVDD以及低电压AVSS。如图4所示，第一、第二和第三时钟信号CK1、 CK1B和CK2的周期约 为2H,其占空比约为50%。第一和第二时钟信号CK1和CK1B有约180度 的相位差，彼此反相。第二时钟信号CK1B和第三时钟信号CK2基本上同相。 此外，第一、第二和第三时钟信号CK1、 CK1B和CK2以帧为单位反转。第一和第二时钟信号CK1和CK1B可以有约15V的高电平电压Vhl和 约0V的低电平电压Vll。第三时钟信号CK2可以有约5V的高电平电压Vh2 和约0V的低电平电压V12。高电压AVDD约为5V,并且大约与第三时钟信 号CK2的高电平电压Vh2相等，低电压AVSS约为OV，并且大约与第三时 钟信号CK2的低电平电压V12相等。信号生成电路710包括5个晶体管Trl-Tr5和两个电容器Cl和C2,每 个晶体管都具有控制端、输入端和输出端。晶体管Trl的控制端被连接到输入端IP，晶体管Trl的输入端被连接到 第三时钟信号CK2，并且，晶体管Trl的输出端被连接到输出端OP。晶体管Tr2和Tr3的控制端被连接到输入端IP,晶体管Tr2和Tr3的输 入端被分别连接到第一和第二时钟信号CK1和CK1B。晶体管Tr4和Tr5的控制端被分别连接到晶体管Tr2和Tr3的输出端， 晶体管Tr4和Tr5的输入端被分别连接到低电压AVSS和高电压AVDD。电容器Cl和C2被分别连接在晶体管Tr4的控制端与低电压AVSS之间 以及晶体管Tr5的控制端与高电压AVDD之间。在一个实施例中，晶体管Trl-Tr5可以为非晶硅晶体管(amorphous silicon transistor)或多晶珪薄膜晶体管(polycrystalline silicon thin film transistor)。以下进一步对信号生成电路的操作进行描述。参照图4,施加于两条相邻栅极线的栅极导通电压Von重叠一段时间， 如约1H。结果，用施加于前一行像素的数据电压给当前行的所有像素PX充 电约1H，然后，对于剩余的1H，用自身的数据电压给当前行的所有像素PX 充电，从而正常地显示图4象。首先对第i个信号生成电路进行描述。当输入信号，即施加于第(i+l)条栅极线Gw上的栅极信号gi+1，变为栅
极导通电压Von时，第一、第二和第三晶体管Trl-Tr3导通。已经导通的第 一晶体管Trl将第三时钟信号CK2传送到输出端OP。结果，第i个存储信号 Vsj将表现出第三时钟信号CK2的低电平电压V12。同时，已经导通的晶体管 Tr2将第一时钟信号CK1传送到晶体管Tr4的控制端，并且，已经导通的晶 体管Tr3将第二时钟信号CK1B传送到晶体管Tr5的控制端。由于第一和第二时钟信号CK1和CK1B表现出反转关系，因此晶体管 Tr4和Tr5相反地操作。即，当晶体管Tr4导通时，晶体管Tr5关断，反过来， 当晶体管Tr4关断时，晶体管Tr5导通。当晶体管Tr4导通并且晶体管Tr5 关断时，低电压AVSS被传送到输出端OP，而当晶体管Tr4关断并且晶体管 Tr5导通时，高电压AVDD被传送到输出端OP。栅极信号gi+1表现出栅极导通电压Von，时间例如约为2H。用第一时段 Tl表示时间约为1H的第一半，而时间约为1H的第二半被表示为后一时段 T2。对于第一时段T1，由于第一时钟信号CK1维持高电压Vhl，而第二和 第三时钟信号CK1B和CK2分别维持低电压Vll和V12，因此，给由晶体管 Trl向其传送第三时钟信号CK2的低电压V12的输出端OP提供低电压AVSS。 结果，存储信号Vsi维持幅值等于低电压V12和低电压AVSS的幅值的低电平 电压V-。还是在第一时段T1期间，第一时钟信号CK1的高电平电压Vhl与 低电压AVSS之间的电压被充电到电容器Cl，第二时钟信号CK1B的低电平 电压Vll与高电压AVDD之间的电压被充电到电容器C2。对于后一时段T2，由于第一时钟信号CK1维持低电平电压Vll，而第二 和第三时钟信号CK1B和CK2分别维持高电平电压Vhl和Vh2,因此，与第 一时段T1相反，晶体管Tr5导通，晶体管Tr4关断。结果,给输出端OP提供通过导通的晶体管Trl传送的第三时钟信号CK2 的高电平电压Vh2,使得存储信号Vsi的状态从低电平电压V-变为幅值等于 高电平电压Vh2的幅值的高电平电压V+。此外，给输出端OP提供通过导通 的晶体管Tr5施加的高电压VADD,其幅值等于高电平电压V+的幅值。同时，由于充入电容器C1中的电压基本上与第一时钟信号CK1的低电 平电压Vll和低电压VASS之间的差相同，因此，当第一时钟信号CK1的低 电平电压Vll与^氐电压VASS相等时，电容器Cl ^皮;故电。由于充入电容器 C2中的电压基本上与第二时钟信号CK1B的高电平电压Vhl和高电压VADD
之间的差相同，因此，当高电平电压Vhl与高电压AVDD彼此不同时，充入 电容器C2中的电压不是0V。如上所述，当第二时钟信号CK1B的高电平电 压Vhl约为15V并且高电压AVDD约为5V时，约10V的电压被充入电容器 C2。在经过了后一时段T2之后，当栅极信号gi+I的状态从栅极导通电压Von 变为栅极关断电压Voff时，晶体管Trl-Tr3关断。结果，晶体管Trl与输出 端OP之间的电连接将被隔离。晶体管Tr4和Tr5的控制端也将被隔离。由于电容器C1没有充电，因此晶体管TR4仍然处在关断状态。但是， 第二时钟信号CK1B的高电平电压Vhl与高电压AVDD之间的电压已经被充 入电容器C2。此时,当充电电压大于晶体管Tr5的阈值电压时，晶体管Tr5 保持导通状态。结果，给输出端OP提供高电压AVDD，作为存储信号Vsi。 因此，存储信号Vsi保持高电平电压V+。接下来，将对第(i+l)个信号生成电路的操作进行描述。当给第(i+l)个信号生成电路(没有示出)施加具有栅极导通电压Von的第 (i+2)个栅极信号&+2时，第(i+l)个信号生成电路工作。如图4所示，当第(i+2)个栅极信号&+2切换到栅极导通电压Von时，第 一、第二和第三时钟信号CK1、 CK1B和CK2的状态反转，使得第(i+l)个栅 极信号gi+1具有栅极导通电压Von。即，第(i+2)个栅极信号gi+2的第一栅极导通电压时段Tl的操作与第(i+l) 个栅极信号gi+1的后一栅极导通时段T2的操作相同，使得晶体管Trl、 Tr3 和Tr5导通。因此，给输出端OP施加第三时钟信号CK2的高电平电压Vh2 与高电压AVDD。结果，存储信号Vsi+,将处在高电平电压V+。但是，第(i+2)个栅极信号gi+2的后一栅极导通电压时段T2的操作与第 (i+l)个栅极信号gi+1的第一栅极导通时段Tl的操作相同，使得晶体管Trl、 Tr2和Tr4导通。因此，给输出端OP施加第三时钟信号CK2的低电平电压 V12和低电压AVSS，并且，存储信号Vsw从高电平电压V+变为低电压V-。如上所述，在输入信号保持栅极导通电压Von时，晶体管Trl可以施加 第三时钟信号CK2，作为存储信号，并且，当利用输入信号的栅极关断电压 Voff使输出端OP与晶体管Trl的输出端隔离时，剩余的晶体管Tr2-Tr5可以 利用电容器C1和C2，将存储信号的状态维持到下一帧。即，晶体管Trl可 以将存储信号施加于对应的存储电极线，并且，剩余的晶体管Tr2-Tr5—律维
持存储信号。在一个实施例中，晶体管Trl的大小比晶体管Tr2-Tr5的大小大 得多。响应于存储信号Vs的电压变化，像素电极电压Vp会增加或减小。此后， 用相同的参考字符表示每个电容器及其电容量。 通过下面的等式l,得到像素电极电压Vp:在等式1中，Vo为数据电压，Clc和Cst分别代表LC电容器和存储电 容器的电容量，V+代表存储信号Vs的高电平电压，V-代表存储信号Vs的低 电平电压。如等式1所示，通过对数据电压Vo加上或减去变化量A来定义像 素电极电压Vp，而变化量A则由分别作为LC电容器和存储电容器的电容量 Clc和Cst以及存储信号Vs的电压变化来定义。因此，通过将数据电压Vd与存儲信号Vs的电压变化相加，或者从数据 电压VD中减去存储信号Vs的电压变化，当像素已经充有正极性的数据电压 时，像素电极电压Vp通过该电压变化而增加，相反，当像素已经充有负极 性的数据电压时，像素电极电压Vp通过该电压变化而减小。结果，像素电 压的变化由于所增加或所减小的像素电极电压Vp而变得宽于灰度电压的范 围，使得代表的亮度的范围也增加。此外，由于公共电压被固定为恒定电压，因此，与交替施加高压或较低 电压的情况相比，减少了功耗。按照本发明的实施例，在将公共电压固定在预定电压之后，将存储信号 施加于存储电极线。可以在预定时段内改变存储信号的电压电平。结果，由 于像素电极电压的范围被展宽，所以像素电压的范围也净L艮宽。由于用于代 表灰度的电压的范围#練宽，因此可以改善图像的质量。在施加具有相同幅值的数据电压的情况下，与施加恒定存储信号的情况 相比，响应于存储信号电压电平的变化，可以生成范围更宽的像素电压。因 此，可以减小数据电压的范围，由此也可以减少功耗。此外，由于公共电压 -陂固定为恒定电压，因此可以进一步减少功耗。以下将参照图5到图8，对按照本发明实施例的液晶显示器进行描述。 图5为按照本发明实施例的液晶显示器的框图，图6为按照本发明实施例的 伪栅极信号生成电路的电路图，图7为按照本发明实施例的伪栅极驱动电路
的电路图，并且，图8为在包括图7中示出的伪栅极驱动电路的液晶显示器 中的使用的信号的时序图。应该明白，图5所示的液晶显示器与图1的液晶显示器具有相似性。因 此，对于图5中执行与图1中的搡作相同操作的要素，用相同的参考标号表 示，并且以下不必进一步对这些要素进行描述。参照图5，本实施例的液晶显示器包括连接到普通栅极线G!-G加的栅极 驱动器401、连接到数据线DrDm的数据驱动器500、连接到存储电极线SrS2n 的存储信号发生器701、连接到数据驱动器500的灰度电压发生器800以及 连接到栅极驱动器401和数据驱动器500的信号控制器601。但是，本实施例的栅极驱动器401为双向栅极驱动器，其中，普通栅极线G-G2n的扫描方向根据来自外部装置的选择信号变化。即，根据选择信号的状态，栅极驱动器401沿着正向，即从第一条普通栅极线Gi到最后条普通栅极线G2n,或者，沿着相反的方向，即从最后一条普通栅极线G2n到第一条普通栅极线Gp顺序地传送栅极导通电压Von。对于槺极驱动器401的双向 驱动，液晶显示器还可以包括选择开关(没有示出)，用于输出其状态依据用户 的选择来定义的选择信号，并且，信号控制器601可以通过栅极控制信号 C0NT1传送选择信号，从而对栅极驱动器401的扫描方向进行控制。参照图5，存储信号发生器701包括第一和第二存储信号生成电路701a 和701b。但是，与图1不同，第一存储信号生成电路701a被连接到偶数存储电极线S2、 S4.....S2n,而第二存储信号生成电路701b被连接到奇数存储电极线S,、 S3..... Sh-"与图1中示出的第一和第二存储信号生成电路700a和700b相比，除了与存储电极线S广S2n的连接关系以外，图5中示出的第一和第二存储信号生成电路701a和701b具有基本上相同的结构。但是，存储 电极线Si-Sh与第一和第二存储信号生成电路701a和701b之间的连接关系 不限于图5中示出的特定实施例，并且，如果希望，可以改变。此外，与图1不同，图5中示出的实施例的液晶显示器还包括连接到普 通栅极线GrG^和存储信号发生器701的伪栅极信号发生器720。伪栅极信 号发生器720包括分别连接到第一和第二存储信号生成电路701a和701b的 第一和第二伪栅极信号生成电路720a和720b。第一伪栅极信号生成电路720a被连接到奇数普通栅极线Gp G3.....和G2r>1以及第一存储生成电路701a。第一伪栅极信号生成电路720a将具有
^Hl导通电压Von和栅极关断电压Voff的伪栅极信号发送到第一存储信号生 成电路700a的输入端IP。第二伪栅极信号生成电路720b被连接到偶数普通栅极线G2、 G4.....和G2n以及第二存储生成电路701b。第二伪栅极信号生成电路720b将伪栅极信号发送到第二存储信号生成电路700b的输入端IP。对于第一和第二伪栅极信号生成电路720a和720b的操作，信号控制器 601还生成伪栅极控制信号CONT4a和CONT4b。伪栅极信号发生器720可 以#1集成在LC板组件300中。在一个实施例中，伪栅极信号发生器720可 以包括至少一个安装在LC板组件300上或者安装在附接于才反组件300的带 载封装(TCP)中的柔性印刷电路(FPC)薄膜上的集成电路(IC)芯片。或者，伪栅如图6所示，给第一和第二伪栅极信号生成电路720a和720b提供伪栅 极控制信号CONT4a和CONT4b的第四、第五、第六和第七时钟信号CK3、 CK3B、 CK4、 CK4B以及栅极关断电压Voff。即，给第一伪栅极信号生成电 路720a提供伪栅极控制信号CONT4a的第四和第五时钟信号CK3和CK3B， 并且，给第二伪栅极信号生成电路720b提供伪栅极控制信号CONT4b的第 六和第七时钟信号CK4和CK4B。第一和第二伪4册极信号生成电路720a和 720b各自包括多个伪栅极驱动电路730。伪栅极驱动电路730被分别连接到 第一和第二存储信号生成电路701a和701b的信号生成电路710。参照图6,每个伪栅极驱动电路730包括输入端IN、时钟端CK和CKB、 复位端Rl和R2、栅极电压端GV以及输出端OUT。如上所述，给第一伪栅极信号生成电路720a的伪栅极驱动电路730中的每一个提供奇数栅极信号g!、 g3.....和g2W,并且，给第二伪栅极信号生成电路720b的伪栅极驱动电路730中的每一个提供偶数栅极信号g2、 g4、...、和g2n。例如，在包括在第一伪栅极信号生成电路720a中的第i(在本例中，i为 奇数)个伪栅极驱动电路730中，输入端IN被连接到第i条普通栅极线Gi, 从而被提供第i个栅极信号gi;复位端Rl被连接到第(i+2)个伪栅极信号生成 电路720a,从而被提供第(i+2)个伪栅极信号Pgi+2;并且，复位端R2被连接 到第(i-2)个伪栅极信号生成电路720a,从而被提供第(i-2)个伪栅极信号Pgi_2。 分别给时钟端CK和CKB提供第四和第五时钟信号CK3和CK3B，并且，将 输出端OUT连接到存储信号发生器701的第i个信号生成电^各710的输入端 IP,其与第i条存储电极线Si相连。与以上描述相同，在包括在第二伪栅极信号生成电路720b中的第(i+l)个伪栅极驱动电路730中，输入端IN被连接 到第(i+l)条普通栅极线Gi+1，从而被提供第(i+l)个栅极信号gi+1,复位端Rl 被连接到第(i+3)个伪栅极信号生成电路720b,从而被提供第(i+3)个伪栅极信 号Pgi+3，并且，复位端R2被连接到第(i-3)个伪栅极信号生成电路720b,从 而被提供第(i-3)个伪栅极信号Pgi.3。分别给时钟端CK和CKB提供第六和第 七时钟信号CK4和CK4B，并且，将输出端OUT连接到存储信号发生器701 的第(i+l)个信号生成电路710的输入端IP,其与第(i+l)条存储电极线Sw相 连。但是，第一和第二伪栅极信号生成电路720a和720b的第一个伪栅极驱 动电路730的复位端R2被分别连接到虚假(dummy )信号DS11和DS12， 而不是伪栅极信号，并且，第一和第二伪栅极信号生成电路720a和720b的 最后一个伪栅极驱动电^各730的复位端Rl被分别连接到虚々支信号DS21和 DS22。虚假信号DSll、 DS12、 DS21和DS22可以根据扫描开始信号，在信 号控制器601中生成。或者，可以通过被连接到栅极驱动器401的附加栅极 线，由栅极驱动器401提供虚假信号DS11、 DS12、 DS21和DS22。参照图8，时钟信号CK3、 CK3B、 CK4和CK4B包括高电平电压Vh3 和低电平电压V13。高电平电压Vh3可以与栅极导通电压Von相同，而低电 平电压V13可以与栅极关断电压Voff相同。此外，时钟信号CK3、 CK3B、 CK4和CK4B的脉宽可以与栅极导通电压Von的脉宽基本上相同，并且，时 钟信号CK3、 CK3B、 CK4和CK4B的周期约为4H，占空比约为50%。时钟 信号CK3与CK3B彼此的相位差以及时钟信号CK4与CK4B彼此的相位差 约为180度，因此，时钟信号CK3与CK3B以及时钟信号CK4与CK4B彼 此彼此反相。时钟信号CK3和CK4彼此的相位差约为90。。参照图7，伪栅极驱动电路730中的每一个都包括多个晶体管Ql-Q8以 及两个电容器Cc和Cb，晶体管Ql-Q8中的每一个都包括控制端、输入端和 输出端。在图7中，晶体管Ql-Q8被表示为NMOS晶体管，但是，晶体管 Ql-Q8也可以被实现为PMOS晶体管。电容Cc和Cb可以是制造过程中在栅 极端与漏极/源极端之间出现的寄生电容。晶体管Ql的输入端^L连接到时钟端CK，晶体管Ql的输出端被连接到 输出端OUT。
晶体管Q2的输入和控制端被连接到输入端IN，晶体管Q2的输出端通 过节点nl连接到晶体管Ql的控制端。晶体管Q3的输入端通过节点nl连接到晶体管Q2的输出端，晶体管Q3 的控制端4被连接到复位端R1，并且，晶体管Q3的输出端被连接到栅极电 压端GV。晶体管Q4的输入端通过节点nl连接到晶体管Q2的输出端，晶体管Q4 的输出端被连接到栅极关断电压Voff。晶体管Q5的输入端被连接到晶体管Ql的输出端，晶体管Q5的控制端 被连接到晶体管Q4的控制端，并且，晶体管Q5的输出端被连接到栅极关断 电压Voff。晶体管Q6的输入端被连接到晶体管Ql的输出端，晶体管Q6的控制端 被连接到时钟端CKB,并且，晶体管Q6的输出端被连接到栅极电压端GV。晶体管Q7的输入端通过节点n2连接到晶体管Q4和Q5的控制端，晶 体管Q7的控制端通过节点nl连接到晶体管Q2的输出端，并且，晶体管Q7 的输出端被连接到栅极电压端GV。晶体管Q8的输入端通过节点nl连接到晶体管Q2的输出端，晶体管Q8 的控制端被连接到复位端R2，并且，晶体管Q8的输出端被连接到栅极电压 端GV。电容器Cc被连接到第三时钟信号CK2和节点n2,并且，电容器Cb被 连接到节点nl和输出端OUT。现在将对最初当依据选择信号的状态定义的、栅极驱动器401的扫描方 向为正向时，伪栅极驱动电路730的操作进行描述。假设最初由栅极导通电 压Von或栅极关断电压Voff使晶体管Ql-Q8导通或关断。首先，对第i个伪栅极驱动器电路730的操作进行描述。当第四'时钟信 号CK3从高电平电压Vh2变为低电平电压V13,并且，第五时钟信号CK3B 和施加于输入端IN的栅极信号gi的电压电平从栅极关断电压Voff变为栅极 导通电压Von时，晶体管Q2和Q6导通。因此，棚"f及导通电压Von通过晶体 管Q2传送到节点nl，由此使晶体管Q4和Q5关断。此时，由于第(i+2)个伪 栅极信号Pgi+2的电压电平为栅极关断电压Voff,因此晶体管Q3维持关断状 态。同时，输出端OUT通过两个导通的晶体管Ql和Q6,将栅极关断电压 Voff输出到第i个信号生成电路710的输入端IP，作为第i个伪栅极信号Pgi。
此时，电容器Cb充有与栅极导通电压Von和栅极关断电压Voff之间的 差相对应的电压。节点n2的状态通过第四时钟信号CK3的j氐电平电压V13 来维持低电平电压。接着，当第i个栅极信号gi和第五时钟信号CK3B的电压电平分别变为 栅极关断电压Voff和低电平电压V13,并且第四时钟信号CK3从低电平电压 V13转换为高电平电压Vh3时，晶体管Q2和Q6关断。此时，由于伪4册极信 号Pgi+2维持低电平，因此晶体管Q3也维持关断状态。由于晶体管Q2被关 断，因而节点nl与第i个栅极信号gi断开连接，并且进入浮置状态。因此， 晶体管Ql和Q7维持导通状态以便将栅极关断电压Voff施加于节点n2,由 此，晶体管Q4和Q5中的每一个都维持关断状态。由于晶体管Q5和Q6都 进入关断状态，因此传输到输出端OUT的栅极关断电压Voff被断开。由于 晶体管Q1维持导通状态，因此只有作为时钟信号CK3的高电平电压Vh3的 栅极导通电压Von被传输到输出端OUT,并且净皮输出。此时，由于电容器 Cb维持恒定电压，因此当输出端OUT的电压增加到栅极导通电压Von时， 处在浮置状态中的节点nl的电压表现出在电压方面对应增加。电容器Cc充有对应于第四时钟信号CK3的4册;〖及导通电压Von与作为节 点n2的电压的栅极关断电压Voff之间的差的电压。因此，节点n2维持低电 压，使得晶体管Q5维持关断状态。因此，维持向输出端OUT输出稳定的栅 极导通电压Von。当第四时钟信号CK3转换到低电平电压V13,并且第五时钟信号CK3B 和伪栅极信号Pgi+2分别转换到高电平电压Vh3和栅极导通电压时，晶体管 Q3和Q6导通。此时，由于栅极信号gi维持栅极关断电压Voff,因此晶体管 Q2维持关断状态。由于晶体管Q3导通，因而栅极关断电压Voff被传输到节 点nl,由此使晶体管Q1和Q7关断。当晶体管Q7关断时，节点n2进入浮置状态。此时，由于电容器Cc维 持恒定电压，因此当第四时钟信号CK3转换到低电平电压V13时，节点n2 的电压下降到栅极关断电压Voff以下。但是，如果节点n2的电压下降到栅 极关断电压Voff以下，则晶体管Q7再次导通，从而将栅极关断电压Voff传 输到节点n2。因此，在最终的平衡状态中，节点n2的电压几乎与栅极关断 电压Voff相同。随后，晶体管Q4和Q5持续维持关断状态。同时，由于晶体管Ql关断而晶体管Q6导通，因此栅极关断电压Voff 被传输到输出端OUT，并且使电容器Cb放电。此后，只有第四和第五时钟信号CK3和CK3B重复高电平电压Vh3和 低电平电压V13。但是，第四时钟信号CK3的电平变化使晶体管Q5周期性 地导通和关断，第五时钟信号CK3B的电平变化使晶体管Q6周期性地导通 和关断。因此，由于将栅极关断电压Voff连续施加于输出端OUT,因而无论 第四时钟信号CK3变化为何，输出端OUT的电压电平一律维持栅极关断电 压Voff。此外，当第四时钟信号CK3为高电平电压Vh3时，晶体管Q6导通， 由此给节点nl提供栅极关断电压Voff。因此，节点nl的状态一律为栅极关 断电压Voff。在这种情况下，给连接到晶体管Q8的控制端的复位端R2提供栅极关断 电压Voff的、前一个栅极信号gw，由此维持关断状态。如图8所示，在第i个伪栅极驱动电路730中，施加于输入端IN的普通 栅极信号&的栅极导通电压Von的施加时间(application time )以及来自输出 端OUT的伪栅极信号Pgi的栅极导通电压Von的施加时间有约2H的差。因此，伪栅极信号Pgi基本上与第(i+2)个栅极信号gi+2相同，并且，来自第(i+l)个伪栅极驱动电路730的伪栅极信号Pgw基本上与第(i+3)个栅极信号gi+3相 同。但是，当依据选择信号的状态定义的扫描方向为相反的方向时，如上所 述，通过晶体管Q1、 Q2和Q4-Q7以及电容器Cc和Cb的操作，第i个伪栅 极驱动电路730生成第i个伪栅极信号Pgi，由此通过输出端OUT,将第i个 伪栅极信号Pgi输出到第i个信号生成电路710。但是，与正向的情况不同， 被施加伪栅极信号Pgj_2的晶体管Q8取代了被施加伪栅极信号Pgi+2的晶体管 Q3的功能。如上所述，本实施例的LCD还包括生成基本上等同于栅极信号的伪栅极 信号的伪栅极信号发生器，而不是图1所示的，被直接连接的存储信号发生 器700与栅极线G2-G2d和Gd。有利之处在于，在本实施例中，在没有单独的 选择电路如复用器的情况下，伪栅极信号发生器可以被用于提供双向栅极驱 动。本实施例也可以提供参照图1到图4的实施例的优点。即，当栅极驱动器被实现为具有单独的、用于对前一个和后一个栅极信 号中的一个进行选择的选择电路(例如复用器)的双向栅极驱动器时，选择电路 会引起制造困难。但是，上述的伪栅极信号发生器可以与信号线G,-Gn、 Di-Dm
和S1-Sn—起集成在LC板组件301中，并且，由此直接生成作为存储信号发 生器的输入信号施加的伪栅极信号。因此，可以利用双向4册极驱动器将存储信号发生器实现在LCD中。有利之处在于，利用大小比栅极驱动器的晶体管的大小小的晶体管制造 伪栅极信号发生器，使得LCD的冗余度不受大的影响。在上述实施例中，栅极驱动器400和401以及存储信号发生器700和701 被分别布置在LC板组件300和301的两侧。但是，应该明白，按照本发明 的实施例不限于此。在这点上，可以使用可以将栅极驱动器和存储信号发生 器交替布置在LC板组件300和301的一侧的方案。在这种情况下，连接到 存储信号发生器的伪栅极信号发生器的数量可以是一个。按照本发明的实施例，两个相邻的栅极导通电压重叠预定时段，但是， 也可以在两个相邻的4册极导通电压不重叠的情况下使用存^f诸信号发生器。在 这种情况下，伪栅极信号发生器可以对第四和第五脉冲信号以及第六和第七 脉冲信号的脉宽进行控制，从而生成施加于存储信号发生器的伪栅极信号。按照本发明的另一个实施例，在将公共电压固定为预定电压之后，电平 在预定时段内变化的存储信号被施加于存储电极线。由此，由于像素电极电 压的范围被展宽，因此像素电压的范围也^^宽。由于用于代表灰度的电压 的范围^雄宽，因此可以提高图像质量。此外，在施加具有相同幅值的数据电压的情况下，与实施施加恒定的存 储信号的实现方式相比，可以生成宽范围的像素电压。结果，可以减少功耗。 另外，由于可以将公共电压固定为恒定值，因而可以进一步减少功耗。有利之处在于，可以在没有单独的选择电路的情况下，实现具有双向栅 极驱动器和存储信号发生器的LCD。尽管已经结合当前被认为是实际的示例实施例，对本发明进行了描述， 但是，本领域的一般技术人员应该理解，本发明不限于所^Hf的实施例，与 此相反，本发明意图在于覆盖包括在所附权利要求的精神和范围内的各种修 改和等效布置。
权利要求
1.一种显示装置，包括多条栅极线，适配为传送具有栅极导通电压和栅极关断电压的多个普通栅极信号；多条数据线，与所述栅极线交叉，并且适配为传送多个数据电压；多条存储电极线，基本上与所述栅极线平行，并且适配为传送多个存储信号；多个像素，以具有多行的矩阵中排列，其中，每个像素包括连接到所述栅极线中的一条和所述数据线中的一条的开关元件、连接到所述开关元件和公共电压的液晶电容器、以及连接到所述开关元件和所述存储电极线中的一条的存储电容器；多个伪栅极驱动电路，被连接到所述栅极线，并且适配为根据所述普通栅极信号，生成多个伪栅极信号；以及多个存储信号生成电路，被连接到所述存储电极线，并且适配为根据所述伪栅极信号生成所述存储信号，其中，所述存储信号生成电路中的每一个适配为在相关像素行的所述液晶电容器和所述存储电容器已经被所述数据电压充电之后，将相关的存储信号施加于所述存储电极线中相关的一条。
2. 如权利要求1所述的显示装置，其中，所述存储信号生成电路中的每 一个适配为如果所述数据电压具有正极性，则使其相关的存储信号的电压 从低电平变为高电平，并且，如果所述数据电压具有负极性，则使其相关的 存储信号的电压从高电平变为低电平。
3. 如权利要求2所述的显示装置，其中，所述伪栅极驱动电路适配为使 所述普通栅极信号延迟预定时间，以便生成所述伪栅极信号。
4. 如权利要求3所述的显示装置，其中，所述预定时间约为两个水平周 期(2H)。
5. 如权利要求4所述的显示装置，其中，所述公共电压为恒定电压。
6. 如权利要求5所述的显示装置，还包括一个双向栅极驱动器，连接到 所述栅极线，并且适配为生成所述普通栅极信号。
7. 如权利要求5所述的显示装置，其中，每个伪栅极驱动电路包括 输入单元，适配为响应于与所述捬极线中的一条有关的普通栅极信号， 提供输出电压；输出单元，适配为根据所述输出电压的状态，根据第一时钟信号提供所述伪栅极信号中的一个；稳定单元，被连接到所述输出单元，并且被提供有所述栅极关断电压、 第二时钟信号和所述输出电压，其中，所述稳定单元适配为响应于所述第一 时钟信号的状态变化，使所述伪栅极信号的状态稳定；以及复位单元，被连接到所述稳定单元，并且被提供有所述栅极关断电压、 与紧接在所述伪栅极驱动电路之后的下一个伪栅极驱动电路相关的下一个伪 栅极信号、与紧接在所述伪栅极驱动电路之前的前一个伪栅极驱动电路相关 的前一个伪栅极信号、以及输出电厚，其中，所述复位单元适配为响应于所 述第一时钟信号的状态变化，使所述输出电压的状态稳定，并且，还适配为 使所述伪栅极驱动电路的操作复位。
8. 如权利要求7所述的显示装置，其中，所述第二时钟信号具有与所述 栅极导通电压基本上相同的脉宽，并且，所述第二时钟信号相对于所述第一 时钟信号具有约180度的相位差。
9. 如权利要求7所述的显示装置，其中，所述第一时钟信号和所述第二 时钟信号各自具有基本上等于所述栅极导通电压的高电平电压和基本上等于 所述栅极关断电压的低电平电压。
10. 如权利要求7所述的显示装置，其中，所述普通栅极信号与下一个 伪栅极信号或下一个伪栅极信号的栅极导通电压的施加时间之间的差约为两 个水平周期(2H)。
11. 如权利要求7所述的显示装置，其中，所述输入单元包括第一开关 元件，具有各自连接到所述普通栅极信号的输入端和控制端，以及适配为提 供所述输出电压的输出端。
12. 如权利要求11所述的显示装置，其中，所述输出单元包括 第二开关元件，包括连接到所述第一时钟信号的输入端、连接到所述输出电压的控制端以及适配为提供所述伪栅极信号的输出端；以及 第 一 电容器，连接到所述第二开关元件的控制端和输出端。
13. 如权利要求11所述的显示装置，其中，所述稳定单元包括 第三开关元件，包括连接到所述第二开关元件的输出端的输入端、连接到所述第二时钟信号的控制端、以及连接到所述栅极关断电压的输出端；第四开关元件，包括连接到所述第二开关元件的输出端的输入端和连接到所述片册^l关断电压的输出端；第二电容器，连接到所述第一时钟信号和所述第四开关元件的控制端；以及第五开关元件，包括连接到所述第四开关元件的控制端的输入端、连接 到所述输出电压的控制端和连接到所述栅极关断电压的输出端。
14. 如权利要求11所述的显示装置，其中，所述复位单元包括 第六开关元件，包括连接到所述输出电压的输入端、连接到所述第四开关元件的控制端的控制端、以及连接到所述栅极关断电压的输出端；第七开关元件，包括连接到所述输出电压的输入端、连接到下一个伪栅极信号的控制端、以及连接到所述栅极关断电压的输出端；以及第八开关元件，包括连接到所述输出电压的输入端、连接到前一个伪栅极信号的控制端、以及连接到所述栅极关断电压的输出端。
15. 如权利要求1所述的显示装置，其中，所述显示装置被配置为在多 个帧中显示图像，其中，每个存储信号生成电路都适配为每帧反转其生成的 存储信号的电压电平。
16. —种方法，用于对具有多个以包括多行的矩阵排列的像素的显示装 置进行驱动，其中，每个像素包括开关元件，连接到多条栅极线中的一条 和多条数据线中的一条；液晶电容器，连接到所述开关元件和公共电压；以 及存储电容器，连接到所述开关元件和多条存储电极线中的一条，所述方法 包括如下步骤将第 一组数据电压施加于所述数据线； 生成第一个普通栅极信号；将所述第 一个普通栅极信号施加于与第 一行像素连接的第 一条栅极线； 用所述第 一组数据电压对第 一行像素的所述液晶电容器和存储电容器进 4亍充电；根据所述第一个普通栅极信号生成第一个伪栅极信号； 根据所述第 一个伪栅极信号生成第 一个存储信号； 将所述第 一个存储信号施加于与所述第 一行像素连接的第 一条存储电极 线，以便维持第一行像素的存储电容器上的第一个存储信号的电压；并且 对于第二组数据电压、第二个普通栅极信号、第二个伪栅极信号、与第二行像素连接的第二条栅极线、第二条存储电极线以及第二个存储信号重复 上述操作。
17. 如权利要求16所述的方法，其中，所述生成所述第一个伪栅极信号 的步骤包括使所述第一个普通栅极信号延迟预定时间，并且，其中所述生成 所述第二个伪栅极信号的步骤包括使所述第二个普通栅极信号延迟预定时 间。
18. 如权利要求n所述的方法，其中，所述预定时间约为两个水平周期卿。
19. 如权利要求16所述的方法，还包括如下步骤如果所述数据电压具 有正极性，则使所述第一和第二存储信号的电压从低电平变为高电平，并且， 如果所述数据电压具有负极性，则使所述第一和第二存储信号的电压从高电 平变为低电平。
20. —种显示装置，包括多条栅极线，适配为传送具有栅极导通电压和栅极关断电压的多个普通 栅极信号；多条数据线，与所述栅极线交叉，并且适配为传送多个数据电压； 多条存储电极线，基本上与所述栅极线平行，并且适配为传送多个存储 信号；多个4象素，以具有多行的矩阵排列，其中，每个像素包括连接到所述栅 极线中的一条和所述数据线中的一条的开关元件、连接到所述开关元件和公 共电压的液晶电容器、以及连接到所述开关元件和所述存储电极线中的一条 的存储电容器；装置，用于根据所述普通栅极信号，生成多个伪栅极信号； 装置，用于根据所述伪栅极信号，生成所述存储信号；以及 装置，用于在相关t4:行的所述液晶电容器和存储电容器已经被所述数 据电压充电之后，将相关的存储信号施加于所述存储电极线中相关的 一条。
全文摘要
在一个实施例中，显示装置包括用于传送普通栅极信号的多条栅极线；与栅极线交叉，用于传送数据电压的多条数据线；以及平行于栅极线延伸，用于传送存储信号的多条存储电极线。该显示装置还可以包括以矩阵排列的多个像素，每个像素具有连接到栅极线和数据线的开关元件、连接到开关元件和公共电压的液晶电容器、以及连接到开关元件和存储电极线的存储电容器。该显示装置还可以包括用于根据普通栅极信号生成伪栅极信号的多个伪栅极驱动电路；以及，用于根据伪栅极信号生成存储信号的多个存储信号生成电路。
文档编号G09G3/20GK101118357SQ20071013823
公开日2008年2月6日 申请日期2007年7月31日 优先权日2006年8月1日
发明者珍 全, 崔晋荣 申请人:三星电子株式会社