专利名称：像素电路的制作方法
技术领域：
本发明涉及一种像素电路，且特别是有关于一种主动矩阵式有机发光二极管(Activated-Matrix Organic Light Emitting Display, AMOLED)电压补偿像素电路。
背景技术：
图1A是绘示已知有机发光二极管像素电路示意图，其是一电压补偿像 素电路。请参照图1A,该像素电路有一发光二极管110、 一驱动晶体管120、 一电容器130、 一第一晶体管141以及一第二晶体管142。驱动晶体管120 的第一源极/漏极121耦合发光二极管110的一端111,以及其第二源极/漏极 122耦合电源端170(Vs。uRCE)。电容器130耦合在驱动晶体管120的栅极123 与发光二极管l]O的一端lll之间。当一扫描信号(SCAN)为有效时，第一驱 动晶体管141耦合连接栅极123与驱动晶体管120的第二源极/漏极122，且 第二晶体管142耦合驱动晶体管120的第一源极/漏极121与数据线150。图1B是依照图1A的实施例所绘示的信号波形图。在数据写入阶段， 扫描信号开启第一晶体管141和第二晶体管142。电源端170的电压量由高 电压(VJ变化到低电压(GND)。电源端170的电压在数据写入阶段和显示阶段分别是GND和VCC。像素电路在数据写入前需要一个重置信号(Vreset)。传统像素电路的缺点在于需要复杂的设计以变化电压，且需要一个重置信号。发明内容依据本发明的一实施例，像素电路具有一发光二极管、 一驱动晶体管、 一电容器和一开关组件单元。驱动晶体管具有第一源极/漏极耦合发光二极管 的一端。电容器耦合在驱动晶体管的栅极与发光二极管的另一端之间。当一 扫描信号为有效时，开关组件单元耦合连接驱动晶体管的栅极与第二源极/ 漏极，以及耦合驱动晶体管的第二源极/漏极至数据线。依据本发明的另一种实施方式，像素电路有一发光二极管、 一驱动晶体 管、 一电容器和一开关组件单元。驱动晶体管具有第一源极/漏极耦合发光二 极管的一端。电容器耦合在驱动晶体管的栅极与第二源极/漏极之间。当一扫 描信号为有效时，开关组件单元耦合连接驱动晶体管的栅极与第 一 源极/漏 极，以及耦合驱动晶体管的第二源极/漏极至数据线。
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的详细"i兌明如下图1A是绘示一已知的有机发光二极管像素电路图。图1B是绘示依照本发明图1A所示实施例的信号波形图。图2A是绘示依照本发明一优选实施例的一有机发光二极管像素电路图。图2B是绘示依照本发明图2A所示实施例的信号波形图。图2C是绘示依照本发明另一优选实施例的一有机发光二极管像素电路图。主要元件符号说明110:发光二极管111:发光二极管]10的一端120:驱动晶体管121:第一源极/漏极122:第二源极/漏极123:栅极130:电容器141:第一晶体管142:第二晶体管150:数据线170:电源端210:发光二极管211:发光二极管210的一端220:驱动晶体管221:第一源极/漏极222:第二源极/漏极223:栅极230:电容器241:第一开关242:第二开关250:数据线260:笫三开关270:电源端具体实施方式
请参照图2A,其绘示依照本发明一实施例的一有机发光二极管像素电路示意图。像素电路为一具有N型MOS晶体管电压补偿像素电路。该像素 电路具有发光二极管210、驱动晶体管220、电容器230以及一开关组件单 元。驱动晶体管220具有第一源极/漏极221耦合发光二极管210的一端21。 电容器230耦合在驱动晶体管220的栅极223与发光二极管2]0的一端21] 之间。当一扫描信号(SCAN)为有效时，开关组件单元耦合连接驱动晶体管 220的栅极223与第二源极/漏极222，且耦合驱动晶体管220的第二源极/ 漏极222至一数据线250。因此，当扫描信号为有效时，数据线250上的数 据信号(ID ATA)会传送到像素电路。开关组件单元有一第一开关241和一第二开关242。第一开关241连接 在驱动晶体管220的第二源极/漏极222和栅极223之间。第二开关242连接 在驱动晶体管220的第二源极/漏极222和数据线250之间。此外，像素电路 有一由信号(SWN)控制的第三开关260对驱动晶体管220的第二源极/漏极 222与电源端270间做耦合或去耦合。第三开关260可被设置于像素电路之 夕卜，像是设置于面板的边缘或栅极驱动器，以减少像素电路内的晶体管数量。图2B是绘示依照本发明图2A所示实施例的信号波形图。在数据信号 写入阶段，扫描信号(SCAN)关闭第一开关241和第二开关242,而在显示阶 段，扫描信号开启第一开关241和第二开关242。控制第三开关的SWN信号，它的作用和扫描信号(SCAN)相反。在数据 信号写入阶段，当SWN信号为无效时(如当扫描信号为有效时)，第三开关 260对驱动晶体管220的第二源极/漏极222与电源端270做去耦合。在显示 阶段，当SWN信号为有效时(如当扫描信号为无效时)，第三开关260对驱 动晶体管220的第二源极/漏极222与电源端270做耦合。当第三开关260关闭时(如在数据信号写入阶段)，驱动晶体管220的第 二源极Z漏极222浮置。因此，在数据信号写入阶段，较容易将数据信号写入 像素电路的电容器230中。与已知的像素电路比较，在数据写入之前，此像 素电路不需要另外的重置信号。此外，电源端270可以只供给固定电压而非 像传统像素电路需要的变化电压。第一开关241、第二开关242和驱动晶体管220使用N型MOS晶体管。 如果第一开关241、第二开关242和驱动晶体管220要使用P型MOS晶体 管，则必须反相上述控制信号。此外，如果第三开关260使用与第一开关241和第二开关242不同型式 的MOS，扫描信号(SCAN)可以控制第三开关260。举例来说，如果第一开 关241和第二开关242使用N型MOS晶体管，而第三开关260使用P型 MOS晶体管，同一扫描信号(SCAN)可以控制第一开关、第二开关和第三开 关，因此控制信号的数量减少了。图2C是绘示依照本发明另一优选实施例的一种有机发光二极管像素电 路示意图。此像素电路是一使用P型MOS晶体管的电压补偿像素电路。此 像素电路具有发光二极管310、驱动晶体管320、电容器330以及一开关组 件单元。驱动晶体管320的第一源极/漏极321耦合发光二极管310的一端 311。电容器330耦合在驱动晶体管320的栅极323与第二源极/漏极322之 间。当一扫描信号为有效时，开关组件单元耦合驱动晶体管320的栅极323 与第一源极/漏极321,并且耦合驱动晶体管320的第二源极/漏极322与数 据线350。因此，当扫描信号为有效时，从数据线350传来的数据信号(IDATA) 会传送到像素电路。开关组件单元具有第一开关341和第二开关342。第一开关341连接在 驱动晶体管320的第一源极/漏极321与栅极323之间。第二开关342连接在 驱动晶体管320的第二源极/漏极322与数据线350之间。此外，此像素电路 有由信号(SWP)控制的第三开关360对驱动晶体管320的第二源极/漏极322 与电源端370间做耦合或去耦合。从上所述，本发明的实施例不但具有电压补偿功能，而且使用三个驱动 晶体管，因此可达成高开口率的要求。再者，在写入数据前不使用额外重置 信号的情况下，这些实施例仍可操作。虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明，本 领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰， 因此本发明的保护范围当视所附的权利要求书所界定者为准。
权利要求
1.一种像素电路，该像素电路包含一发光二极管；一驱动晶体管，具有一第一源极/漏极耦合该发光二极管的一端；一电容器，耦合在该驱动晶体管的一栅极与该发光二极管的另一端之间；以及一开关组件单元，其中当一扫描信号为有效时，该开关组件单元耦合该驱动晶体管的该栅极与该第二源极/漏极，以及耦合该驱动晶体管的该第二源极/漏极与一数据线。
2. 如权利要求1所述的像素电路，其中该开关组件单元包含一第一开关 连接在该驱动晶体管的该第二源极/漏极与该栅极之间。
3. 如权利要求2所述的像素电路，其中该第一开关是一N型MOS晶体官。
4. 如权利要求1所述的像素电路，其中该开关组件单元包含一第二开关 连接在该驱动晶体管的该第二源极/漏极与该数据线之间。
5. 如权利要求4所述的像素电路，其中该第二开关是一N型MOS晶体官。
6. 如权利要求1所述的像素电路，其中当该扫描信号为有效时，该像素 电路从该数据线接收一数据信号。
7. 如权利要求1所述的像素电路，此外该像素电路包含一第三开关，当 该扫描信号为有效时，该第三开关对该驱动晶体管的该第二源极/漏极与一电 源端做去耦合，且当该扫描信号为无效时，该第三开关对该驱动晶体管的第 二源极/漏极与该电源端做去耦合。
8. 如权利要求7所述的像素电路，其中当该扫描信号为有效时，该第三 开关关闭，且当该扫描信号为无效时，该第三开关开启。
9. 一种像素电路，该像素电路包含 一发光二极管；一驱动晶体管，具有一第一源极/漏极耦合该发光二极管的一端； 一电容器，耦合在该驱动晶体管的一栅极与一第二源极/漏极之间；以及 一开关组件单元，其中当一扫描信号为有效时，该开关组件单元耦合该驱动晶体管的该栅极与该第 一源极/漏极，以及耦合该驱动晶体管的该第二源 极/漏极与一数据线。
10.如权利要求9所述的像素电路，其中该开关组件单元包含一第一开关 连接在该驱动晶体管的该第一源极/漏极和该栅极。
11. 如权利要求10所述的像素电路，其中该第一开关是一 P型MOS晶体管。
12. 如权利要求9所述的像素电路，其中该开关组件单元包含一第二开关 连接在该驱动晶体管的该第二源极/漏极和该数据线之间。
13. 如权利要求12所述的像素电路，其中该第二开关是一 P型MOS晶体管。
14.如权利要求9所述的像素电路，其中当该扫描信号为有效时，该像素 电路从该数据线接收一数据信号。
15. 如权利要求9所述的像素电路，此外该像素电路包含一第三开关，当 该扫描信号为有效时，该第三开关对该驱动晶体管的该第二源极/漏极与一电 源端做去耦合，且当该扫描信号为无效时，该第三开关对该驱动晶体管的该 第二源极/漏极与该电源端做去耦合。
16. 如权利要求15所述的像素电路，其中当该扫描信号为有效时，该第 三开关关闭，且当该扫描信号为无效时，该第三开关开启。
全文摘要
本发明是一种像素电路，包括一发光二极管、一驱动晶体管、一电容器与一开关组件单元。驱动晶体管的第一源极/漏极耦合发光二极管的一端。电容器耦合在驱动晶体管的栅极与发光二极管的另一端之间。当该扫描信号为有效时，开关组件单元耦合连接驱动晶体管的栅极与第二源极/漏极，以及耦合连接驱动晶体管的第二源极/漏极与数据线。
文档编号G09G3/32GK101276545SQ200810083140
公开日2008年10月1日 申请日期2008年3月7日 优先权日2007年3月28日
发明者邱郁文 申请人:奇景光电股份有限公司