专利名称：像素电路的制作方法
技术领域：
本发明涉及一种像素电路，且特别涉及一种主动矩阵式有机发光二极管(Activated-Matrix Organic Light Emitting Display, AMOLED)补偿像素电路。
技术背景图l是绘示一种已知的发光二极管像素电路，其是一电压类型像素电路。 此像素电路中包含发光二极管(OLED)llO、驱动晶体管130、电容150、第一 开关125、第二开关145、第三开关160、以及第四开关170。驱动晶体管130 的漏极136经由第一开关125耦合至发光二极管110的第二端118。第二开 关145耦合于驱动晶体管130的源极132与电源端140之间。电容150耦合 于驱动晶体管130的栅极134与接地端120之间。由第一扫描信号SCAN1 所控制的第三开关160耦合于驱动晶体管130的源极132与栅极134之间。 亦由第一扫描信号SCAN1所控制的第四开关170耦合于发光二极管110的 第二端118与数据线180之间。第一开关125与第二开关145由第二扫描信号SCAN2所控制。第二开 关145对驱动晶体管130的源极132与电源端140间^敗耦合或去耦合。第一 开关125、第二开关145、第三开关160、以及第四开关170是晶体管。此像素电路依序在重置阶段、编程阶段、以及显示阶段运作。在重置阶 段时，四个开关皆为导通的；在编程阶段时，第一开关125是关闭的，第二 开关145是关闭的，第三开关160是导通的，第四开关170是导通的；在显 示阶段时，第一开关125是导通的，第二开关145是导通的，第三开关160 是关闭的，第四开关170是关闭的。在重置阶段及编程阶段时，第一扫描信 号SCAN1为有效的，以导通第三开关160及第四开关170;而在显示阶段 时，第一扫描信号SCAN1为无效的，以关闭第三开关160及第四开关170。 所以，在编程阶段时，数据线180上的数据信号(VDATA)会传送至像素电路。此传统像素电路的缺点包括以下几点具有五个晶体管及一个电容，因 此开口率小。在重置阶段时，会有电流从电源端140流向数据线180然后至接地端120。此外，因为电流路径包括第二开关145、驱动晶体管130、以及 第一开关125,此像素电路具有耗电量大的缺点。发明内容依据本发明的一种实施例，像素电路具有发光二极管、驱动晶体管、电 容、第一开关、第二开关、第三开关、以及第四开关。像素电路依序在重置 阶段、编程阶段、以及显示阶段运作。第一开关耦合于发光二极管的第一端 与接地端之间。驱动晶体管具有一漏极耦合至发光二极管的第二端。第二开 关耦合于驱动晶体管的源极与电源端之间。电容耦合于驱动晶体管的栅极与 接地端之间。第三开关由第一扫描信号所控制，而且耦合于驱动晶体管的源 极与栅极之间。第四开关耦合于发光二极管的第二端与数据线之间。在重置 阶段时，第一开关是关闭的，第二开关是导通的，第三开关是导通的；在编 程阶段时，第一开关是关闭的，第二开关是关闭的，第三开关是导通的；在 显示阶段时，第一开关是导通的，第二开关是导通的，第三开关是关闭的。依据本发明的另一种实施例，像素电路具有发光二极管、驱动晶体管、 电容、第三开关、以及第四开关。像素电路依序在重置阶段、编程阶段、以 及显示阶段运作。发光二极管经由第一开关耦合至接地端，其中第一开关在 重置阶段及编程阶段是关闭的，而在显示阶段是导通的。驱动晶体管具有源 极与漏极分别经由第二开关耦合至电源端与发光二极管之正极，其中第二开 关在编程阶段是关闭的，而在重置阶段及显示阶段是导通的。电容耦合于驱 动晶体管的栅极与参考电压端之间。当第一扫描信号为有效时，第三开关将 驱动晶体管的源极耦合至驱动晶体管的栅极，其中第一扫描信号在重置阶段 及编程阶段为有效的，而在显示阶段为无效的。
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所 附附图的详细说明如下图l是绘示一种已知的发光二极管像素电路。图2A是绘示依照本发明一实施例的一种发光二极管像素电路。图2B是绘示依照本发明图2A所示实施例的信号波形图。图2C是绘示依照本发明另 一实施例的一种发光二极管像素电路。图2D是绘示依照本发明图2C所示实施例的信号波形图。 图3A是绘示依照本发明另 一 实施例的 一种发光二极管像素电路。 图3B是绘示依照本发明图3A所示实施例的信号波形图。主要元件符号说明
110:发光二极管114:第一端
118:第二端120:接地端
125:第一开关130:驱动晶体管
132:源极134:栅极
136:漏极140:电源端
145 第二开关150:电容
151第一端152:第二端
160第三开关170:第四开关
180数据线214:第一端
210发光二极管220:接地端
218第二端230:驱动晶体管
225第一开关234:栅极
232源极240:电源端
236漏极250:电容
245第二开关270:第四开关
260第三开关314:第一端
280数据线320:接地端
310发光二极管330:驱动晶体管
318第二端334:栅极
325'第一开关340:电源端
332'源极350:电容
336.漏极370:第四开关
345:第二开关390:参考电压端
360:第三开关
380:数据线
具体实施方式
请参照第图2A，其绘示依照本发明一优选实施例的一种发光二极管像 素电路，其是一电压类型像素电路。此像素电路具有发光二极管210、驱动 晶体管230、电容250、第一开关225、第二开关245、第三开关260、以及 第四开关270。第一开关225耦合于发光二极管210的第一端214与接地端 220之间。驱动晶体管230的漏极236耦合至发光二极管210的第二端218。 第二开关245耦合于驱动晶体管230的源极232与电源端240之间。电容250 耦合于驱动晶体管230的栅极234与接地端220之间。第三开关260由第一 扫描信号SCAN所控制，而且耦合于驱动晶体管230的源极232与栅极234 之间。第四开关270,亦由第一扫描信号SCAN所控制，耦合于发光二极管 210的第二端218与数据线280之间。
一栅极驱动器提供电压给电源端240及接地端220。第一开关225及第 二开关245可以配置于栅极驱动器内，也就是在像素电路外，以减少像素电 路的晶体管数目。
第一开关225，由信号SW2所控制，对发光二极管210的第一端214 与接地端220之间做耦合或去耦合。第二开关245,由信号SW1所控制，对 驱动晶体管230的源极232与电源端240之间做耦合或去耦合。第一开关 225、第二开关245、第三开关260、以及第四开关270皆为晶体管。
请参照图2B,其绘示依照本发明图2A所示实施例的信号波形图。像素 电路依序在重置阶段、编程阶段、以及显示阶段运作。在重置阶段时，第一 开关225是关闭的，第二开关245是导通的，第三开关260是导通的；在编 程阶段时，第一开关225是关闭的，第二开关245是关闭的，第三开关260 是导通的；在显示阶段时，第一开关225是导通的，第二开关245是导通的， 第三开关260是关闭的。在重置阶段及编程阶段时，第一扫描信号SCAN为 有效的，以导通第三开关260及第四开关270,而在显示阶段时，第一扫描 信号SCAN为无效的，以关闭第三开关260及第四开关270。其中，在编程 阶段时，第一扫描信号SCAN为有效的，以导通第三开关260及第四开关 270，此时数据线280上的数据信号VDATA会传送至像素电路。
由上所述可以得到以下结论像素电路内的晶体管数目减少，因而提高 了像素电路的开口率。此像素电路只使用到一个控制信号SCAN。第一开关 225及第二开关245可以用大尺寸实施以降低电源消耗。然而，在显示阶段 时有电压降的问题存在，因此较适合实施于中小型的像素电路。请参照图2C，其绘示依照本发明另一实施例的一种发光二极管像素电 路，其是一电压类型补偿像素电路。此像素电路具有发光二极管210、驱动 晶体管230、电容250、第一开关225、第二开关245、第三开关260、以及 第四开关270。第一开关225耦合于发光二极管210的第一端214与接地端 220之间。驱动晶体管230的漏极236耦合至发光二极管210的第二端218。 第二开关245耦合于驱动晶体管230的源极232与电源端240之间。电容250 耦合于驱动晶体管230的栅极234与接地端220之间。第三开关260由第一 扫描信号SCAN1所控制，而且耦合于驱动晶体管230的源极232与栅极234 之间。第四开关270,由第二扫描信号SCAN2所控制，耦合于发光二极管 210的第二端218与数据线280之间。
一栅极驱动器提供电压给电源端240及接地端220。第一开关225及第 二开关245可以配置于栅极驱动器内，也就是在像素电路外，以减少像素电 路的晶体管数目。
第一开关225,由信号SW2所控制，对发光二极管210的第一端214 与接地端220之间做耦合或去耦合。第二开关245，由信号SW1所控制，对 驱动晶体管230的源极232与电源端240之间做耦合或去耦合。第一开关 225、第二开关245、第三开关260、以及第四开关270皆为晶体管。
请参照图2D,其绘示依照本发明图2C所示实施例的信号波形图。像素 电路依序在重置阶段、编程阶段、以及显示阶段运作。在重置阶段时，第一 开关225是关闭的，第二开关245是导通的，第三开关260是导通的，第四 开关270是关闭的；在编程阶段时，第一开关225是关闭的，第二开关245 是关闭的，第三开关260是导通的，第四开关270是导通的；在显示阶段时， 第一开关225是导通的，第二开关245是导通的，第三开关260是关闭的， 第四开关270是关闭的。在重置阶^R及编程阶段时，第一扫描信号SCAN1 为有效的，以导通第三开关260,而在显示阶段时，第一扫描信号SCAN1 为无效的，以关闭第三开关260。在编程阶段时，第二扫描信号SCAN2为 有效的，以导通第四开关270,而在重置阶段及显示P介段时，第二扫描信号 SCAN2为无效的，以关闭第四开关270。因此，在编程阶段时，第一扫描信 号SCAN1及第二扫描信号SCAN2皆为有效的，以导通第三开关260及第 四开关270,此时数据线280上的数据信号VDATA会传送至像素电路。
由上所述可以得到以下结论像素电路内的晶体管数目减少，因而提高了像素电路的开口率。第一开关225及第二开关245可以用大尺寸实施以降 低电源消耗。然而，在显示阶段时有电压降的问题存在，因此较适合实施于 中小型的像素电路。
图2A与图2C中所示实施例的不同点为在图2C中第四开关270由第二 扫描信号SCAN2所控制，在重置阶段时，第二扫描信号SCAN2为无效的， 以关闭第四开关270,此时发光二极管210的第二端218为浮接的，避免在 重置阶段时像素电路内有电流存在。
请参照图3A,其绘示依照本发明另一实施例的一种发光二极管像素电 路，其是一电压类型补偿像素电路。此像素电路具有发光二极管310、驱动 晶体管330、电容350、第三开关360、以及第四开关370。发光二极管310 经由第一开关325耦合至接地端320。驱动晶体管330的漏极336耦合至发 光二极管310的正极318。驱动晶体管330的源极332经由第二开关345耦 合至电源端340。电容350耦合于驱动晶体管330的栅极334与参考电压端 3卯之间。当第一扫描信号SCAN1为有效时，第三开关360将驱动晶体管 330的源极332耦合至驱动晶体管330的栅极334。第四开关370，由第二扫 描信号SCAN2所控制，耦合于发光二极管310的第二端318与数据线380 之间。
一栅极驱动器提供电压给电源端340及接地端320。第一开关325及第 二开关345可以配置于栅极驱动器内，也就是在像素电路外，以减少像素电 路的晶体管数目。
第一开关325,由信号SW2所控制，对发光二极管310的第一端314 与接地端320之间做耦合或去耦合。第二开关345,由信号SW1所控制，对 驱动晶体管330的源极332与电源端340之间做耦合或去耦合。第一开关 325、第二开关345、第三开关360、以及第四开关370皆为晶体管。参考电 压端390可以调整写入电容350的数据信号的电压范围。
请参照图3B，其绘示依照本发明图3A所示实施例的信号波形图。像素 电路依序在重置阶段、编程阶段、以及显示阶段运作。在重置阶段时，第一 开关325是关闭的，第二开关345是导通的，第三开关360是导通的，第四 开关370是关闭的；在编程阶段时，第一开关325是关闭的，第二开关345 是关闭的，第三开关360是导通的，第四开关370是导通的；在显示阶段时， 第一开关325是导通的，第二开关345是导通的，第三开关360是关闭的，第四开关370是关闭的。在重置阶段及编程阶段时，第一扫描信号SCAN1 为有效的，以导通第三开关360,而在显示阶段时，第一扫描信号SCAN1 为无效的，以关闭第三开关360。在编程阶段时，第二扫描信号SCAN2为 有效的，以导通第四开关370,而在重置阶段及显示阶段时，第二扫描信号 SCAN2为无效的，以关闭第四开关370。
由上所述可以得到以下结论像素电路内的晶体管数目减少，因而提高 了像素电路的开口率。第一开关325及第二开关345可以用大尺寸实施以降 低电源消耗。在重置阶段时，第二扫描信号SCAN2为无效的，以关闭第四 开关370，此时发光二极管310的第二端318为浮接的，避免在重置阶段时 像素电路内有电流存在。再者，在重置阶段时，在电容350与发光二极管310 的第一端314之间产生短路，可以改善电压降的问题。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，本领 域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰， 因此本发明的保护范围当视所附的权利要求书所界定者为准。
权利要求
1.一种像素电路，依序在一重置阶段、一编程阶段、以及一显示阶段运作，该像素电路包含一发光二极管；一第一开关，耦合于该发光二极管之一第一端与一接地端之间；一驱动晶体管，具有一漏极，耦合至该发光二极管之一第二端；一第二开关，耦合于该驱动晶体管之一源极与一电源端之间；一电容，耦合于该驱动晶体管的一栅极与该接地端之间；以及一第三开关，由一第一扫描信号控制而且耦合于该驱动晶体管的该源极与该栅极之间；其中在该重置阶段时，该第一开关是关闭的，该第二开关是导通的，该第三开关是导通的，在该编程阶段时，该第一开关是关闭的，该第二开关是关闭的，该第三开关是导通的，在该显示阶段时，该一第开关是导通的，该第二开关是导通的，该第三开关是关闭的。
2. 如权利要求1所述的像素电路，还包含一第四开关，耦合于该发光二 极管的该第二端与 一数据线之间。
3. 如权利要求2所述的像素电路，其中该第四开关由该第一扫描信号所 控制。
4. 如权利要求2所述的像素电路，其中该第四开关为一晶体管。
5. 如权利要求1所述的像素电路，其中该电源端及该接地端的电压由一 栅极驱动器所提供。
6. 如权利要求5所述的像素电路，其中该第一开关被配置在该栅极驱动 器内。
7. 如权利要求5所述的像素电路，其中该第二开关被配置在该栅极驱动 器内。
8. 如权利要求1所述的像素电路，其中该第一开关、该第二开关、以及 该第三开关为晶体管。
9. 如权利要求2所述的像素电路，其中该第四开关由一第二扫描信号所 控制。
10. 如权利要求9所述的像素电路，其中在该编程阶段时，该第二扫描信号为有效的，在该重置阶段及该显示阶段时，该第二扫描信号为无效的。
11. 一种像素电路，依序在一重置阶段、 一编程阶段、以及一显示阶段运作，该像素电路包含一发光二极管，经由一第一开关耦合至一接地端，其中该第一开关在该 重置阶段及该编程阶段是关闭的，而在该显示阶段是导通的；一驱动晶体管，具有源极/漏极分别经由 一第二开关耦合至一 电源端与该 发光二极管的一正极，其中该第二开关在该编程阶段是关闭的，而在该重置 阶段及该显示阶段是导通的；一电容，耦合于该驱动晶体管的一栅极与一参考电压端之间；以及一第三开关，当一第一扫描信号为有效时，将该驱动晶体管的该源极/ 漏极耦合至该驱动晶体管的该栅极，其中该第一扫描信号在该重置阶段及该 编程阶段为有效的，而在该显示阶段为无效的。
12. 如权利要求11所述的像素电路，还包含一第四开关，耦合于该发光 二极管的该第二端与 一数据线之间。
13. 如权利要求12所述的像素电路，其中该第四开关由该第一扫描信号 所控制。
14. 如权利要求12所述的像素电路，其中该第四开关为一晶体管。
15. 如权利要求11所述的像素电路，其中该电源端及该接地端的电压由 一栅极驱动器所提供。
16. 如权利要求15所述的像素电路，其中该第一开关被配置在该栅极驱 动器内。
17. 如权利要求15所述的像素电路，其中该第二开关^f皮配置在该栅极驱 动器内。
18. 如权利要求11所述的像素电路，其中该第一开关、该第二开关、以 及该第三开关为晶体管。
19. 如权利要求12所述的像素电路，其中该第四开关由一第二扫描信号 所控制。
20. 如权利要求19所述的像素电路，其中在该编程阶段时，该第二扫描 信号为有效的，在该重置阶段及该显示阶段时，该第二扫描信号为无效的。
21. 如权利要求11所述的像素电路，其中该参考电压端是用以调整写入 该电容的数据信号的电压范围。
全文摘要
本发明提供了一种像素电路。其包括发光二极管、驱动晶体管、电容、第一开关、第二开关、第三开关、以及第四开关。驱动晶体管具有一漏极耦合至发光二极管的第二端。电容耦合于驱动晶体管的栅极与接地端之间。第三开关耦合于驱动晶体管的源极与栅极之间。第四开关耦合于发光二极管的第二端与数据线之间。在重置阶段时，第一开关是关闭的，第二开关是导通的，第三开关是导通的；在编程阶段时，第一开关是关闭的，第二开关是关闭的，第三开关是导通的；在显示阶段时，第一开关是导通的，第二开关是导通的，第三开关是关闭的。
文档编号G09G3/32GK101409040SQ20081009232
公开日2009年4月15日 申请日期2008年4月22日 优先权日2007年10月12日
发明者王振宇, 邱郁文 申请人:奇景光电股份有限公司