专利名称：电容性负荷驱动电路和等离子体显示面板的制作方法
技术领域：
本发明涉及半导体集成电路，详细的说，涉及驱动等离子体显示等的 电容性负荷的多沟道半导体集成电路的驱动电路。
背景技术：
参照附图对等离子体显示面板(以下称为PDP)那样的驱动电极的电 容性负荷电路的实施方式进行说明。图9为一般的AC型PDP的结构图。该图所示的现有的PDP，具备.-面板1007;配置在面板1007上的数据电极1004;驱动数据电极1004的 数据驱动部1001;消去，维持电极1006;驱动消去，维持电极1006的消去-维 持驱动部1003;横穿面板1007的上方的扫描电极1005;驱动扫描电极1005 的扫描驱动部1002;和扫描驱动部1002。通过扫描数据信号1008和扫描 时钟信号1009和扫描消隐信号1010控制扫描驱动部1002。此外，图10是表示图9所示的现有的PDP中的扫描驱动部1002的结 构例的图。如该图所示，扫描驱动部1002由如下结构构成移位寄存器 部1011，通过扫描时钟信号1009使输入的扫描数据信号1008以时钟单位 延迟，输出与输入时的极性相反的极性；消隐部1012，输入移位寄存器部 1011的输出和扫描消隐信号1010，根据扫描消隐信号1010，不论向移位 寄存器部1011的输入，将所有的输出同时成为正极性；和高电压输出部 1013，输入消隐部1012的输出。此外，图11是表示移位寄存器部1011的具体例的图。如该图所示， 现有的移位寄存器部1011由串联连接的多个双稳态多谐振荡器(时钟同步延迟电路)1021-1、 1021-2、 1021-3、 1021-4......，和分别与各双稳态多谐振荡器的输入部连接的反转元件1022-1、 1022-2、 1022-3、 1022-4......构成。扫描时钟信号1009被输入到各时钟同步延迟电路1021-1、 1021-2、 1021-3、 1021-4......。根据该结构，能够得到与输入的扫描数据信号1008
相反极性的输出。接着，参照图12对扫描驱动部1002的动作进行说明。图12是表示 现有的扫描驱动部中的输入信号和输出信号的波形的图。扫描数据信号1008通过扫描时钟信号1009以时钟周期单位传递，按 照0UT1、 01^2......的顺序作为负极性的脉冲输出。在本例子中，扫描数据信号1008的高电平期间为时钟周期以内，通过扫描时钟信号1009， OUTl、 OUT2......分别依次输出1时钟期间的负极性脉冲。此外，从扫描时钟信号1009的上升到扫描驱动部1002的输出部输出负极性脉冲为止设 置延迟时间td，如果能够使该td比从负极性返回到正极性为止的输出上升 时间tr长，则在相邻的输出中不会重叠负极性。图13(a)是模式地表示现有的PDP中的面板上的电路动作的图，(b) 是表示施加到各扫描电极的负极性脉冲的波形的图。如图13(a) 、 (b)所示，负极性脉冲分别依次供给到扫描电极1005-1、 1005-2、 1005-3、 1005-4......，与此相对，当向数据电极1004施加正极性的脉冲时，在扫描电极和数据电极之间产生虚拟电容1203-1、 1203-2、1203- 3、 1203-4......，当向数据电极1004施加正极性脉冲时，在电极间的虚拟电容中蓄积电荷，例如数据电极1004与扫描电极1005-1、 1005-3交 叉的交叉点A、 B进行等离子体放电而发光。而且，如图14 (a) 、 (b) 所示，通过使消去'维持电压1006和扫描电极1005-1、 1005-2、 1005-3、 1005-4......同时动作，并进行交流控制，在消去，维持电压1006和扫描电极1005-1、 1005-2、 1005-3、 1005-4......之间产生虚拟电容1204-1、 1204-2、1204- 3、 1204-4......，使在交叉点A、 B产生的发光电位稳定，在蓄积电荷的状态下维持发光。通过该发光决定面板的颜色和亮度。由于PDP的高精细化和播放的数字化而使高清晰信号的传送变为可 能，由于扫描线数、像素数量的增大，如果扫描的时钟的频率不提高则不 能充分取得发光的维持期间，出现画面变暗的情况。为了解决该课题，在日本专利第3539291号公报中提出了如图15所 示的电路。图15是表示第二现有例涉及的PDP的概略结构的电路图。如图15所示，在第二现有例涉及的PDP中，设置有分别接受奇数行 控制用的消隐输入1114和偶数行控制用的消隐输入1115的奇数，偶数分割
扫描驱动部1102，剩余部分的结构与上述图9所示的现有的PDP相同。图16是表示第二现有例中的奇数《禹数分割扫描驱动部的具体结构的图。如该图所示，奇数，偶数分割扫描驱动部1102具有移位寄存器部1011，接受扫描数据信号1008和扫描时钟信号1009;奇数消隐部1112，输入奇 数行控制用的消隐输入1114和来自移位寄存器部1011的奇数行的信号； 偶数消隐部1113，输入偶数行控制用的消隐输入1115和来自移位寄存器 部1011的偶数行的信号；和高电压输出部1013，接受来自奇数消隐部1112 以及偶数消隐部1U3的输出。接着，对第二现有例涉及的PDP的动作进行说明。图17是表示图16所示的奇数'偶数分割扫描驱动部中的输入信号和输 出信号的波形的图。在图17所示的例子中，通过将2时钟份的数据输入 到奇数，偶数分割扫描驱动部1102，使奇数行控制用的消隐输入1114和偶 数行控制用的消隐输入1U5的相位变化并消隐(blanking)，能够在奇数 行、偶数行中分别得到1时钟以上的负极性脉冲宽度。根据这种方法，即 使在扫描时钟信号的频率增加的情况下也能够取得比较长的发光的维持 时间。专利文献1日本专利第3139098号公报专利文献2日本专利第3346735号公报但是，在第二现有例的结构中，不能同时进行奇数和偶数的控制，为 了任意地调整脉冲宽度，需要分别且相互进行奇数、偶数2系统的控制， 具有时钟频率变化时的调整等不容易这样的课题。发明内容本发明鉴于以上的课题，其目的在于提供一种能够对应时钟频率的上 升和变化，且能够分别调整向扫描电极施加的负极性脉冲的宽度的PDP。 为了解决上述课题，本发明的扫描用电容性负荷驱动电路，对多行配置在显示部的扫描电极进行驱动，其包括移位寄存器部，接受扫描数据信号和扫描时钟信号；多个脉冲宽度控制电路，分别接受上述移位寄存器 部的输出信号和负极性脉冲宽度控制信号，分别输出使用上述负极性脉冲 宽度控制信号控制了脉冲宽度的信号；消隐部，接受上述多个脉冲宽度控 制电路的输出信号和消隐信号；以及多个高电压输出部，对通过上述消隐 部输入的上述多个脉冲宽度控制电路的各输出信号进行放大，将控制了脉 冲宽度的负极性脉冲依次输出到对应行的上述扫描电极。根据该结构，使用作为单一的控制信号的负极性脉冲宽度控制信号能 够任意地调节施加到扫描电极的负极性脉冲的脉冲宽度。因此，与将扫描 电极的驱动部划分成偶数行和奇数行的情况相比能够容易地进行扫描用 时钟信号的频率变化时等的调整。此外，不用均等驱动奇数、偶数行的扫 描电极，也能按每一行任意地调整。进而，由于即使在扫描用时钟信号的 频率增大的情况下也能够将负极性脉冲的宽度设定为时钟周期以上的长 度，所以能够充分得到等离子体显示面板中的发光的维持时间。此外，上述高电压输出部，在上述负极性脉冲的上升时，在规定期间 基于上述负极性脉冲宽度控制信号改变增益，由此能够使负极性脉冲的上 升更陡峭，因此能够縮短负极性脉冲的上升所需要的时间。此外，本发明的等离子体显示面板，其包括显示部；多行配置在上 述显示部，至少施加负极性脉冲的扫描电极；多行配置在上述显示部的消 去-维持电极；与上述扫描电极以及上述消去'维持电极交叉的扫描数据电 极；驱动上述扫描电极的扫描用电容性负荷驱动电路，其中，上述扫描用 电容性负荷驱动电路具有移位寄存器部，接受扫描数据信号和扫描时钟 信号；多个脉冲宽度控制电路，分别接受上述移位寄存器部的输出信号和 负极性脉冲宽度控制信号，分别输出使用上述负极性脉冲宽度控制信号控 制了脉冲宽度的信号；消隐部，接受上述多个脉冲宽度控制电路的输出信 号和消隐信号；以及多个高电压输出部，对通过上述消隐部输入的上述多 个脉冲宽度控制电路的各输出信号进行放大，将控制了脉冲宽度的负极性 脉冲依次输出到对应行的上述扫描电极。根据该结构，使用负极性脉冲宽度控制信号能够调节施加到扫描电极 的负极性脉冲的宽度，因此即使在时钟频率上升的情况下，也能够确保充 分的发光时间。此外，能够容易地进行扫描用时钟信号的频率变化时等的 调整。仅在确认为是负极性脉冲时，能够与时钟不同步放大负极性脉冲的宽 度，能够以一个信号路径中容易地实现脉冲的微调整。此外，不用均等驱
动奇数、偶数行的扫描电极，也能按每一行任意地调整。由此，在PDP 成为高精细的情况下即使信号驱动频率增高也能够充分扩大负极性脉冲 宽度，并且使用单一的控制信号的1个脉冲宽度能够决定负极性脉冲宽度， 因此微妙的调整变得容易，能够吸收面板的偏差等，有助于PDP的成品率 和信赖性的提高。
图1是概略地表示本发明的第一实施方式涉及的PDP的结构的图。 图2是表示第一实施方式涉及的PDP中的扫描驱动部的结构例的框图。图3是表示第一实施方式涉及的扫描驱动部中的脉冲宽度控制电路的 结构例的框图。图4 (a)是表示图3所示的脉冲宽度控制电路的具体的结构例的图， (b)是锁存电路的真值表，(c)是NAND逻辑元件的真值表，(d)是 脉冲宽度控制块整体的真值表。图5是第一实施方式涉及的扫描驱动部中的输入信号和输出信号的波 形的时间图。图6是表示本发明的第二实施方式涉及的扫描驱动部(电容性负荷驱 动电路)的结构的框图。图7 (a)是表示第二实施方式涉及的扫描驱动部中的增益可变高电压 输出部的结构例的图，(b)是表示增益可变高电压输出部中的信号波形 的时间图。图8是表示第二实施方式涉及的扫描驱动部中的输入信号和输出信号 的波形的时间图。图9是一般的AC型PDP的结构图。图10是表示图9所示的现有的PDP中的扫描驱动部的结构例的图。 图11是表示在现有的PDP中，移位寄存器部的具体例的图。 图12是表示现有的扫描驱动部中的输入信号和输出信号的波形的时 间图。图13 (a)是模式地表示现有的PDP中的在面板上的发光放电时的电
路动作的图，(b)是表示向各扫描电极施加的负极性脉冲的波形的图。图14 (a)是模式地表示现有的PDP中的在面板上的发光维持时的电 路动作的图，(b)是表示向各扫描电极施加的负极性脉冲的波形的图。 图15是表示第二现有例涉及的PDP的概略结构的电路图。 图16是表示第二现有例中的奇数，偶数分割扫描驱动部的具体结构的图。图17是表示图16所示的奇数，偶数分割扫描驱动部中的输入信号和输 出信号的波形的时间图。 符号说明 1数据驱动部 3消去，维持驱动部 4数据电极 5扫描电极 6消去'维持电极 7面板8扫描数据信号 9扫描时钟信号10扫描消隐信号11移位寄存器部12消隐部(blanking unit)13高电压输出部50高电压输出块202、 350扫描驱动部210脉冲宽度控制块211脉冲宽度控制电路212负极性脉冲维持电路213负极性检测电路214锁存电路215NAND电路216、 307、 311反转元件220负极性脉冲宽度控制信号 300增益可变高电压输出块 301增益可变高电压输出部302 Pch开关元件 302、 314 Pch开关元件303 Nch开关元件 304、 313电平移动电路 305正极性电源306负极性电源 308输入信号 309输出信号 310延迟元件 312 OR逻辑元件0UT1、 OUT2、 OUT3、 OUT4 输出端子具体实施方式
下面，参照附图对本发明的实施方式进行说明。 (第一实施方式)图1是概略地表示本发明的第一实施方式涉及的PDP的结构的图。如该图所示，本实施方式的PDP具备面板(显示部)7;配置在面板上的 多个数据电极4;与数据电极4交叉的多个扫描电极5;与数据电极4交叉、并且按每个扫描电极5设置的消去'维持电极6;驱动扫描电极5的扫 描驱动部202;驱动数据电极4的数据驱动部1;驱动消去'维持电极6的 消去，维持驱动部3。向扫描电极5施加具有正负极性的脉冲。另外，面板 7、在面板上形成的扫描电极5、数据电极4、消去'维持电极6等的部件成 为从扫描驱动部202等的电路驱动部观察时的电容性负荷。扫描数据信号8、扫描时钟信号9、扫描消隐信号IO、与扫描时钟信 号9不同步的负极性脉冲宽度控制信号220输入到扫描驱动部202。本实 施方式的扫描驱动部(电容性负荷驱动电路)202，其特征在于，能够根 据负极性脉冲宽度控制信号220控制向扫描电极5施加的脉冲之中负极性
脉冲的宽度。图2是表示第一实施方式涉及的PDP中的扫描驱动部的结构例的框 图。如该图所示，能够控制负极性脉冲的扫描驱动部202包括接受扫描 数据信号8和扫描时钟信号9的移位寄存器部11;具有接受来自移位寄存 器部11的输出和负极性脉冲宽度控制信号220的多个脉冲宽度控制电路 211的脉冲宽度控制块210;接受来自各脉冲宽度控制电路211的输出和 扫描消隐信号的消隐部12;接受消隐部12的输出、以向各个扫描电极5 (参照图1)供给被放大的信号的高压输出部13构成的高电压输出块50。 脉冲宽度控制块210具有至少与扫描电极5相同数量的脉冲宽度控制电路 211。另外，消隐部12在消隐期间与输入无关，都进行不输出负极性脉冲 等的控制。图3是表示本实施方式涉及的扫描驱动部202中的脉冲宽度控制电路 211的结构例的框图。如该图所示，脉冲宽度控制电路211由负极性脉冲 维持电路212和负极性检测电路213构成，其中，负极性脉冲维持电路212 决定是维持现在的输出、还是输出与输入信号相同的信号，负极性检测电 路213接受负极性脉冲维持电路212的输出和负极性脉冲宽度控制信号 220、向负极性脉冲控制电路212输出控制信号(反馈)。图4 (a)是表示图3所示的脉冲宽度控制电路211的具体的结构例的 图。在该例子中，以锁存电路214构成负极性脉冲维持电路212，以NAND 逻辑元件215构成负极性检测电路213，该锁存电路214通过外部输入控 制是将输入作为输出还是维持现在的输出。将通过反转元件216使锁存电 路214的输出逻辑反转的信号和负极性脉冲宽度控制信号220作为NAND 逻辑元件215的输入，将NAND逻辑元件215的输出作为锁存电路214 的控制信号。图4 (b)是锁存电路214的真值表，(c)是NAND逻辑元件215的 真值表，(d)是脉冲宽度控制块210整体的真值表。如图4 (b)所示，锁存电路214，在控制信号(NAND逻辑元件215 的输出)为Lo (低)电平的情况下，无论输入如何变化都将输出信号保 持(hold)原样，在控制信号为Hi (高)电平的情况下，根据输入信号变 化输出。
此外，如图4(C)所示，在构成脉冲宽度控制块210的脉冲宽度控制电路211中，当负极性脉冲宽度控制信号220 (图中的Lo-EX)为Hi电平 时，如果锁存电路214输出Lo电平，则通过反转元件216反转，成为Hi 电平的信号被输入到NAND逻辑元件215中，NAND逻辑元件215输出 Lo电平。于是，锁存电路214无论输入信号如何变化都继续保持Lo电平 的输出。此外，在向锁存电路214的输入信号成为Hi电平之后，如果负 极性脉冲控制信号220 (Lo-EX)从Hi电平变化为Lo电平，则NAND逻 辑元件215输出Hi电平，从开关电力214输出Hi电平，即输出与输入相 同信号状态。图5是扫描驱动部202中的输入信号和输出信号的波形的图。如该图 所示，在扫描驱动部202中扫描数据信号8通过扫描时钟信号9以时钟周 期单位传递，输出端子OUTl、 OUT2、 OUT3、 OUT4......依次输出负极性的脉冲。此时，在输出负极性的信号，下一个扫描时钟信号的上升之前 输入Hi电平的负极性脉冲宽度控制信号220的情况下，仅该输出在整个 负极性脉冲宽度控制信号220的Hi电平期间维持负极性脉冲。在图5所 示的例子中，由于数据信号的Hi电平期间在时钟周期以内，所以通过扫 描时钟信号OUTl、 OUT2、 OUT3、 OUT4......依次输出分别错开一个时钟期间的负极性脉冲。由于仅在负极性脉冲宽度信号220为Hi电平的期 间，负极性脉冲的上升变得迟缓，所以根据本实施方式的扫描驱动部202， 能够得到具有1时钟周期以上的脉冲宽度的负极性脉冲。由此，例如能够 延长在通过与输出端子OUT2连接的扫描电极开始放电之前为止从输出端 子OUT1输出的负极性脉冲。根据本实施方式的扫描驱动部202，由于使用单一的控制信号、与扫 描时钟信号不同步的负极性脉冲宽度控制信号220能够任意地调节施加到 扫描电极的负极性脉冲宽度，所以与第二现有例等相比能够容易地进行时 钟频率变化时等的调整。此外，由于在时钟频率增大的情况下也能够将负 极性脉冲的宽度设定为时钟周期以上的长度，所以能够充分得到发光的维 持时间。此外，不均等地驱动奇数、偶数行的扫描电极，也能够按每一行任意 地调整。由此，在PDP成为高精细的情况下，即使时钟频率变高也能够得
到充分宽的负极性脉冲宽度，因此微妙的调整变得容易，也能够吸收面板 的偏差等，有助于PDP的成品率和信赖性的提高。另外，图2、图3、图4所示的电路结构只不过是一个例子，即使以能够实现与它同样的动作的电路构成扫描驱动部，也能够得到与本实施方 式的扫描驱动部同样的效果。(第二实施方式)图6是表示本发明的第二实施方式涉及的扫描驱动部(电容性负荷驱动电路)的结构的框图。如该图所示，本实施方式的扫描驱动部350，将图2所示的扫描驱动 部202的高电压输出部13替换成增益可变高电压输出部301，增益可变高 电压输出部301以外的结构与扫描驱动部202相同。增益可变高电压输出 块300由与扫描电极对应数量的增益可变高电压输出部301构成。各增益 可变高电压输出部301将消隐部12的输出作为输入，向对应的扫描电极 供给信号。接着，使用图7表示增益可变高电压输出部301的电路结构例和动作 波形。图7 (a)是表示增益可变高电压输出部301的结构例的图，(b) 是表示增益可变高电压输出部301的信号波形的图。如图7 (a)所示，增益可变高电压输出部301包括接受负极性脉冲 宽度控制信号220的延迟元件310;使延迟元件310的输出信号的逻辑反 转的反转元件311;将从消隐部12输出的信号作为输入信号308，使其逻 辑反转的反转元件307;在通过反转元件307接受输入信号308的同时通 过反转元件311接受来自延迟元件310的输出信号的OR逻辑元件312; 接受OR逻辑元件312的输出信号的电平移动电路313;通过反转元件307 接受输入信号308的电平移动电路304;将由反转元件307逻辑反转的输 入信号308输入到栅极，负极性电源306与源极连接的Nch开关元件(N 沟道型MOS晶体管)303;源极与正极性电源305连接，漏极与Nch开关 元件303连接，向栅极输入电平移动电路304的输出信号的Pch开关元件 (P沟道型MOS晶体管)302;和源极与正极性电源305连接，漏极与 Nch开关元件303连接，向栅极输入电平移动电路313的输出信号的Pch
开关元件(P沟道型MOS晶体管)314。从Pch开关元件302、 314的漏 极与Nch开关元件303的漏极之间的节点输出输出信号309。 Nch开关元 件303是用于降低输出信号309的开关，Pch开关元件302、 314是用于提 升输出信号309的开关。在以上结构的增益可变高电压输出部301中，负极性脉冲宽度控制信 号220，通过延迟元件310延迟一定时间之后，通过反转元件311反转， 与反转元件307的输出信号一起输入到OR逻辑元件312。下面使用图7 (b)以时间序列对在增益可变高电压输出部301的具体的动作波形进行 说明。首先，在期间t0，输入信号308为Lo电平，反转元件307的输出(图 中的307-out)为Hi电平，因此，Hi电平的信号进入到Pch开关元件302 和Nch开关元件303的栅极。由此，Pch开关元件302处于OFF状态，与 负极性电源306连接的Nch开关元件303处于ON状态。此外，由于负极 性脉冲宽度控制信号220仍然为Lo电平，所以反转元件311的输出(图 中的311-out)成为Hi电平。由于只要输入的一方或双方为Hi电平，OR 逻辑元件就输出Hi电平，所以向栅极输入Hi电平的Pch开关元件314处 于OFF状态。因此，输出信号309成为Lo电平。接着，在期间tl，输入信号308从Lo电平变化为Hi电平，反转元件 307的输出成为Lo电平，因此通过Lo电平的信号进入到Pch开关元件302 和Nch开关元件303的栅极，Pch开关元件302从OFF状态变化为ON状 态，Nch开关元件303从ON状态变化为OFF状态。由于从Pch开关元件 302涌出电流，所以输出信号309变为Hi电平的状态。可知由于在输出信 号309的传递路径中生成寄生电容，所以以与电流能力对应的倾斜度提升 输出信号309。另外，在期间tl， Pch开关元件314处于OFF状态。接着，在期间t2，输入信号308从Hi电平变化为Lo电平，反转元件 307的输出成为Hi电平，因此Hi电平的信号进入到Pch开关元件302和 Nch开关元件303的栅极。由此，Pch开关元件302从ON状态再次变化 为OFF状态，Nch幵关元件303从OFF状态再次变化为ON状态，因此 输出信号309变为Lo电平。接着，在期间t3，负极性脉冲宽度控制信号220从Lo电平变化为Hi 电平，由此反转元件311的输出在延迟了延迟元件310的量之后变为Lo 电平，输入到OR逻辑元件313。另一方面，由于作为另一侧的输入的反 转元件307的输出保持期间t2的状态不变、为Hi电平，所以OR逻辑元 件312的输出仍旧是Hi电平，仍旧向Pch开关元件314的栅极输入Hi电 平，Pch开关元件处于OFF状态。因此，输出信号309在期间t2在转变 为Lo电平后就不发生变化。接着，在期间t4，负极性脉冲宽度控制信号220从Hi电平变化为Lo 电平，并且输入信号308从Lo电平变化为Hi电平，反转元件307的输出 成为Lo电平，Lo电平进入到Pch开关元件302和Nch开关元件303的栅 极。由此，Pch开关元件302从OFF状态变化为ON状态，Nch开关元件 303从ON状态变化为OFF状态。于是，除了从Pch开关元件302涌出电 流之外，从负极性脉冲宽度控制信号220延迟延迟元件310的量，反转元 件311的输出从Lo电平切换成Hi电平，因此在由延迟元件310而引起的 延迟时间(期间t4)内，作为OR逻辑元件312的输入的反转元件311的 输出和反转元件307的输出均变为Lo电平。因此，OR逻辑元件312输出 Lo电平，通过电平移动电路313， Pch开关元件314的栅极从Hi电平变 化为Lo电平，Pch开关元件314处于ON状态。由此，在输出信号309 中，在期间t4，从Pch开关元件302、 314的双方供给电流，因此输出信 号309从Lo电平变化为Hi电平，此外，其倾斜度与期间tl的上升相比 变得陡峭。另外，由于在输出.信号309的路径中生成寄生电容等，所以以 与电流能力对应的倾斜度上升。图8是表示第二实施方式涉及的扫描驱动部中的输入信号和输出信号 的波形的图。与图5所示的第一实施方式的情况比较，在本实施方式的扫描驱动部 中，输出信号的相对于扫描时钟信号(Scan-CLK)、扫描数据信号 (Scan-DATA)和负极性脉冲宽度控制信号(Lo-EX)的下降时刻和上升 时刻等与第一实施方式的扫描驱动部相同。但是，在使用负极性脉冲宽度控制信号220，得到1时钟周期以上的脉冲宽度的情况下，通过使用负极 性脉冲宽度控制信号，能够将作为放大电路的增益可变高电压输出部301 的增益(或者是输出阻抗)仅在负极性脉冲的上升时的规定期间进行变更，
因此负极性脉冲的上升时的波形倾斜度与第一实施方式的扫描驱动部相 比能够更陡峭，能够缩短上升时间。因此，能够扩大被容许的脉冲宽度等， 能够更有效地使用脉冲宽度。另外，图6、图7所示的结构只不过是一个例子，只要是能够得到与 它同样的动作和效果，电路结构就不限定于这些例子。产业上的利用可能性本发明能够应用于驱动PDP等电容性负荷的多沟道半导体集成电路 的驱动电路。
权利要求
1. 一种扫描用电容性负荷驱动电路，对多行配置在显示部的扫描电极进行驱动，其包括移位寄存器部，接受扫描数据信号和扫描时钟信号；多个脉冲宽度控制电路，分别接受所述移位寄存器部的输出信号和负极性脉冲宽度控制信号，分别输出使用所述负极性脉冲宽度控制信号控制了脉冲宽度的信号；消隐部，接受所述多个脉冲宽度控制电路的输出信号和消隐信号；以及多个高电压输出部，对通过所述消隐部输入的所述多个脉冲宽度控制电路的各输出信号进行放大，将控制了脉冲宽度的负极性脉冲依次输出到对应行的所述扫描电极。
2. 如权利要求l所述的扫描用电容性负荷驱动电路，其特征在于-所述扫描数据信号与所述扫描时钟信号同步， 所述负极性脉冲宽度控制信号与所述扫描时钟信号不同步， 所述多个脉冲宽度控制电路分别具有通过所述移位寄存器部输入所述扫描数据信号的负极性脉冲维持电路；和接受所述负极性脉冲维持电路 的输出信号和所述负极性脉冲宽度控制信号的负极性检测电路。
3. 如权利要求2所述的扫描用电容性负荷驱动电路，其特征在于 所述负极性脉冲维持电路由锁存电路构成， 所述负极性检测电路由NAND逻辑元件构成。
4. 如权利要求l所述的扫描用电容性负荷驱动电路，其特征在于 施加到所述扫描电极的所述负极性脉冲的上升与所述负极性脉冲宽度控制信号的上升同步。
5. 如权利要求1 4中任一项所述的扫描用电容性负荷驱动电路，其 特征在于所述高电压输出部，在所述负极性脉冲的上升时，在规定期间基于所 述负极性脉冲宽度控制信号改变增益。
6. 如权利要求5所述的扫描用电容性负荷驱动电路，其特征在于 所述高电压输出部具有源极与正极性电源连接的第一 P沟道型开关元件；源极与正极性电源连接，并且与所述第一P沟道型开关元件并联连 接的第二P沟道型开关元件；和源极与负极性电源连接，并且漏极与所述 第一P沟道型开关元件和所述第二P沟道型开关元件的漏极连接的N沟道 型开关元件，仅在所述负极性脉冲的上升时，所述第一P沟道型开关元件 和所述第二 P沟道型开关元件均处于接通状态。
7. —种等离子体显示面板，其包括显示部；多行配置在所述显示部，至少被施加负极性脉冲的扫描电极；多行配置在所述显示部的消去'维持电极；与所述扫描电极以及所述消去，维持电极交叉的扫描数据电极；驱动所述扫描电极的扫描用电容性负荷驱动电路，其中，所述扫描用电容性负荷驱动电路具有移位寄存器部，接受扫描数据信号和扫描时钟信号；多个脉冲宽度控制电路，分别接受所述移位寄存器部的输出信号和负极性脉冲宽度控制信号，分别输出使用所述负极性脉冲宽度控制信号控制了脉冲宽度的信号；消隐部，接受所述多个脉冲宽度控制电路的输出信号和消隐信号；以及多个高电压输出部，对通过所述消隐部输入的所述多个脉冲宽度控制 电路的各输出信号进行放大，将控制了脉冲宽度的所述负极性脉冲依次输 出到对应行的所述扫描电极。
8. 如权利要求7所述的等离子体显示面板，其特征在于 所述扫描数据信号与所述扫描时钟信号同步， 所述负极性脉冲宽度控制信号与所述扫描时钟信号不同步。
9. 如权利要求7或8所述的等离子体显示面板，其特征在于 所述高电压输出部，在所述负极性脉冲的上升时，在规定期间基于所述负极性脉冲宽度控制信号改变增益。
全文摘要
一种电容性负荷驱动电路和等离子体显示面板，其中扫描驱动部(202)包括移位寄存器部(11)，接受扫描数据信号(8)和扫描时钟信号(9)；多个脉冲宽度控制电路(211)，分别接受移位寄存器部(11)的输出信号和负极性脉冲宽度控制信号(220)，分别输出使用负极性脉冲宽度控制信号(220)控制了脉冲宽度的信号；消隐部(12)，接受多个脉冲宽度控制电路(211)的输出信号和消隐信号(10)；以及多个高电压输出部，对通过消隐部(12)输入的多个脉冲宽度控制电路(211)的各输出信号进行放大，将控制了脉冲宽度的负极性脉冲依次输出到扫描电极。由此提供一种能够与时钟频率的上升对应，并且能够分别调整施加到扫描电极的负极性脉冲的宽度的PDP。
文档编号G09G3/288GK101399002SQ20081016891
公开日2009年4月1日 申请日期2008年9月27日 优先权日2007年9月28日
发明者吉田诚也, 安藤仁, 松永弘树, 金田甚作 申请人:松下电器产业株式会社