专利名称：用于驱动液晶显示面板的装置和方法
技术领域：
本发明涉及液晶显示，更具体地,涉及一种液晶显示面板的驱动技 术，在该液晶显示面板中每个像素包括多个辅助子像素。
背景技术：
视角是液晶显示装置的重大问题之一，并因此已经提出了用于改 善视角的各种技术。 一种已知的用于改善视角的技术是利用两个或者 更多个子像素组成一个像素并用不同驱动电压驱动子像素。典型地， 每个像素由两个子像素组成。用不同驱动电压驱动同一像素中的子像 素允许在不同的方向上配向子像素内的液晶分子。当斜着浏览图像时，
这样的驱动技术允许校正和最小化伽马曲线的扭曲。Sang Soo Kim在 题为"The World Largest (82-in.) TFT-LCD" SID 05 DIGEST, 2005， pp.1842-1847的一文中公开了这样的技术。
该文献公开了一种双数据线结构，在该双数据线结构中，液晶显 示面板中的每个像素由两个子像素组成。图1是示出采用双栅极线结 构的液晶显示面板的典型构造的概念图。在采用双栅极线结构的液晶 显示面板中，每个像素由两个子像素组成，并且沿着每条像素线安排 两条栅极线。将成对的栅极线中的一条连接至每个对应的像素中的两 个子像素中的一个，并且将另一条连接至两个子像素中的另一个。将 一个像素中的两个子像素连接至同一数据线。
更具体地，每个点101包括三个像素水平方向中安排的R像素 102、G像素103和B像素104。R像素102每个均由两个R子像素102A 和102B组成，G像素103每个均由两个G子像素103A和103B组成， 并且B像素104每个均由两个B子像素104A和104B组成。为R、 G和B像素102、 103和104的每一行设置两条栅极线Gj(A)和Gj(B)。 另外，为R像素102的每一列设置一条数据线Rj，为G像素103的每 一列设置一条数据线Gi，并且为B像素104的每一列设置一条数据线 Bi。将同一R像素102中的两个R子像素102A和102B连接至同一数 据线Rj，将同一G像素103中的两个G子像素103A和103B连接至 同一数据线Gj，并且将同一B像素104中的两个B子像素104A和104B 连接至同一数据线Bj。
如图2中所示，每个子像素包括TFT (薄膜晶体管)，在公共电 极VCOM和像素电极之间形成的液晶电容器，以及在公共电极VCOM 和保留电极之间形成的保持电容器(retention capacitor)。例如，R子 像素102A包括TFT105A、液晶电容器106A，以及保持电容器107A， 并且R子像素102B包括TFT105B、液晶电容器106B，以及保持电容 器107B。类似地构造其它子像素。
当在某水平期间中选择某栅极线Gi (A)时，用从数据线Ri、 Gi 和Bi供给的驱动电压分别驱动连接至栅极线Gi (A)的R主子像素 102A, G主子像素103A和B主子像素104A。当在下一水平期间选择 相邻栅极线Gi(B)时，用从同一数据线Ri、 Gi和Bi供给的驱动电压分 别驱动连接至栅极线Gi (B)的R子像素102B， G子像素103B和B 子像素104B。
在具有图1和图2中所示的构造的液晶显示面板中，对于图像数 据的相同值用不同的驱动电压驱动两个子像素。换言之，根据不同的 伽马曲线驱动每个像素中的两个子像素。因此，产生用于驱动两个子 像素的驱动电压要求根据不同伽马曲线的伽马校正。为了提供根据不 同伽马曲线的伽马校正，图1和图2中所示的液晶显示装置采用了特 殊的驱动方法，该方法没有普遍用于普通液晶显示装置中。
日本专利特开No.P2007-226242A公开了驱动图1和图2中所示的构造的液晶显示面板的技术。图3是示出在该日本专利申请中公幵的
液晶显示装置200的构造的框图。液晶显示装置200设置有如图1和 图2中所示构造的液晶面板210、第一存储单元220、第二存储单元230， 时序控制器250、切换单元260，第一栅极驱动器270，第二栅极驱动 器280以及数据驱动器290。因为液晶显示被构造有时序控制器IC (集 成电路)、栅极驱动器IC和数据驱动器IC的结构是液晶显示的一种 普通结构，所以本领域的技术人员应了解时序控制250对应于时序控 制器IC，第一和第二栅极驱动器270和280对应于栅极驱动器IC，并 且数据驱动器150对应于数据驱动器IC。第一存储单元220存储描述 用于"高像素"(即，R子像素102A、G子像素103A和B子像素104A) 的伽马曲线的LUT并且第二存储单元230存储描述用于"低像素"(即， R子像素102B、G子像素103B和B子像素104B)的伽马曲线的LUT。 第一和第二存储单元220和230每个均设置有用于红(R)、绿(G) 和蓝(B)色的不同的LUT。
液晶显示装置200大概如下地操作时序控制器250从图像信号 R、 G和B生成图像数据R'、 G'和B'，并且将图像数据R'、 G'和B' 供给到数据驱动器290。同时，切换单元260将与高像素伽马曲线相对 应的存储在第一存储单元220的数据和与低像素伽马曲线相对应的存 储在第二存储单元230的数据交替地供给到数据驱动器290。数据驱动 器290根据从切换单元260接收到的数据对图像数据R'、 G'和B'执行 校正，并且将校正的图像数据R'、 G'和B'变换为数据电压。在使奇数 编号的栅极线有效期间输出通过根据与高像素伽马曲线相对应的数据 的校正而获得的数据电压，并且在使偶数编号的栅极线有效期间输出 通过根据与低像素伽马曲线相对应的数据的校正而获得的数据电压。
图3的液晶显示装置200的一个缺点是数据驱动器2卯(或者数据 驱动器IC)的数据传输量的增加。图3中所示的液晶显示装置200要 求交替地传输除了图像数据R'、G'和B'之外的存储在第一存储单元220 中的与高像素伽马曲线相对应的数据和存储在第二存储单元230中的与低像素伽马曲线相对应的数据。这不想要地增加了到数据驱动器290 的数据传输量。为了解决此问题，必须增加数据传输率或者增加连接
至数据驱动器290的信号线的数目。数据传输率的增加是不优选的， 因为这不想要地增加了数据错误率。应特别注意由于液晶显示面板尺 寸的增长导致最近时序控制器IC和数据驱动器IC之间的数据传输路 径的长度日益增加。因此，难以实现时序控制器IC和数据驱动器IC 之间高频率的数据传输。另一方面，连接至数据驱动器290的信号线 的数目的增加不想要地增加了传输线的环孔径，导致由传输线生成的 EMI噪音的增加。特别是在以下情况下，不想要地增加了由传输线产 生的EMI噪音，其中所述情况为当数据驱动器290是由多个数据驱动 器IC组成时；当信号线被连接至多个数据驱动器IC，其中信号线传输 与高像素伽马曲线相对应的存储在第一存储单元220中的数据以及与 低像素伽马曲线相对应的存储在第二存储单元230中的数据时。
发明内容
在本发明的一方面中，液晶显示装置设置有液晶显示面板和驱 动液晶显示面板的数据驱动器IC。液晶显示面板包括第一和第二栅极 线，数据线和像素，所述像素包括连接至数据线和第一栅极线的第一 子像素以及连接至数据线和第二栅极线的第二子像素。数据驱动器IC
包括伽马校正电路，该伽马校正电路通过根据第一伽马曲线对外部
接收到的图像数据执行伽马校正来生成第一伽马校正的数据，并通过 根据第二伽马曲线对图像数据执行伽马校正来生成第二伽马校正的数
据；和驱动电路，该驱动电路在第一水平期间中响应于第一伽马校正 的数据驱动数据线并且在第一水平期间接下来的第二水平期间中响应 于第二伽马校正的数据驱动数据线。
根据下面结合附图对某些优选实施例的详细说明，本发明的上述 和其它的目标、优点和特征将是显而易见的，其中
图1是示出液晶显示面板的示例性构造的概念图，在所述液晶显
11示面板中每个像素由两个子像素组成；
图2是示出液晶显示面板的示例性构造的电路图，在所述液晶显
示面板中每个像素由两个子像素组成；
图3是示出传统液晶显示面板的示例性构造的框图4是示出本发明的第一实施例的液晶显示装置的示例性构造的
框图5是示出第一实施例中数据驱动器IC的示例性构造的框图； 图6A和6B是示出第一实施例中数据驱动器IC的操作的时序图7是示出第二实施例中数据驱动器IC的构造的框图8A和8B是示出第二实施例中数据驱动器IC的示例性操作的 时序图9是示出第三实施例中数据驱动器IC的示例性构造的框图； 图IOA和10B是示出第三实施例中数据驱动器IC的示例性操作 的时序图11是示出第四实施例中数据驱动器IC的示例性构造的框和
图12A和12B示出第四实施例中数据驱动器IC的示例性操作的 时序图。
具体实施例方式
将在这里参照说明性实施例描述本发明。该领域中的技术人员将 会了解使用本发明的教导可以完成许多替代实施例，并且本发明不限 于为解释性目的而示出的实施例。
(第一实施例)
图4是示出本发明的第一实施例的液晶显示1的示例性构造的框 图。液晶显示l设置有液晶显示面板2、在基板3上设置的时序控制器 4、在基板5上设置的栅极驱动器IC 6和在基板7上设置的数据驱动器 IC 8。液晶显示面板2设置有栅极线G1、 G2、……、数据线D1、 D2、 D3、 D4、……，以及在栅极线和数据线的交点上设置的像素11。构造 本实施例的液晶显示面板2从而每个像素11包括两个子像素主子像 素12A和辅助子像素12B。沿着像素11的每行设置两条栅极线。沿着 像素11的最高的行设置栅极线Gl和G2，并且沿着像素11的次最高 的行设置栅极线G3和G4。将主子像素12A连接至奇数编号的栅极线 G(2i-1),并且将辅助子像素12B连接至偶数编号的栅极线G (2i)。同 一像素11内的主子像素12A和辅助子像素12B被共同连接至同一数据 线。例如，在像素11的最左边的线中设置的主子像素12A和辅助子像 素12B被共同连接至数据线Gl，并且在像素11的次最左边的线中设 置的主子像素12A和辅助子像素12B被共同连接至数据线G2。在本实 施例中，可以将沿着某栅极线排列的像素11称为一条水平线上的像素 11。
主子像素12A每个均设置有像素电极13A和TFT 14A,而辅助子 像素12B每个均设置有像素电极13B和TFT14B。将主子像素12A中 的TFT 14A的栅极连接至奇数编号的栅极线G(2i-1)并且将辅助子像素 12B中的TFT14B的栅极连接至偶数编号的栅极线G(2i)。另外，在像 素电极13A和相应的数据线Di之间连接TFT 14A，并且在像素电极13B 和相应的数据线Di之间连接TFT 14B。应注意在同一像素11的主子像 素12A和辅助子像素12B中设置的TFT 14A和14B被连接至同一数据 线。尽管在图4中仅部分地示出液晶显示面板2的构造，但是技术人 员会了解类似地构造整个液晶显示面板2。
时序控制器IC 4串行地将图像数据9传输至数据驱动器IC 8。在 本实施例中，图像数据9是利用十位表示每个像素的灰阶度的十位数 据。应注意不同于图3中所示的液晶显示装置，在进行伽马校正之前 将图像数据9从时序控制器IC 4传输到数据驱动器IC 8。另外，时序 控制器IC4通过将时序控制信号(未示出)供应到数据驱动器IC8和 栅极驱动器IC 6而提供数据驱动器IC 8和栅极驱动器IC 6的时序控制。
栅极驱动器IC 6接下来驱动液晶显示面板2的栅极线Gi。
将数据线Di连接至数据驱动器IC 8的源输出Si，并且数据驱动 器IC 8响应于图像数据9而驱动液晶显示面板2的数据线Di。本实施 例的数据驱动器IC8每个都被构造为根据不同伽马曲线对每个像素11 内的主子像素12A和辅助子像素12B执行伽马校正。g卩，数据驱动器 IC8依赖于通过根据第一伽马曲线(下文中，称其为伽马曲线"A") 对相应的图像数据9进行伽马校正生成的数据来驱动目标像素内的主 子像素12A,而依赖于通过根据第二伽马曲线(下文中，称其为伽马 曲线"B")对相应的图像数据9进行伽马校正生成的数据来驱动目标 像素内的辅助子像素12B。
图5是示出数据驱动器IC 8的示例性构造的示意图。在图5中， 示出了对于下述情况的数据驱动器IC 8的示例性构造，其中每个数据 驱动器IC 8设置有720个源输出Sl至S720;每个数据驱动器IC 8在 每个水平期间中驱动720个像素11。数据驱动器IC8每个均设置有串 行-并行转换器电路21、伽马校正电路22、参数存储单元23、 l位的计 数器24、解码器25、开关26、 12位的锁存电路27A、 27B、 28、切换 电路29、 12位的锁存电路30、电平转换器31、 12位的解码器32以及 放大器电路33。锁存电路27A、 27B、 28、电平转换器28、切换电路 29、锁存电路30、电平转换器31、解码器32以及放大器电路33的数 目等于每个数据驱动器IC 8的源输出的数目。在图5的构造中，为每 个数据驱动器IC 8提供720个源输出S1至S720，并且相应地，锁存 电路27A、 27B、 28、电平转换器28、切换电路29、锁存电路30、电 平转换器31、解码器32以及放大器电路33的数目都是720。
串行-并行转换器电路21对串行传输的图像数据9进行串行-并行 转换，并且将串行-并行转换后的图像数据9供给到伽马校正电路22。伽马校正电路22、参数存储单元23、 1位的计数器24和解码器 25组成伽马校正电路，用于通过对图像数据9进行伽马校正来生成伽 马校正的数据10。在本实施例中，伽马校正的数据10是12位的数据， 而图像数据9是IO位的数据。
具体地，参数存储单元23存储下述计算参数，即用于根据伽马曲 线"A"通过近似计算进行伽马校正(即，对主子像素12A进行的伽 马校正)的计算参数，和用于根据伽马曲线"B"通过近似计算进行 伽马校正(即，对辅助子像素12B进行的伽马校正)的计算参数。应 注意，计算参数是用于确定近似公式的数据，该近似公式用于从图像 数据9的灰阶值计算伽马校正的数据IO的灰阶值。例如，近似公式中 包括的未确定的系数可以作为计算参数存储在参数存储单元23中。用 于根据伽马曲线"A"进行近似计算的计算参数被存储在参数存储单元 23中其最高有效位为"1"的地址中，并且用于根据伽马曲线"B"进 行近似计算的计算参数被存储在其最高有效位为"0"的地址中。
计数器24包括一位的计数值，该值指定对参数存储单元23的访 问是要对伽马曲线"A"的计算参数进行还是要对伽马曲线"B"的计 算参数进行。具体地，将计数器24的计数值作为参数存储单元23的 目的地址的最高有效位供给解码器25，从而指示所述访问是对伽马曲 线"A"的计算参数进行的还是对伽马曲线"B"的计算参数进行的。 具体地，当开始信号有效时，计数器24开始以接收用于每个像素的图 像数据9时的频率两倍的频率在"0"和"1"之间切换计数值。计数 值被供给到解码器25,以指示参数存储单元23的地址的最高有效位。 当使停止信号有效时，计数器24停止切换计数值，并且然后被复位。
解码器25从伽马校正电路22接收图像数据9，并选择参数存储单 元23的目的地址，将从计数器24接收的计数值确认为目的地址的最 高有效位，并且将从伽马校正电路22接收的图像数据9确认为目的地
15址的较低位。
伽马校正电路22通过使用从参数存储单元23的选择的目的地址
接收的计算参数，对图像数据9进行近似伽马校正计算，来生成伽马 校正的数据10。将生成的伽马校正的数据10供给到锁存电路26。如 后面所述，伽马校正电路22交替地输出根据对应于主子像素12A的伽 马曲线"A"校正的伽马校正的数据10和根据对应于辅助子像素12B 的伽马曲线"B"校正的伽马校正的数据10。
开关26响应于从计数器24接收到的计数值，用于将伽马校正电 路22的输出连接至锁存电路27A或者锁存电路27B。开关26的此种 功能允许将用伽马曲线"A"校正的伽马校正的数据IO传输至锁存电 路27A，并且将用伽马曲线"B"校正的伽马校正的数据10传输至锁 存电路27B。
锁存电路27A、 27B和28，切换电路29、锁存电路30、电平转换 器31、解码器32和放大器电路33用作驱动电路，所述驱动电路响应 于伽马校正的数据10而驱动连接至源输出Sl至S720的数据线Dl至 D720。
具体地，锁存电路27A从伽马校正电路22接收通过利用伽马曲线 "A"的伽马校正生成的伽马校正的数据10并在其中存储接收到的伽 马校正的数据10。锁存电路27A被构造为顺序地从左至右接收伽马校 正的数据10。另一方面，锁存电路27B从伽马校正电路22接收通过利 用伽马曲线"B"的伽马校正生成的伽马校正的数据10并在其中存储 接收到的伽马校正的数据10。锁存电路27B被构造为顺序地从左至右 接收伽马校正的数据10。具有连接至锁存电路27B的相应的输出的输 入的锁存电路28从锁存电路27B接收通过利用伽马曲线"B"的伽马 校正生成的伽马校正的数据10，并存储接收到的伽马校正的数据10。 切换电路29将锁存电路27A或者锁存电路28选择性地连接至锁存电路30。锁存电路30响应于选通信号STB以锁存来自锁存电路27A或 者锁存电路28的伽马校正的数据10。锁存电路30通过电平转换器31 将锁存的伽马校正的数据10发送至解码器32。解码器32对从锁存电 路30接收的伽马校正的数据10提供D/A转换，以生成与由伽马校正 的数据10指示的灰阶值相对应的模拟电压信号。放大器电路33通过 从源输出Sl至S720输出驱动电压来驱动数据线Dl至D720，所述源 输出Sl至S720具有与从解码器32接收的模拟电压信号的电压电平相 对应的电压电平；驱动电压的电压电平基本上与相应的模拟电压信号 的电压电平相同。
图6A和6B是示出本实施例的液晶显示1的示例性操作的时序图。 应注意，图6A和6B应被理解为在虚线处相互毗邻以组成一个时序图。 接下来，将与一条水平线的各像素11相对应的图像数据9描述为图像 数据D (0RG1)至D (ORG720)。用符号D (Gak)表示通过用对应 于主子像素12A的伽马曲线"A"对图像数据D (ORGk)进行伽马校 正获得的伽马校正的数据10;用符号D (GBk)表示通过用对应于辅 助子像素12B的伽马曲线"B"对图像数据D (ORGk)进行伽马校正 获得的伽马校正的数据10。
在本实施例的液晶显示1中，在每两个水平期间中将对应于一条 水平线的像素11的720个图像数据D (0RG1)至D (ORG720)传输 至数据驱动器IC8。即，在奇数编号的水平期间中将图像数据D(0RG1) 至D (ORG360)传输至数据驱动器IC8，并在偶数编号的水平期间中 将图像数据D (ORG361)至D (ORG720)传输至数据驱动器IC 8。 响应于在第(2i-l)个和第(2i)个的水平期间中传输至数据驱动器IC 8的图像数据D(0RG1)至D(ORG720),数据驱动器IC 8在第(2i+l) 个水平期间中驱动连接至栅极线G (2i+l)的主子像素12A，并且在第 (2i+2)个水平期间中驱动连接至栅极线G(2i + 2)的辅助子像素12B。 接下来，描述与连接至栅极线G (2i+l)的主子像素12A的驱动以及 连接至栅极线G (2i + 2)的辅助子像素12B的驱动有关的操作。本领域的技术人员将会了解通过相同的过程驱动其它的主子像素12A和辅
助子像素12B。
第(2i-l)个水平期间
在第(2i-l)个水平期间中，将对应于连接至栅极线G (2i+l)的主 子像素12A以及连接至栅极线G (2i + 2)的辅助子像素12B的图像数 据D (0RG1)至D (ORG360)传输到数据驱动器IC 8。在传输这些 图像数据之前，使开始信号有效来允许进行计数器24的操作。然后， 当传输第一图像数据D (0RG1)时，将计数器24的输出设为"1"， 并且地址的最高有效位被设为"1"，从而允许访问存储在参数存储单 元23中伽马曲线"A"的计算参数。此外，解码器25接收图像数据D (0RG1)，并选择与由图像数据D (0RG1)指示的灰阶值对应的目 的地址。伽马校正电路22从选择的地址中获得伽马曲线"A"的计算 参数，使用获得的伽马曲线"A"的计算参数对图像数据D (0RG1) 进行近似伽马校正操作，并输出与图像数据D (ORG1)相对应的伽马 校正的数据D (GA1)。
响应于正被设置为"1"的计数器24的输出，开关26将伽马校正 电路22的输出连接至锁存电路27A。此外，触发与源输出Sl相对应 的锁存电路27A以将伽马校正的数据D (GA1)存储在与源输出Sl相 对应的锁存电路27A中。
接着，将计数器24的输出设为"0"，并且地址的最高有效位设 为"0"，以允许访问存储在参数存储单元23中的伽马曲线"B"的计 算参数。解码器25选择与图像数据D (0RG1)的灰阶值相对应的地 址。伽马校正电路22从所选择的地址获得计算参数，使用获得的伽马 曲线"B"的计算参数对图像数据D (0RG1)进行近似伽马校正操作， 并输出与图像数据D (0RG1)对应的伽马校正的数据D (GB1)。
响应于正被设置为"0"的计数器24的输出，开关26将伽马校正电路22的输出连接至锁存电路27B。此外，触发与源输出Sl相对应 的锁存电路27B，并且将伽马校正的数据D (GB1)存储在与源输出 S1相对应的锁存电路27B中。
用相同的方式对图像数据D (ORG2)至D (ORG360)也进行伽 马校正。因此，用伽马曲线"A"校正的伽马校正的数据D (GA1)至 D (GA360)被存储在与源输出S1至S360相对应的锁存电路27A中， 并且将用伽马曲线"B"校正的伽马校正的数据D(GB1)至D(GB360) 存储在与源输出SI至S360相对应的锁存电路27B中。当完成将图像 数据D (ORG360)传输至数据驱动器IC 8时，使停止信号有效以复位 计数器24。
第(2i)个水平期间
在第(2i)个水平期间中，将与连接至栅极线G (2i+l)的主子像素 12A和连接至栅极线G (2i + 2)的辅助子像素12B相对应的图像数据 D (ORG361)至D (ORG720)传输到数据驱动器IC 8。在传输这些图 像数据之前，使开始信号有效以允许计数器24的操作。然后，当传输 第一图像数据D (ORG361)时，将计数器24的输出设为"1"，并且 地址的最高有效位设为"1"，以允许访问存储在参数存储单元23中 伽马曲线"A"的计算参数。此外，解码器25接收图像数据D(ORG361)， 并选择与由图像数据D (ORG361)指示的灰阶值对应的地址。伽马校 正电路22从选择的地址中获得伽马曲线"A"的计算参数，使用获得 的伽马曲线"A"的计算参数对图像数据D (ORG361)进行近似伽马 校正操作，并输出与图像数据D (ORG361)相对应的伽马校正的数据 D (GA361)。
响应于正被设置为"1"的计数器24的输出，开关26将伽马校正 电路22的输出连接至锁存电路27A。此外，触发与源输出S361相对 应的锁存电路27A以将伽马校正的数据D (GA361)存储在与源输出 S361相对应的锁存电路27A中。接着，将计数器24的输出设为"0"，并且地址的最高有效位设
为"0"，以允许访问存储在参数存储单元23中的伽马曲线"B"的计 算参数。解码器25选择与图像数据D (ORG361)指示的灰阶值相对 应的地址。伽马校正电路22从选择的地址获得计算参数，使用获得的 伽马曲线"B"的计算参数对图像数据D (ORG361)进行近似伽马校 正操作，并输出与图像数据D (ORG361)相对应的伽马校正的数据D (GB361)。
响应于正被设置为"0"的计数器24的输出，开关26将伽马校正 电路22的输出连接至锁存电路27B。此外，触发与源输出S361相对 应的锁存电路27B以将伽马校正的数据D (GB361)存储在与源输出 S361相对应的锁存电路27B中。
用相同的方式对图像数据D (ORG362)至D (ORG720)也进行 伽马校正。因此，将用伽马曲线"A"校正的伽马校正的数据D(GA361) 至D (GA720)被存储在与源输出S361至S720相对应的锁存电路27A 中，并且将用伽马曲线"B"校正的伽马校正的数据D (GB361)至D (GB720)存储在与源输出S361至S720相对应的锁存电路27B中。 当完成将图像数据D (ORG720)传输至数据驱动器IC 8时，使停止信 号有效以复位计数器24。
第(2i+l)个水平期间
当选通信号STB在第(2i+l)个水平期间的消隐期间被上拉到高电 平时，切换电路29将锁存电路27A连接至锁存电路30。响应于选通 信号STB的上拉，锁存电路30锁存存储在锁存电路27A中的伽马校 正的数据D (GA1)至D (GA720);将伽马校正的数据D (GA1)至 D (GA720)从锁存电路27A传输至锁存电路30。与从锁存电路27至 锁存电路30的伽马校正的数据D (GA1)至D (GA720)的传输并行 地，将存储在锁存电路27B中的伽马校正的数据D(GB1)至D(GB720)传输至锁存电路28。
在第(2i+l)个水平期间中，依赖于传输至锁存电路30的D (GA1) 至D (GA720)驱动源输出Sl至S720，并且栅极线G(2i+1)被上拉。 结果，依赖于由利用伽马曲线"A"的伽马校正生成的伽马校正的数据 D (GA1)至D (GA720)驱动连接至栅极线(2i+l)的主子像素12A。
第(2i+2)个水平期间
当选通信号STB在第(2i+2)个水平期间的消隐期间被上拉到高电 平时，切换电路29将锁存电路28连接至锁存电路30。响应于选通信 号STB的上拉，锁存电路30锁存存储在锁存电路28中的伽马校正的 数据D(GB1)至D(GB720);将伽马校正的数据D(GB1)至D(GB720) 从锁存电路28传输至锁存电路30。
在第(2i+2)个水平期间中，依赖于传输至锁存电路30的D (GB1) 至D (GB720)驱动源输出Sl至S720，并且栅极线G(2i+2)被上拉。 结果，依赖于由利用伽马曲线"B"的伽马校正生成的伽马校正的数据 D (GB1)至D (GB720)驱动连接至栅极线(2i+2)的辅助子像素12B。
根据上述过程，依赖于由利用伽马曲线"A"的伽马校正生成的伽 马校正的数据D (GA1)至D (GA720)驱动主子像素12A，并且依赖 于由利用伽马曲线"B"的伽马校正生成的伽马校正的数据D (GB1) 至D (GB720)驱动辅助子像素12B。
本实施例的液晶显示1的优点在于它的构造，在该构造中进行伽 马校正的数据驱动器IC 8有效地减少传输到数据驱动器IC 8的数据传 输量。在图3中所示的液晶显示装置200中，除了图像数据R'、 G'和 B'之外，将存储在第一存储单元220中的与高像素伽马曲线相对应的 数据和存储在第二存储单元230中的与低像素伽马曲线相对应的数据 交替地传输至数据驱动器290。这不想要地增加了至数据驱动器290的
21数据传输量。另一方面，在本实施例的液晶显示1中在数据驱动器IC 8
中提供了存储伽马曲线"A"和"B"的数据的参数存储单元23，该液
晶显示1消除了将与伽马曲线相对应的数据从用于外部传输至数据驱
动器IC 8以执行伽马校正的需要。因此，本实施例的液晶显示l有效 地减少了至数据驱动器IC 8的数据传输量。
应注意，为了便于理解，在本实施例的上述描述中没有提到各像 素11的颜色。在商业上使用的液晶显示面板中，像素11可以包括红 色像素(R像素)、绿色像素(G像素)和蓝色像素(B像素)。在该 情况下，优选的是，取决于感兴趣的像素的颜色，在伽马校正中使用 不同的伽马曲线。本领域的技术人员应了解通过在参数存储单元23中 准备以下六组计算参数，很容易地实现这样的改变
(1) 与用于R像素内的主子像素的伽马曲线关联的计算参数；
(2) 与用于R像素内的辅助子像素的伽马曲线关联的计算参数；
(3) 与用于G像素内的主子像素的伽马曲线关联的计算参数；
(4) 与用于G像素内的辅助子像素的伽马曲线关联的计算参数；
(5) 与用于B像素的主子像素的伽马曲线关联的计算参数；
(6) 与B像素的辅助子像素的伽马曲线关联的计算参数,并且通 过根据各感兴趣的像素11的颜色对参数存储单元23进行寻址。
尽管参数存储单元23在上述的本实施例中被描述为存储用于进行 近似伽马校正操作的计算参数，但是可以代替地将与伽马曲线关联的 LUT (查找表)存储在存储单元23中。在该情况下，伽马校正电路22 进行表查找以从对应于关联的伽马曲线的LUT中获得与图像数据对应 的伽马校正的数据，并输出获得的伽马校正的数据。
(第二实施例)
图7是示出本发明的第二实施例的液晶显示1的数据驱动器IC 8 的示例性构造的框图。第二实施例的数据驱动器IC 8的构造与第一实 施例的相类似。不同之处如下准备参数存储单元23A和参数存储单元23B代替参数存储单元23，其中所述参数存储单元23A用于存储用 于用伽马曲线"A"执行近似伽马校正操作的计算参数，所述参数存 储单元23B用于存储用于用伽马曲线"B"执行近似伽马校正操作的计 算参数，并且准备选择器34代替解码器25。在本实施例中，将计数器 24的输出作为用于切换选择器34的操作的选择器控制信号供给到选择 器34。选择器34取决于计数器24的输出选择参数存储单元23A和23B 中的一个，并将选择的存储单元连接至伽马校正电路22。伽马校正电 路22从与选择的参数存储单元的图像数据9对应的地址获得计算参 数，使用获得的计算参数对图像数据9进行近似伽马校正操作，并将 最终的伽马校正的数据作为伽马校正的数据10传输到锁存电路27A或 者锁存电路27B。
图8A和8B使示出第二实施例中液晶显示装置1的示例性操作的 时序图。应注意图8A和8B应被理解为在虚线处彼此毗邻以构成一个 时序图。第二实施例的液晶显示1的操作本质上与第一实施例的相同。
第(2i-l)个水平期间
在第(2i-l)个水平期间中，将与连接至栅极线G (2i+l)的主子像 素12A和连接至栅极线G (2i+2)的辅助子像素12B相对应的图像数 据D (0RG1)至D (ORG360)传输到数据驱动器IC 8。当传输第一 图像数据D (ORG1)时，将计数器24的输出设为"1"，并且切换控 制信号设为"1"。因此，通过选择器34选择参数存储单元23A以允 许访问参数存储单元23A中用于利用伽马曲线"A"的近似伽马校正操 作的计算参数。伽马校正电路22从与图像数据D (0RG1)的灰阶值 相对应的参数存储单元23A的地址中获得伽马曲线"A"的计算参数， 使用伽马曲线"A"的计算参数对图像数据D (0RG1)进行近似伽马 校正的操作，并输出与图像数据D (0RG1)相对应的伽马校正的数据 D (GA1)。将输出的伽马校正的数据D (GA1)存储在与源输出Sl 相对应的锁存电路27A中。接着，将计数器24的输出设为"0"并且将切换控制信号设为"0"。 因此，通过选择器34选择的参数存储单元23B以允许访问参数存储单 元23B中用于利用伽马曲线"B"的近似伽马校正操作的计算参数。伽 马校正电路22从与图像数据D (ORG1)的灰阶值相对应的参数存储 单元23B的地址中获得计算参数，使用伽马曲线"B"的计算参数对图 像数据D (0RG1)进行近似伽马校正的操作，并输出与图像数据D (0RG1)相对应的伽马校正的数据D (GB1)。将输出的伽马校正的 数据D (GB1)存储在与源输出Sl相对应的锁存电路27B中。
用相同的方式对图像数据D (0RG2)至D (ORG360)也进行伽 马校正。因此，用伽马曲线"A"校正的伽马校正的数据D (GA1)至 D (GA360)被存储在与源输出Sl至S360相对应的锁存电路27A中， 并且将用伽马曲线"B"校正的伽马校正的数据D(GB1)至D(GB360) 存储在与源输出Sl至S360相对应的锁存电路27B中。当完成将图像 数据D (ORG360)传输到数据驱动器IC 8时，使停止信号有效以复位 计数器24。
第(2i〗个水平期间
在第(2i)个水平期间中，将与连接至栅极线G(2i+l)的主子像素 12A和连接至栅极线G (2i + 2)的辅助子像素12B相对应的图像数据 D (ORG361)至D (ORG720)传输到数据驱动器IC8。用与图像数据 D (0RG1)至D (ORG360)相同的方式对图像数据D (ORG361)至 D (ORG720)也进行伽马校正。因此，用伽马曲线"A"校正的伽马 校正的数据D(GA361)至D(GA720)被存储在与源输出S361至S720 相对应的锁存电路27A中，并且将用伽马曲线"B"校正的伽马校正的 数据D (GB361)至D (GB720)存储在与源输出S361至S720相对应 的锁存电路27B中。
第(2i+l)个水平期间
当在第(2i+l)个水平期间的消隐期间选通信号STB被上拉到高电平时，切换电路29将锁存电路27A连接至锁存电路30。响应于选通 信号STB的上拉，锁存电路30锁存存储在锁存电路27A中的伽马校 正的数据D (GA1)至D (GA720);将伽马校正的数据D (GA1)至 D (GA720)从锁存电路27A传输至锁存电路30。与从锁存电路27A 至锁存电路30的伽马校正的数据D (GA1)至D (GA720)的传输并 行地，将存储在锁存电路27B中的伽马校正的数据D (GB1)至D (GB720)传输至锁存电路28。
在第(2i+l)个水平期间中，取决于传输至锁存电路30的D (GA1) 至D (GA720)驱动源输出Sl至S720，并且栅极线G(2i+1)被上拉。 结果，依赖于由用伽马曲线"A"的伽马校正生成的伽马校正的数据D (GA1)至D (GA360)驱动连接至栅极线(2i+l)的主子像素12A。
第(2i+2)个水平期间
当在第(2i+2)个水平期间的消隐期间中选通信号STB被上拉到高 电平时，切换电路29将锁存电路28连接至锁存电路30。响应于选通 信号STB的上拉，锁存电路30锁存存储在锁存电路28中的伽马校正 的数据D (GB1)至D (GB720);将伽马校正的数据D (GB1)至D (GB720)从锁存电路28传输至锁存电路30。
在第(2i+2)个水平期间中，依赖于传输至锁存电路30的D (GB1) 至D (GB720)驱动源输出Sl至S720，并且栅极线G(2i+2)被上拉。 结果，依赖于由利用伽马曲线"B"的伽马校正生成的伽马校正的数据 D(GB1)至D(GB720)驱动连接至栅极线G(2i+2)的辅助子像素12B。
利用上述过程，依赖于由利用伽马曲线"A"的伽马校正生成的伽 马校正的数据D (GA1)至D (GA720)驱动主子像素12A，并且依赖 于由利用伽马曲线"B"的伽马校正生成的伽马校正的数据D (GB1) 至D (GB720)驱动辅助子像素12B。第二实施例的液晶显示，如第一实施例的液晶显示的情况一样，有效地减少了到数据驱动器IC 8的数据传输量。
尽管上述本实施例中将参数存储单元23A和23B描述为存储用于进行近似伽马校正操作的计算参数，但是可以代替地将与伽马曲线关联的LUT (查找表)存储在参数存储单元23A和23B中。在该情况下，伽马校正电路22执行表查找以从与关联的伽马曲线相对应的LUT中获得与图像数据相对应的伽马校正的数据，并输出获得的伽马校正的数据。
(第三实施例)
图9是示出本发明的第三实施例的液晶显示1的数据驱动器IC 8的示例性构造的框图。在第三实施例中，数据驱动器IC 8每个均设置有两个伽马校正电路，即伽马校正电路22A和22B。伽马校正电路22A包括用于利用伽马曲线"A"进行近似伽马校正操作的计算参数。伽马校正电路22A通过使用伽马曲线"A"的计算参数来利用伽马曲线"A"对图像数据9进行伽马校正来生成伽马校正的数据IOA。另一方面，伽马校正电路22B包括用于利用伽马曲线"B"进行近似伽马校正操作的计算参数。伽马校正电路22B通过使用伽马曲线"B"的计算参数来利用伽马曲线"B"对图像数据9进行伽马校正来生成伽马校正的数据IOB。
将伽马校正电路22A的输出连接至锁存电路27A，并将伽马校正电路22B的输出连接至锁存电路27B。将由伽马校正电路22A生成的伽马校正的数据10A存储在锁存电路27A中并将由伽马校正电路22B生成的伽马校正的数据10B存储在锁存电路27B中。应注意，在本实施例中，分离地设置连接在伽马校正电路22A和锁存电路27A之间的信号线以及连接在伽马校正电路22B和锁存电路27B之间的信号线。如上所述，将锁存电路27B的输出连接至锁存电路28，并且切换电路29将锁存电路27A或者锁存电路28选择性地连接至锁存电路30。将伽马校正的数据10A从锁存电路27A传输至锁存电路30，并通过锁存电路28将伽马校正的数据10B从锁存电路27B传输至锁存电路30。将存储在锁存电路30的伽马校正的数据10A和10B传输至解码器32以从源输出Sl至S720输出与伽马校正的数据10A或者伽马校正的数据IOB相对应的驱动电压。
图IOA和IOB是示出第三实施例的液晶显示1的示例性操作的时序图。应注意，图IOA和IOB应被理解为在虚线处相互毗邻以组成一个时序图。接下来，描述与连接至栅极线G (2i+l)的主子像素12A以及连接至栅极线G (2i+2)的辅助子像素12B的驱动有关的操作。
第(2i-U个水平期间
在第(2i-l)个水平期间中，将与连接至栅极线G (2i+l)的主子像素12A以及连接至栅极线G (2i + 2)的辅助子像素12B相对应的图像数据D (0RG1)至D (ORG360)传输到数据驱动器IC 8。当传输第一图像数据D (ORG1)时，伽马校正电路22A利用伽马曲线"A"对图像数据D (0RG1)进行伽马校正以生成伽马校正的数据D (GA1)，伽马校正电路22B利用伽马曲线"B"对图像数据D (0RG1)进行伽马校正以生成伽马校正的数据D (GB1)。将从伽马校正电路22A输出的伽马校正的数据D(GA1)存储在与源线Sl相对应的锁存电路27A中并且将从伽马校正电路22B输出的伽马校正的数据D (GB1)存储在与源线Sl相对应的锁存电路27B中。
用相同的方式对图像数据D (0RG2)至D (ORG360)也进行伽马校正。结果，将用伽马曲线"A"校正的伽马校正的数据D (GA1)至D (GA360)存储在与源输出Sl至S360相对应的锁存电路27A中，并且将用伽马曲线"B"校正的伽马校正的数据D(GB1)至D(GB360)存储在与源输出Sl至S360相对应的锁存电路27B中。
第(2i)个水平期间在第(2i)个水平期间中，将与连接至栅极线G(2i+l)的主子像素 12A以及连接至栅极线G (2i + 2)的辅助子像素12B相对应的图像数 据D (ORG361)至D (ORG720)传输到数据驱动器IC 8。用对图像 数据D(0RG1)至D(ORG360)—样的方式也对图像数据D(ORG361) 至D (ORG720)进行伽马校正。因此，将用伽马曲线"A"校正的伽 马校正的数据D(GA361)至D(GA720)存储在与源输出S361至S720 相对应的锁存电路27A中，并且将用伽马曲线"B"校正的伽马校正的 数据D (GB361)至D (GB720)存储在与源输出S361至S720相对应 的锁存电路27B中。
第(2i+l)个水平期间
当在第(2i+l)个水平期间的消隐期间中选通信号STB被上拉到高 电平时，切换电路29将锁存电路27A连接至锁存电路30。响应于选 通信号STB的上拉，锁存电路30锁存存储在锁存电路27A中的伽马 校正的数据D (GA1)至D (GA720);将伽马校正的数据D (GA1) 至D (GA720)从锁存电路27A传输至锁存电路30。
当将伽马校正的数据D (GA1)至D (GA720)传输至锁存电路 30时，依赖于传输的伽马校正的数据D (GA1)至D (GA720)驱动 源输出S1至S720，并且栅极线G(2i+l)被上拉。结果，依赖于由利用 伽马曲线"A"的伽马校正生成的伽马校正的数据D(GA1)至D(GA360) 驱动连接至栅极线G(2i+1)的主子像素12A。
与从锁存电路27至锁存电路30的伽马校正的数据D (GA1)至D (GA720)的传输并行地，第(2i+l)个水平期间中将存储在锁存电路 27B中的伽马校正的数据D (GB1)至D (GB720)传输至锁存电路28。
第(2i+2)个水平期间
当在第(2i+2)个水平期间的消隐期间中选通信号STB被上拉到高 电平时，切换电路29将锁存电路28连接至锁存电路30。响应于选通
28信号STB的上拉，锁存电路30锁存存储在锁存电路28中的伽马校正 的数据D (GB1)至D (GB720);将伽马校正的数据D (GB1)至D (GB720)从锁存电路28传输至锁存电路30。
在第(2i+2)个水平期间中，依赖于传输至锁存电路30的D (GB1) 至D (GB720)驱动源输出Sl至S720，并且栅极线G(2i+2)被上拉。 结果，依赖于由利用伽马曲线"B"的伽马校正生成的伽马校正的数据 D (GB1)至D (GB720)驱动连接至栅极线G(2i+2)的辅助子像素12B。
根据上述过程，依赖于由利用伽马曲线"A"的伽马校正生成的伽 马校正的数据D (GA1)至D (GA720)驱动主子像素12A，并且依赖 于由利用伽马曲线"B"的伽马校正生成的伽马校正的数据D (GB1) 至D (GB720)驱动辅助子像素12B。
第三实施例的液晶显示装置，如第一和第二实施例的液晶显示装 置的情况一样，有效地减少了到数据驱动器IC8的数据传输量。另外， 与第一和第二实施例的液晶显示装置相比较，第三实施例的液晶显示 装置的优点在于允许伽马校正电路以较慢的操作速度操作。然而，应 注意，与第三实施例的液晶显示装置相比较，第一和第二实施例的液 晶显示装置的优点是减少了硬件尺寸。
尽管上述实施例中将参数存储单元23A和23B描述为存储用于进 行近似伽马校正操作的计算参数，但是可以替代地将与伽马曲线关联 的LUT (查找表)存储在伽马校正电路22A和22B中。在该情况下， 伽马校正电路22A和22B执行表査找以从与关联的伽马曲线相对应的 LUT中获得与图像数据相对应的伽马校正的数据，并输出获得的伽马 校正的数据。
(第四实施例)
图11是示出本发明的第四实施例中的液晶显示1的数据驱动器IC8的示例性构造的框图。在第四实施例中，根据第一至第三实施例的数 据驱动器IC8的构造修改了数据驱动器IC8的构造。接下来，参考图
11，描述了第四实施例中数据驱动器IC8的构造。图ll示出了数据驱 动器IC8的构造，该数据驱动器IC8用于以下情况每个数据驱动器 IC 8具有720个源输出Sl至S720，即，每个数据驱动器IC 8在每个 水平期间驱动720个像素11。
数据驱动器IC 8每个均设置有串行-并行转换器电路41， 10位的 锁存电路42、 43、伽马校正电路44、参数存储单元45A、 45B、选择 器46、 12位的锁存电路47、 48、电平转换器49、 12位的解码器50、 以及放大器电路51。将锁存电路42、 43、 47和48、电平转换器49以 及放大器电路51设置为和数据驱动器IC 8的源输出一样多。因为在图 11的构造中，在数据驱动器IC 8中设置了 720个源输出Sl至S720， 锁存电路42、 43、 47和48、电平转换器49、解码器50、以及720个 放大器电路51每个均设置为720个。
串行-并行转换器电路41对串行传输至数据驱动器IC 8的图像数 据9执行串行-并行转换，并且将串行-并行转换后的图像数据9顺序地 供给到锁存电路42。
锁存电路42和43用作暂时存储电路，该暂时存储电路顺序地接 收10位的图像数据9，并且在其中暂时地存储接收到的IO位的图像数 据9。为了接收，锁存电路42和43将接收到的图像数据9传输至伽马 校正电路44。具体地，锁存电路26顺序地从左到右接收从串行-并行 转换器电路41传输的图像数据9。另一方面，锁存电路43同时锁存来 自于锁存电路42的图像数据9。锁存电路43将锁存的图像数据9顺序 地从左到右传输至伽马校正电路44。接下来，将从锁存电路43传输至 伽马校正电路44的10位的图像数据作为图像数据9a以与发送至数据 驱动器IC8的图像数据9区分。伽马校正电路44、参数存储单元45A、 45B和选择器46作为伽马 校正电路操作，用于通过对图像数据9a进行伽马校正来生成伽马校正 的数据10。在本实施例中，图像数据9a是IO位的数据，而伽马校正 的数据10是12位的数据。
参数存储单元45A包括用于利用伽马曲线"A"进行近似伽马校 正操作的计算参数并且参数存储单元45B包括用于利用伽马曲线"B" 进行近似伽马校正操作的计算参数。选择器46选择参数存储单元45A 和45B中的一个，并将选择的一个连接至伽马校正电路44。伽马校正 电路44从选择的参数存储单元中获得计算参数，使用获得的计算参数 对图像数据9a进行近似伽马校正操作，并将最终的数据作为伽马校正 的数据10输出至锁存电路47。
锁存电路47、 48、电平转换器49、解码器50以及放大器电路51 用作驱动电路，该驱动电路响应于伽马校正的数据IO驱动连接至源输 出Sl至S720的数据线Dl至D720。
具体地，锁存电路47从伽马校正电路44接收伽马校正的数据10 并在其中存储接收到的伽马校正的数据10。锁存电路47顺序地从左到 右接收伽马校正的数据10。响应于选通信号STB，锁存电路48从锁存 电路47接收伽马校正的数据10并在其中存储接收到的伽马校正的数 据10。锁存电路48通过电平转换器49将锁存的伽马校正的数据10发 送至解码器50。解码器50对从锁存电路48接收到的伽马校正的数据 10进行D/A转换以生成与伽马校正的数据10的灰阶值相对应的模拟 电压信号。，放大器电路51通过从源输出S1至S720输出驱动电压来 驱动数据线Dl至D720。由放大器电路51产生的驱动电压具有与从解 码器50接收到的模拟电压信号的电压电平相对应的电压电平;基本上， 驱动电压的电压电平等于相应的模拟电压信号的电压电平。
图12A和12B示出了第四实施例的液晶显示1的示例性操作的时序图。应注意，图IOA和IOB应被认为在虚线处相互毗邻以组成一个 时序图。接下来，描述了与连接至栅极线G (2i+l)的主子像素和连接 至栅极线G (2i+2)的辅助子像素12B的驱动有关的操作。
第(2i-2)个水平期间
在第(2i-2)个水平期间中，将与连接至栅极线G (2i+l)的主子 像素12A和连接至栅极线G (2i+2)的辅助子像素12B相对应的图像 数据D (0RG1)至D (ORG360)传输至数据驱动器IC 8。然后，将 传输的图像数据D (0RG1)至D (ORG360)顺序地传输至与源输出 Sl至S360相对应的锁存电路42并在其中进行存储。
第(2i-l)个水平期间
在第(2i-l)个水平期间中，将与连接至栅极线G (2i+l)的主子 像素12A和连接至栅极线G (2i+2)的辅助子像素12B相对应的图像 数据D (ORG361)至D (ORG720)传输至数据驱动器IC 8。然后， 将传输的图像数据D (ORG361)至D (ORG720)顺序地传输至与源 输出S361至S720相对应的锁存电路42并在其中进行存储。
第(2i)个水平期间
在第(2i)个水平期间中，将存储在锁存电路42中的图像数据D (0RG1)至D (ORG720)传输至锁存电路43。锁存电路43将图像数 据D (0RG1)至D (ORG720)顺序地传输至锁存电路44。
在从锁存电路43接收图像数据D (0RG1)时，伽马校正电路44 对接收到的图像数据(0RG1)进行伽马校正。在第(2i)个水平期间 中，通过选择器34选择参数存储单元45A以允许访问存储在参数存储 单元45A的伽马曲线"A"的计算参数。伽马校正电路44从参数存储 单元45A中获得伽马曲线"A"的计算参数，使用获得的计算参数对从 锁存电路43接收到的图像数据D (0RG1)进行近似伽马校正操作， 并输出与图像数据D (0RG1)相对应的伽马校正的数据D (GA1)。
32将输出的伽马校正的数据D (GA1)存储在与源输出Sl相对应的锁存
电路47中。
用相同的方式对图像数据D (ORG2)至D (ORG720)也进行伽 马校正。因此，将用伽马曲线"A"校正的伽马校正的数据D (GA1) 至D (GA720)存储在与源输出Sl至S720相对应的锁存电路47中。
第(2i+l)个水平期间
当在第(2i+l)个水平期间的消隐期间中选通信号STB被上拉到高 电平时，锁存电路48锁存存储在锁存电路47中的伽马校正的数据D (GA1)至D (GA720);将伽马校正的数据D (GA1)至D (GA720) 从锁存电路47传输至锁存电路48。
当将伽马校正的数据D (GA1)至D (GA720)传输至锁存电路 48时，依赖于传输的伽马校正的数据D (GA1)至D (GA720)驱动 源输出S1至S720，并且栅极线G(2i+1)被上拉。结果，依赖于由利用 伽马曲线"A"的伽马校正生成的伽马校正的数据D(GA1)至D(GA720) 驱动连接至栅极线G(2i+1)的主子像素12A。
与伽马校正的数据D (GA1)至D (GA720)至锁存电路48的传 输并行地，伽马校正电路44利用伽马曲线"B"对图像数据D (0RG1) 至D (ORG720)进行伽马校正。具体地，在第(2i+l)个水平期间中， 通过选择器34选择参数存储单元45B以允许访问存储在参数存储单元 45B中的伽马曲线"B"的计算参数。伽马校正电路44从参数存储单 元45B中获得伽马曲线"B"的计算参数，使用获得的计算参数对从相 应的锁存电路43中接收到的图像数据D (0RG1)进行近似伽马校正 操作，并输出与图像数据D(0RG1)相对应的伽马校正的数据D(GB1)。 将输出的伽马校正的数据D (GB1)存储在与源输出Sl相对应的锁存 电路47中。用相同的方式对图像数据D (ORG2)至D (ORG720)也进行伽 马校正。因此，将用伽马曲线"B"校正的伽马校正的数据D (GB1) 至D (GB720)存储在与源输出Sl至S720相对应的锁存电路47中。
第(2i+2)个水平期间
当在第(2i+2)个水平期间的消隐期间中选通信号STB被上拉到高 电平时，锁存电路48锁存存储在锁存电路47中的伽马校正的数据D (GB1)至D(GB720)。因此，将伽马校正的数据D(GB1)至D(GB720) 从锁存电路47传输至锁存电路48。
当将伽马校正的数据D (GB1)至D (GB720)传输至锁存电路 48时，依赖于传输的伽马校正的数据D (GB1)至D (GB720)驱动源 输出S1至S720，并且栅极线G(2i+2)被上拉。结果，依赖于由利用伽 马曲线"B"的伽马校正生成的伽马校正的数据D(GB1)至D(GB360) 驱动连接至栅极线G(2i+2)的辅助子像素12B。
利用上述过程，依赖于由利用伽马曲线"A"的伽马校正生成的伽 马校正的数据D (GA1)至D (GA720)驱动主子像素12A，并且依赖 于由利用伽马曲线"B"的伽马校正生成的伽马校正的数据D (GB1) 至D (GB720)驱动辅助子像素12B。
第四实施例的液晶显示装置，如第一至第三实施例的液晶显示装 置的情况一样，有效地减少了到数据驱动器IC 8的数据传输量。
尽管上述实施例中将参数存储单元45A和45B描述为存储用于进 行近似伽马校正操作的计算参数，但是可以替代地将与伽马曲线关联 的LUT (査找表)存储在参数存储单元45A和45B中。在该情况下， 伽马校正电路44执行表查找以从与关联的伽马曲线相对应的LUT中获 得与图像数据相对应的伽马校正的数据，并输出获得的伽马校正的数 据。显然，本发明不限于上述实施例，但是可在不脱离本发明的范围 况下进行修改和变化。
权利要求
1. 一种液晶显示装置，包括液晶显示面板；和数据驱动器IC，该数据驱动器IC驱动所述液晶显示面板，其中，所述液晶显示面板包括第一和第二栅极线；数据线；和像素，所述像素包括连接至所述数据线和所述第一栅极线的第一子像素以及连接至所述数据线和所述第二栅极线的第二子像素，其中，所述数据驱动器IC包括伽马校正电路，该伽马校正电路通过根据第一伽马曲线对外部接收到的图像数据进行伽马校正来生成第一伽马校正的数据，并且通过根据第二伽马曲线对所述图像数据进行伽马校正来生成第二伽马校正的数据；和驱动电路，该驱动电路在第一水平期间中响应于所述第一伽马校正的数据驱动所述数据线并且在所述第一水平期间接下来的第二水平期间中响应于所述第二伽马校正的数据驱动所述数据线。
2. 根据权利要求1所述的液晶显示装置，其中，所述伽马校正电 路包括存储单元，该存储单元存储与所述第一伽马曲线相关联的数据 以及与所述第二伽马曲线相关联的数据，并且其中，所述伽马校正电路通过使用与所述第一伽马曲线相关联的 所述数据来生成所述第一伽马校正的数据并且通过使用与所述第二伽 马曲线相关联的所述数据来生成所述第二伽马校正的数据。
3. 根据权利要求2所述的液晶显示装置，其中，与所述第一伽马 曲线相关联的所述数据包括第一计算参数，该第一计算参数指示所述 图像数据与所述第一伽马校正的数据的关联；其中，与所述第二伽马曲线相关联的所述数据包括第二计算参数，该第二计算参数指示所述图像数据与所述第二伽马校正的数据的关 联；其中，所述伽马校正电路进一步包括计数器，该计数器与所述图像数据的接收同步地操作；解码器，用于依赖于从所述计数器接收的计数值和所述图像数据选择所述参数存储单元的地址；和伽马校正电路，该伽马校正电路生成所述第一和第二伽马校正的数据，其中，当所述计数值为第一值时，所述解码器选择所述参数存储 单元的其中存储所述第一计算参数的地址，并且所述伽马校正电路由 通过使用所述第一计算参数的近似伽马校正操作生成所述第一伽马校 正数据，并且其中，当所述计数值为第二值时，所述解码器选择所述参数存储 单元的其中存储所述第二计算参数的地址，并且所述伽马校正电路由 通过使用所述第二计算参数的近似伽马校正操作生成所述第二伽马校 正数据。
4.根据权利要求2所述的液晶显示装置，其中，与所述第一伽马曲线相关联的所述数据包括第一 LUT，该第一 LUT指示所述图像数据与所述第一伽马校正的数据的关联；其中，与所述第二伽马曲线相关联的所述数据包括第二LUT,该第二 LUT指示所述图像数据与所述第二伽马校正的数据的关联； 其中，所述伽马校正电路进一步包括 计数器，该计数器与所述图像数据的接收同步地操作； 解码器，用于依赖于从所述计数器接收的计数值和所述图像数据选择所述参数存储单元的地址；和伽马校正电路，该伽马校正电路生成所述第一和第二伽马校正的数据，其中，当所述计数值为第一值时，所述解码器选择所述参数存储 单元的其中存储所述第一 LUT的地址，并且从所述伽马校正电路输出从所述第一 LUT获得的灰阶值作为所述第一伽马校正的数据，并且其中，当所述计数值为第二值时，所述解码器选择所述参数存储 单元的其中存储所述第二 LUT的地址，并且从所述伽马校正电路输出 从所述第二 LUT获得的灰阶值作为所述第二伽马校正的数据。
5. 根据权利要求1所述的液晶显示装置，其中，所述数据驱动器 IC进一步包括暂时存储电路，用于外部接收所述图像数据并且将所述 接收到的图像数据传输至所述伽马校正电路，其中，在所述第一水平期间之前的第三水平期间中，将所述图像 数据从所述暂时存储电路传输至所述伽马校正电路并且从所述传输的 图像数据生成所述第一伽马校正的数据，和其中，在所述第一水平期间中，将所述图像数据从所述暂时存储 电路再次传输至所述伽马校正电路并且从所述传输的图像数据生成所 述第二伽马校正的数据。
6. —种用于驱动液晶显示面板的数据驱动器IC，该液晶显示面板包括第一和第二栅极线；数据线；以及像素，该像素包括连接至所述数据线和所述第一栅极线的第一子像素和连接至所述数据线和所述第二栅极线的第二子像素，所述驱动器IC包括伽马校正电路，该伽马校正电路通过根据第一伽马曲线对外部接 收到的图像数据进行伽马校正来生成第一伽马校正的数据，并且通过 根据第二伽马曲线对所述图像数据进行伽马校正来生成第二伽马校正的数据；和驱动电路，该驱动电路在第一水平期间中响应于所述第一伽马校 正的数据驱动所述数据线并且在所述第一水平期间接下来的第二水平 期间中响应于所述第二伽马校正的数据驱动所述数据线。
7. 根据权利要求6所述的数据驱动器IC，其中，所述伽马校正电 路包括存储单元，该存储单元存储与所述第一伽马曲线相关联的数据 以及与所述第二伽马曲线相关联的数据，并且其中，所述伽马校正电路通过使用与所述第一伽马曲线相关联的 所述数据来生成所述第一伽马校正的数据并且通过使用与所述第二伽 马曲线相关联的所述数据来生成所述第二伽马校正的数据。
8. 根据权利要求7所述的数据驱动器IC，其中，与所述第一伽马曲线相关联的所述数据包括第一计算参数，该第一计算参数指示所述图像数据与所述第一伽马校正的数据的关联；其中，与所述第二伽马曲线相关联的所述数据包括第二计算参数， 该第二计算参数指示所述图像数据与所述第二伽马校正的数据的关联；其中，所述伽马校正电路进一步包括计数器，该计数器与所述图像数据的接收同步地操作；解码器，用于依赖于从所述计数器接收到的计数值和所述图像数据选择所述参数存储单元的地址；和伽马校正电路，该伽马校正电路生成所述第一和第二伽马校正的数据，其中，当所述计数值为第一值时，所述解码器选择所述参数存储 单元的其中存储所述第一计算参数的地址，并且所述伽马校正电路由通过使用所述第一计算参数的近似伽马校正操作来生成所述第一伽马 校正数据，并且其中，当所述计数值为第二值时，所述解码器选择所述参数存储 单元的其中存储所述第二计算参数的地址，并且所述伽马校正电路由 通过使用所述第二计算参数的近似伽马校正操作来生成所述第二伽马校正数据。
9. 根据权利要求7所述的数据驱动器IC，其中，与所述第一伽马 曲线相关联的所述数据包括第一 LUT，该第一 LUT指示所述图像数据 与所述第一伽马校正的数据的关联；其中，与所述第二伽马曲线相关联的所述数据包括第二LUT,该 第二LUT指示所述图像数据与所述第二伽马校正的数据的关联；其中，所述伽马校正电路进一步包括计数器，该计数器与所述图像数据的接收同步地操作；解码器，用于依赖于从所述计数器接收到的计数值和所述图像数据选择所述参数存储单元的地址；和伽马校正电路，该伽马校正电路生成所述第一和第二伽马校正的数据，其中，当所述计数值为第一值时，所述解码器选择所述参数存储 单元的其中存储所述第一 LUT的地址，并且从所述伽马校正电路输出 从所述第一LUT获得的灰阶值作为所述第一伽马校正的数据，并且其中，当所述计数值为第二值时，所述解码器选择所述参数存储 单元的其中存储所述第二 LUT的地址，并且从所述伽马校正电路输出 从所述第二 LUT获得的灰阶值作为所述第二伽马校正的数据。
10. 根据权利要求6所述的数据驱动器IC，其中，所述数据驱动 器IC进一步包括暂时存储电路，用于外部地接收所述图像数据并且将 接收到的图像数据传输至所述伽马校正电路，其中，在所述第一水平期间之前的第三水平期间中，将所述图像 数据从所述暂时存储电路传输至所述伽马校正电路并且从所述传输的 图像数据生成所述第一伽马校正的数据，并且其中，在所述第一水平期间中，将所述图像数据从所述暂时存储 电路再次传输至所述伽马校正电路并且从所述传输的图像数据生成所 述第二伽马校正的数据。
11. 一种驱动液晶显示面板的方法，所述液晶显示面板包括第一 和第二栅极线；数据线；以及像素，所述像素包括连接至所述数据线 和所述第一栅极线的第一子像素以及连接至所述数据线和所述第二栅 极线的第二子像素，所述方法包括将图像数据外部供给到数据驱动器IC;在所述数据驱动器IC中通过根据第一伽马曲线对所述图像数据进 行伽马校正来生成第一伽马校正的数据；在所述数据驱动器IC中通过根据第二伽马曲线对所述图像数据进 行伽马校正来生成第二伽马校正的数据；在第一水平期间中响应于所述第一伽马校正的数据驱动所述数据 线；以及在所述第一水平期间接下来的第二水平期间中响应于所述第二伽 马校正的数据驱动所述数据线。
全文摘要
用于驱动液晶显示面板的装置和方法。一种液晶显示装置设有液晶显示面板，和驱动液晶显示面板的数据驱动器IC。液晶显示面板包括第一和第二栅极线，数据线和像素，该像素包括连接至数据线和第一栅极线的第一子像素和连接至数据线和第二栅极线的第二子像素。数据驱动器IC包括伽马校正电路，通过根据第一伽马曲线对外部接收到的图像数据进行伽马校正来生成第一伽马校正的数据，并通过根据第二伽马曲线对该图像数据进行伽马校正来生成第二伽马校正的数据；以及驱动电路，在第一水平期间中响应于第一伽马校正的数据驱动数据线并且在第一水平期间接下来的第二水平期间中响应于第二伽马校正的数据驱动数据线。
文档编号G09G3/36GK101458908SQ200810183898
公开日2009年6月17日 申请日期2008年12月15日 优先权日2007年12月13日
发明者堀良彦, 梅田谦吾 申请人:恩益禧电子股份有限公司