数据驱动器和显示装置的制作方法

专利名称：数据驱动器和显示装置的制作方法
技术领域：
本发明涉及一种数据驱动器和一种显示装置。更具体地，本发 明涉及一种能够在显示面板上提供所需图像的数据驱动器和一种 具有该数据驱动器的显示装置。
背景技术：
典型地，液晶显示器(LCD)包括显示图像的液晶显示面板。 LCD分为多晶硅型LCD和无定形硅型LCD。
在多晶硅型LCD中，通过薄膜工艺在液晶显示面板上集成了 将栅极信号施加至液晶显示面板的栅极驱动器和将伽马电压施加 至液晶显示面板的数据驱动器。另外，不同的部件(例如时序控制 器、伽马电压产生器等等)进一步集成在液晶显示面板上。
数据驱动器包括移位寄存器、锁存器、转换器和输出緩沖器。 转换器从伽马电压产生器接收多个伽马电压。转换器在来自时序控 制器的数据信号的触发下从多个伽马电压中选择一个伽马电压，并 输出所选的伽马电压。在转换器中，伽马电压线与数据信号线相交。因此，它们之间 不必要的耦合随同数据信号的逻辑状态的改变 一起改变了伽马电 压。结果，转换器不能输出正确的伽马电压，且液晶显示面板不能 显示出与所需灰度一致的图像。

发明内容
本发明提供了一种能阻止由灰度显示器上的电干扰造成的图 像退化的数据驱动器，以及一种采用该数据驱动器的显示装置。
一种数据驱动器，包括反相器、转换器和输出緩冲器。反相器 将来自第 一组数据信号的第 一数据信号反相，以产生反相的第 一数 据信号。该反相器位于转换器和锁存器之间。转换器包括第一转换 电路和第二转换电路。第一转换电路将来自第二组数据信号的第二
数据信号转换为第一伽马电压。第二转换电路将反相的第一lt据信 号再次反相，并将反相的第一数据信号转换为第二伽马电压。输出 緩冲器储存并输出从转换器输出的第 一伽玛电压和第二伽马电压。
本发明的 一个优点是用户可以忽略由翁:据^言号的不必要的耦 合引起的伽马电压变化而看到正常图像。


结合附图，参考下面的详细说明将很容易看出本发明的上述和 其它优点。
图1是示出了根据本发明的数据驱动器的一个示例性实施例的 框图。
图2是示出了图1中所示的转换器的电路结构的电路图。图3是示出了才艮据本发明的一个实施例的显示装置的另一示例 性实施例的框图。
图4是示出了图3中所示的数据驱动器的框图。
具体实施例方式
在下文中，将参考附图详细说明本发明。
图1是示出了根据本发明的一个实施例的数据驱动器的示例性 实施例的才医图。
参考图1,数据驱动器100包括移位寄存器110、锁存器部件 120、反相器部件130、转换器部件140、以及输出緩冲器部件150。
移位寄存器110包括k个(k是等于或大于2的自然数)级 (stage )。在本示例性实施例中，作为实例描述了 4个级SRC1、 SRC2、 SRC3、 SRC4。时钟信号CKH施加至移位寄存器110的每 个级，且水平起始信号STH施加至第一级SCR1。当第一级SRC1 响应于水平起始信号STH开始工作时，四个级SRC1、 SRC2、 SRC3 和SRC4响应于时钟信号CKH顺序地输出四个控制信号。
锁存器部件120包括--对应地连接至k个SRC级的k个锁
存器，使得第一锁存器121连接至SRC1级等等。K个锁存器响应 于来自k个级的连续的控制信号，存储k个来自I-data的数据信号。 在本示例性实施例中，每个数据信号均有6位数据。
锁存器部件120将来自I-data中k个数据信号的第一组的第一 数据信号提供至反相器部件130,并提供来自I-data中k个数据信 号的第二組的第二数据信号。例如，第一组可以包括I-data中的偶 数数据信号，第二组可以包括奇数数据信号。反相器部件130包括k/2个反相器，例如，131是一个反相器。 反相器部件130将来自锁存器部件120的k/2个数据信号反相，并 将它们施加至转换器部件140。
转换器部件140包括多个第一转换电路141和多个第二转换电 路142。第一转换电路141将第二数据信号转换为第一伽马电压， 而第二转换电路142将经反相的数据信号再次反相(re-invert)并 将其转换为第二伽马电压。在本示例性实施例中，第二转换电路142 相对于第一转换电路141反相。
转换器部件140接收以恒定电压电平连续增加的2J个伽马电 压。在本示例性实施例中，j表示每个数据信号的位数。例如，当 每个数据信号有6位时，转换器部件140接收64个伽马电压VI ~ V64。在下文中将参考图2描述转换器部件140的详细电路结构。
输出緩冲器部件150包括k个运算放大器151。输出緩冲器部 件150暂时存4诸来自转:换器部件140的k个伽马电压，并将它们同 时输出。
图2是示出了图1中所示的转换器的电路结构的电路图。在图 2中，只显示了第一转换电路中的一个第一转换电路和第二转换电 路中的一个第二转换电路。
参考图2,转换器部件140包括用于接收2」个连续增加的伽马 电压(…、V61、 V62、 V63、 V64)的2J个仂口马电压线(…、VL61、 VL62、 VL63、 VL64 )。在本示例性实施例中，作为实例描述了四 个伽马电压线VL61、 VL62、 VL63和VL64和四个伽马电压V61、 V62、 V63和V64。 2*个伽马电压线VL61、 VL62、 VL63和VL64 共同(commonly )连4妄至第一转换电3各141和第二转换电^各和142。第一转换电路141包括多个第一伽马电压选4奪电路141c,并输 出第一伽马电压。第二转换电路142包括多个第二伽马电压选择电
3各142c,并举lr出第二仂。马电压。
每个第一伽马电压选4奪电路141c均位于施加有第2i个伽马电 压的第(2i)个伽马电压线和施加有第(2i-l)个伽马电压的第(2i -l)个伽马电压线之间。因此，每个第一伽马电压选择电路141c 均可以响应于第二数据信号而输出第(2i)个伽马电压或第(2i - 1 ) 个伽马电压。在本示例性实施例中，i是介于1和j之间的自然数(包
括1和j )。
每个第一伽马电压选4奪电^各141c均包4舌第一电压选择部件 141a和第一开关部〗牛141b。第一电压选择部^f牛141a响应于收到的 第二信号的LSB (最低有效位)D0，输出第(2i)个伽马电压或第 (2i - 1 )个伽马电压。
如图2所示，第一电压选择部件141a包括第一N-型晶体管NT1 和第一 P-型晶体管PT1。第一N-型晶体管NT1包括控制端，连 接至接收第二数据信号的LSB D0的第一信号线；输入端，接收来 自第(2i)个伪。马电压线的第(2i)个伽马电压，以及$箭出端，连 4妄至第一电压选择部件141a的输出端。第一P-型晶体管PT1包括 控制端，连接至用于接收第二数据信号的LSB D0的第一信号线； 输入端，4妾收来自第(2i-1)个伽马电压线的第(2i-l)个伽马 电压；以及输出端，连接至第一电压选择部件141a的输出端。
当假设第二数据信号有6位时，第一开关选择部件141b响应 于4妄收到的第二凄t据信号的剩余五位Dl、 D2、 D3、 D4和D5，将 来自第一电压选择部件141a的伽马电压传输至输出緩冲器部件 150,或阻止来自第一电压选择部件141a的伽马电压。最终，第一 开关部件141b包括第一、第二、第三、第四和第五晶体管ST1、ST2、 ST3、 ST4和ST5，它们串联连接在第一电压选择部件141a 的输出端和输出緩冲器部件150 (见图1)的输入端OPin之间。
第一到第五晶体管ST1 ~ ST5的控制端分别与接收第二数据信 号的剩余五位D1 ~D5的第一到第五信号线电连接。因此，根据剩 余五位的逻辑状态将第一到第五晶体管ST1 -ST5导通或截止，从 而传输或阻止从第一电压选择部件141a输出的伽马电压。
每个第二伽马电压选4奪电路142c均位于2」'个伽马电压线中的 第(2i)个伽马电压线和第(2i-l)个伽马电压线之间。因此，每 个第二伽马电压选择电路142c均可以响应于第一数据信号，输出 第(2i)个伽马电压或第(2i-l)个伽马电压。
每个第二伽马电压选择电路142c均包括相对于第一电压选择 部件141a反相的第二电压选择部件142a和相对于第一开关部件 141b反相的第二开关部件142b。第二电压选择部件142a响应于反 相的第一数据信号的LSB D0，输出第(2i)个或第(2i-l)个伽 马电压。开关部件142b响应于反相的第一凄t据信号的剩余五位 Dl ~D5，将从第二电压选择部件142a输出的伽马电压传输至输出 緩冲器150,或阻止从第二电压选择部件142a输出的伽马电压。
如图2所示，第二电压选择部件142a包括第二P-型晶体管PT2 和第二N-型晶体管NT2。第二P-型晶体管PT2包括控制端，连 接至接收反相的第一数据信号的LSB D0的第六信号线；输入端， 4妻收来自第(2i)个伽马电压线的第(2i)个伽马电压；以及^T出 端，连接至第二电压选择部件142a的输出端。第二N-型晶体管NT2 包括控制端，连接至接收反相的第 一数据信号的LSB DO的第六 信号线；输入端，接收来自第(2i-1 )个伽马电压线的第(2i-l) 个伽马电压；以及输出端，连接至第二电压选择部件142a输出端。当假设第一数据信号有6位时，第二开关部件142b响应于反 相的第一数据信号的剩余五位D1、 D2、 D3、 D4和D5，将来自第 二电压选4奪部件142a的伽马电压传输至4lT出纟爰冲器部件150，或阻 止来自第二电压选择部件142a的伽马电压。最终，第二开关部件 142b包括第六、第七、第八、第九和第十晶体管ST6、 ST7、 ST8、 ST9和STIO,它们串联连接在第二电压选4奪部件142a的输出端和 输出緩冲器部件150的输入端OPin之间。
第六到第十晶体管ST6-ST10的控制端分别与接收第一数据 信号的剩余五位D1 ~D5的第六到第十信号线电连接。因此，根据 剩余五位的逻辑状态将第六到第十晶体管ST6 ~ ST10导通或截至， 从而传输或阻止从第二电压选择部件142a输出的伽马电压。
当第二数据信号"111111"施加至第一转换电路141时，包含 在第一伽马电压选择电路141c中的第一电压选择部件141a响应于 LSBDO的逻辑高电平"1"，输出两个伽马电压中相对较大的电压。 同样，由于响应于第二凄t据信号的剩余五位Dl ~D5的逻辑状态
"11111"而将最终第一开关部件141b的第一到第五晶体管ST1、 ST2、 ST3、 ST4和ST5导通，i丈只有/人最终第一电压选4奪部件141a 输出的第64个伽马电压V64可以施加至输出緩沖器150。因此， 对应于逻辑状态为"111111"的第二数据信号，第一转换电路141 可以选4奪第64个仂。马电压V64。
同时，作为本发明的一个实例，逻辑状态为"111111"的第一 数据信号经反相器部件130反相，使得逻辑状态为"000000"的反 相的第一数据信号施加至第二转换电路142。第二伽马电压选择电 路142c中的第二电压选择部件142a响应于LSB DO的逻辑高电平 "0"，输出两个伽马电压中相对4交高的电压。然而，由于响应于反 相的第一数据信号的剩余五位Dl-D5的逻辑状态"00000"而将 最纟冬第二开关部〗牛142b的第六到第十晶体管ST6、 ST7、 ST8、 ST9和STIO导通，故只有从最终第二电压选4奪部件142a输出的第64 个伽马电压V64可以施加至输出緩沖器150。因此，在接收逻辑状 态为"000000"的反相的第一凄t据信号之后，对应于逻辑状态为 "111111"的第一凄史据信号，第二转换电i 各142可以选择出第64 个伪。马电压V64。
如上面所描述的，当在逻辑状态"111111"下产生第一数据信 号和第二数据信号以用6位显示64个灰度级时，第一转换电路141 4妄收到逻辑状态为"111111"的第二数据信号，而第二转换电路142 接收到逻辑状态为"000000"的反相的第一数据信号。从而，施加 至伽马电压线的伽马电压通过逻辑状态为"111111"的第二H据信 号与第一转换电if各141中的上升方向相耦合。具体i也，因为连"l妄至 LSB的电路具有比其它电路更复杂的结构，伽马电压的变化由于耦 合效应而在LSB具有"1"的逻辑状态时比在LSB具有"0"的逻 辑状态时增加的更多。伽马电压通过逻辑状态为"000000"的反相 的第一数据信号与第二转换电路142中的下降方向相耦合。因此， 当显示64个灰度级时，比施加至第64个伽马电压线VL64的正常 的第64个伽马电压更高的第一伽马电压是来自第一转」换电^各141 的输出，比正常的第64个伽马电压更低的第二伽马电压是来自第 二转换电路142的东#出。
然而，乂人第一转换电^各141和第二转才奂电路142输出的第一伽 马电压和第二伽马电压施加至显示面4反之后，由于耦合效应，它们 4皮此偏移。因此，对应于正常显示在显示面一反上的第64个伽马电 压V64,用户 一夸看到64个灰度级。
总之，当第一转换电路141和第二转换电路142具有彼此反相 的电路结构时，用户将不管由信号线和伽马电压线之间的耦合造成 的伽马电压变化而看到正常图4象。图3是示出了根据本发明的显示装置的另一示例性实施例的框 图，而图4是示出了图3中使用的数据驱动器的框图。
参考图3，显示装置包括包含基板的液晶显示面板200,其上 配置有显示部件210， 4册极驱动器220和H据驱动器230布置在基 4反上并》i:置在与显示部ff 210相邻的4立置。
显示部件210包括多个栅极线GL1 ~ GLn、多个数据线DL1 ~ DLm和多个像素。棚-极线GL1 ~ GLn与凄t据线DL1 ~ DLm绝缘， 并横跨数据线至像素区。像素布置在像素区内。
每个像素包括连接至对应的栅极线和对应的数据线的薄膜晶 体管Tr，以及连接至薄膜晶体管Tr的输出端的液晶电容器Clc。尽 管在图3中未显示，但每个像素还可以包括存储电容器。
栅极驱动器220和数据驱动器230通过应用薄膜工艺而直接集 成在基板上，以在显示部件210中形成像素。栅极驱动器220与栅 极线GL1 - GLn电连接，而数据驱动器230与数据线DL1 ~ DLm 电连接。
显示装置还包括输出控制信号以驱动棚-极驱动器220和数据驱 动器230的时序控制器240和将多个伽马电压VI ~ V64施加至数 据驱动器230的伽马电压产生器250。在本示例性实施例中，时序 控制器240和伽马电压产生器250通过薄膜工艺直4妄集成在基4反 上。
时序控制器240接收控制信号O-CS和图像信号O-Data，然后 将纵向起始信号STV和时钟信号CKV施加至栅极驱动器220,将 水平起始信号STH和时钟信号STH施加至凄t据驱动器230。栅极驱动器220包括移位寄存器，其中有多个级彼此连接。移 位寄存器接收栅极导通电压Von和栅极截止电压Voff,响应于纵向 起始信号STV开始工作，并响应于时钟信号CKV顺序地输出栅极 导通电压Von。
数据驱动器230具有如图4所示的电路结构。数据驱动器230 包括移位寄存器110、锁存器部件120、反相器部件130、转换器部 件140、输出緩沖器部件150和传输选通电路160。在图4中，相 同的参考标号表示如图1中相同的元件，因此在这里省略了相同元 件的详细描述。
传输选通电i 各160位于输出緩冲器部件150和布置在显示部件 210上的凄t据线DL1 ~ DLm之间。传输选通电路160接收来自输出 緩沖器部件150的k个伽马电压并多路传输这k个伽马电压。
作为本发明的一个实例，数据线DLl DLm分为第一、第二 和第三组。即，第一组包括第(3k-2)个数据线，第二组包括第 (3k-1)个数据线，并且第三组包括第(3k)个数据线。在本示 例性实施例中，k是等于或大于1的自然数，并且k等于m/3。
因此，传输选通电路160选择第一组的凄t据线来传^T k个伽马 电压，然后选择第二组的数据线来传输k个伽马电压，最后选择第 三组的数据线来传输k个伽马电压。
包含在数据驱动器230中的转换器部件140具有与图2所示相 同的电路结构。换句话说，转换器部件140包括具有彼此反相的电 路结构的第一转换电路141和第二转换电路142。因此，尽管伽马 电压通过信号线和伽马电压线之间的耦合而变化，但用户将不管伽 马电压变化而看到正常的图^f象。尽管描述了本发明的示例性实施例，但是应理解的是，本发明 不应限定于这些示例性实施例，而是本领域普通技术人员可以在不 背离如下所主张的本发明的精神和范围的条件下做各种改变和修正。
权利要求
1.一种数据驱动器，包括反相器，将包含在第一组数据信号中的第一数据信号反相，以产生反相的第一数据信号；转换器，包括第一转换电路和第二转换电路，所述第一转换电路将包含在第二组数据信号中的第二数据信号转换为第一伽马电压，而所述第二转换电路连接至所述反相器，并将所反相的第一数据信号再次反相，以将所述的再次反相的第一数据信号转换为第二伽马电压；以及输出缓冲器，连接至所述第一转换电路和所述第二转换电路，以存储并输出从所述转换器输出的所述第一伽马电压和所述第二伽马电压。
2. 根据权利要求1所述的数据驱动器，其中，每个所述数据信号 均具有j位数据(j是等于或大于1的自然数)，并且所述转换 器还包括分別施加有3个伽马电压的2」个伽马电压线。
3. 根据权利要求2所述的数据驱动器，其中，所述2」'个伽马电 压线共同连4姿至所述第一转换电if各和所述第二转换电5各。
4. 根据权利要求2所述的数据驱动器，其中，所述第一转换电路 包括多个第一伽马电压选捧电路，以响应于所述第二凄t据信号而从所述2j个伽马电压中选择所述第一伽马电压，而所述第 二转换电路包括多个第二伽马电压选择电路，以响应于所述第 一凌丈据信号而乂人所述2j个伽马电压中选择所述第二伽马电压。
5. 根据权利要求4所述的数据驱动器，其中，每个所述第一伽马 电压选4奪电5各均位于所述2j个伽马电压线中的施加有第(2i) 个伽马电压的第(2i)个伽马电压线(i是等于或大于1的自 然数)和施加有第(2i-l)个伽马电压的第(2i-l)个伽马 电压线之间，而每个所述第二伽马电压选择电3各均位于所述 2j个伽马电压线中的所述第(2i)个伽马电压线和所述第(2i -1 )个伪口马电压线之间。
6. 根据权利要求5所述的数据驱动器，其中，每个所述第一伽马 电压选纟奪电路均包括第一电压选择部件，响应于所述第二数据信号的LSB(最 低有效位)而输出所述第(2i)个伽马电压或所述第(2i-l) 个仂u马电压；以及第一开关部件，位于所述第一电压选择部件和所述输出 緩冲器之间，所述第 一开关响应于所述第二数据信号的剩余位 而将来自所述第一电压选择部件的伽马电压输出至所述输出 緩冲器，或阻止来自所述第一电压选择部件的伽马电压；以及其中，每个所述第二伽马电压选择电路均包括第二电压选择部件，响应于所反相的第 一数据信号的 LSB (最《氐有效位)而输出所述第(2i)个伽马电压或所 述第(2i-l)个伽马电压，所述第二电压选择部件相对 于所述第一电压选择部件反相；以及第二开关部件，位于所述第二电压选择部件和所述输 出緩冲器之间，所述第二开关部件响应于所反相的第 一数 据信号的剩余位而将来自所述第二电压选择部件的伽马 电压输出至所述输出緩沖器，或阻止来自所述第二电压选 冲奪部件的伽马电压，所述第二开关部件相对于所述第一开 关部4牛反才目。
7. 根据权利要求6所述的数据驱动器，其中，所述第一电压选择 部件包括第一 N-型晶体管，具有用于接收所述第二数据信号的 LSB位的控制端、用于接收来自所述第(2i)个伽马电压线的 所述第(2i)个伽马电压的输入端、以及连接至所述第一电压 选捧部件输出端的输出端；以及第一 P-型晶体管，具有用于接收所述第二数据信号的 LSB位的控制端、用于接收来自所述第(2i-l)个伽马电压 线的所述第(2i-1 )个伽马电压的$俞入端、以及连4妄至所述 第一电压选择部件输出端的输出端，以及其中，所述第二电压选择部件包括第一 P-型晶体管，具有用于接收所述反相的第一数据信 号的LSB位的控制端、用于接收来自所述第(2i)个伽马电 压线的所述第(2i)个伽马电压的输入端、以及连接至所述第 二电压选择部件输出端的输出端；以及第一 N-型晶体管，具有用于接收所述反相的第一数据信 号的LSB位的控制端、用于接收来自所述第(2i - 1 )个伽马 电压线的所述第(2i-1 )个伽马电压的输入端、以及连接至 所述第二电压选择部件输出端的输出端。
8. 根据权利要求6所述的数据驱动器，其中，所述第一开关部件 包括串联连接在所述第一电压选择部件的输出端和所述输出 緩冲器的输入端之间的j _ 1个晶体管(j是等于或大于2的自 然凄t),而所述第二开关部件包括连4妄在所述第二电压选4奪部 件的输出端和所述输出緩沖器的输入端之间的j - 1个晶体管。
9. 根据权利要求1所述的数据緩冲器，其中，所述第一组数据信 号包括偶数数据信号，而所述第二组数据信号包括奇数数据信 号。
10. 根据权利要求1所述的数据驱动器，还包括移位寄存器，包含彼此连接的多个级，用于顺序地输出 控制信号；以及锁存器，响应于从所述移位寄存器输出的所述控制信号 而存储所述数据信号，其中，所述锁存器将包含于所述第一组 中的所述第 一数据信号施加至所述反相器，并将包含于所述第 二组中的所述第二数据信号施加至所述转换器。
11. 一种显示装置，包括栅极驱动器，顺序地输出多个栅极电压；数据驱动器，车lr出多个伽马电压；以及显示部^f牛，响应于所述4册纟及电压而显示^j"应于所述伪口马 电压的图l象；其中，所述数据驱动器包括反相器，将来自第 一组数据信号的第 一数据信号反相， 以产生反相的第 一数据信号；转换器，包括第一转换电路和第二转换电路，所述第一 转换电路将包含于第二组数据信号中的第二数据信号转换为 第一伽马电压，而所述第二转换电路连接至所述反相器，并将 所反相的第一数据信号再次反相，以将所述的再次反相的第一 数据信号转换为第二伽马电压；以及输出緩沖器，连接至所述第一转换电路和所述第二转换 电路，以存储和输出从所述转换器输出的所述第 一伽玛电压和 所述第二伽马电压。
12. 根据权利要求11所述的显示装置，其中，每个所述数据信号 均具有j位数据(j是等于或大于1的自然数)，并且所述转换 器还包括分别施加有力个伽马电压的2」个伽马电压线。
13. 根据权利要求12所述的显示装置，还包括将所述2J个伽马电 压施加至所述2j个仂n马电压线的伪口马电压产生器。
14. 根据权利要求12所述的显示装置，其中，所述第一转换电路 包4舌多个第一伽马电压选择电路，以响应于所述第二凄t据4言号 而从所述2」个伽马电压中选择所述第一伽马电压，而所述第 二转换电路包括多个第二伽马电压选择电路，以响应于所述第 一数据信号而从所述2j个伽马电压中选择所述第二伽马电压。
15. 根据权利要求14所述的显示装置，其中，每个所述第一伽马 电压选择电^各均位于所述2j个伽马电压线中的施加有第(2i) 个伽马电压的第(2i)个伽马电压线(i是等于或大于1的自 然数)和施加有第(2i-l)个伽马电压的第(2i-1)个伽马 电压线之间，而每个所述第二伽马电压选择电路均位于所述 2j个仂a马电压线中的所述第(2i)个伪n马电压线和所述第(2i - 1 )个伽马电压线之间。
16. 根据权利要求15所述的显示装置，其中，每个所述第一伽马 电压选择电路均包括第一电压选择部件，响应于所述第二数据信号的LSB(最 j氐有效位)而输出所述第(2i)个伽马电压或所述第(2i-l) 个伪口马电压；以及第一开关部件，位于所述第一电压选择部件和所述输出 緩沖器之间，所述第 一开关部件响应于所述第二数据信号的剩 余位而将来自所述第 一电压选择部件的伽马电压输出至所述 输出緩冲器，或阻止来自所述第 一 电压选择部件的伽马电压， 以及其中，每个所述第二伽马电压选择电路均包括第二电压选择部件，响应于所反相的第 一凄史据信号的LSB (最〗氐有效位)而输出所述第(2i)个伽马电压或所述第(2i -1)个伽马电压，所述第二电压选择部件相对于所述第一电 压选4奪部件反相；以及第二开关部件，位于所述第二电压选择部件和所述输出 緩沖器之间，所述第二开关部件响应于所反相的第 一数据信号 的剩余位而将来自所述第二电压选择部件的伽马电压输出至 所述输出緩冲器，或阻止来自所述第二电压选择部件的伽马电 压，所述第二开关部件相对于所述第一开关部件反相。
17. 根据权利要求11所述的显示装置，其中，所述数据驱动器还 包括移位寄存器，包含彼此连接的多个级，用于顺序地输出 控制信号；以及锁存器，响应于从所述移位寄存器输出的所述控制信号 而存储所述数据信号，其中，所述锁存器将来自所述第一组的 所述第一数据信号施加至所述反相器，并将来自所述第二组的 所述第二数据信号施加至所述转换器。
18. 根据权利要求17所述的显示装置，其中，所述显示部件包括 kxn个数据线，而所述数据驱动器还包括位于所述输出緩冲 器和所述显示部件之间的传，命选通电3各，以响应于k个传l命选 通信号而顺序地将所述伽马电压施加至具有n个凄t据线的k 个组。
19. 根据权利要求11所述的显示装置，其中，所述栅极驱动器和 所述ft据驱动器直接集成在布置有所述显示部件的基板上。
20. 根据权利要求11所述的显示装置，其中，所述第一组数据信 号包括偶数数据信号，而所述第二组数据信号包括奇数数据信
全文摘要
本发明设计一种数据驱动器，其中，反相器将来自第一组数据信号的第一数据信号反相。转换器包括第一和第二转换电路。第一转换电路将包含于第二组数据信号的第二数据信号转换为第一伽马电压。第二转换电路具有相对于第一转换电路反相的电路结构。第二转换电路将反相的第一数据信号转换为第二伽马电压。输出缓冲器储存从转换器输出的第一和第二伽马电压，然后将其输出。因此，尽管伽马电压受到信号线和伽马电压线之间的耦合干扰，但是用户能忽略伽马电压的变化而得到正常图像。本发明涉及一种显示面板应用方面的电荷捕获存储器(charge-trapping memories)。
文档编号G09G3/36GK101609654SQ20091000018
公开日2009年12月23日 申请日期2009年1月15日 优先权日2008年6月17日
发明者丁源昶, 詹志锋 申请人:三星电子株式会社