专利名称：运算放大器、显示面板驱动器和显示装置的制作方法
技术领域：
本发明涉及运算放大器以及显示面板驱动器和包含显示面板驱动器的显示装置， 并且具体地，涉及运算放大器的输出级构造。
背景技术：
运算放大器是在模拟信号处理中的基本构件。虽然传统的运算放大器基于双极晶体管，但是近来的运算放大器基于MOS晶体管。特别是在其中单片集成CMOS逻辑电路和模拟电路的集成电路中需要由MOS晶体管组成的运算放大器。而且，为了满足低压操作的需求，轨到轨操作是MOS运算放大器的不可缺少的要求。以下，将描述执行轨到轨操作的MOS 运算放大器的构造和操作的示例。
图1是示出在日本专利申请公报No. S61-35004中公开的运算放大器构造，具体地说，输出级构造的电路图。图1中所示的运算放大器101具有放大器102和输出级103。输出级103包括PMOS晶体管MP5、MP6、匪OS晶体管丽5、MN6、偏置电压源104、105和恒流源 13和14。放大器102具有连接到输入端子Vin的输入和连接到NMOS晶体管MN6的栅极的输出。放大器102作为运算放大器101的输入级而操作。PMOS晶体管MP6具有连接到正电源线Vdd的源极和连接到输出端子Vout的漏极。NMOS晶体管MN6具有连接到负电源线 (地线)Vss的源极和连接到输出端子Vout的漏极。匪OS晶体管丽5具有连接到匪OS晶体管丽6的栅极和连接到PMOS晶体管MP6的栅极的漏极。PMOS晶体管MP5具有连接到PMOS晶体管MP6的栅极的源极和连接到NMOS晶体管MN6的栅极的漏极。偏置电压源104连接在PMOS晶体管MP5的栅极和正电源线Vdd之间，并且偏置电压源105连接在NMOS晶体管丽5的栅极和负电源线Vss之间。偏置电压源 104将PMOS晶体管MP5的栅极偏置到比正电势Vdd低了电压Vbpi的电压电平。同时，偏置电压源105将NMOS晶体管丽5的栅极偏置到比负电势Vss高了电压Vbni的电压电平。PMOS 晶体管MP5和NMOS晶体管MN5因此偏置操作作为浮动电流源。恒流源13连接在正电源线 Vdd和NMOS晶体管MP5的源极之间。恒流源14连接在负电源线Vss和NMOS晶体管丽5的源极之间。在输出级103中的NMOS晶体管MN6和PMOS晶体管MP6执行AB类操作。用于实现AB类操作的空载电流取决于偏置电压源104、105和作为浮动电流源操作的PMOS晶体管 MP5和NMOS晶体管丽5的操作。偏置电压源104、105和浮动电流源被设计如下首先，连接在正电源线Vdd和PMOS晶体管MP5的栅极之间的偏置电压源104的电压Vbpi被选择为等于PMOS晶体管MP6和MP5的栅极-源极电压的和，即，满足下面的等式(1)。Vbpi = VGS(MP6)+VGS(MP5)(1)应当注意，MOS晶体管的栅极-源极电压Ves通常由下面的等式表示Vos= +(2)其中，通过下面的等式定义在等式O)中的参数β
权利要求
1.一种运算放大器，包括高侧输出晶体管，所述高侧输出晶体管连接在输出端子和正电源线之间； 低侧输出晶体管，所述低侧输出晶体管连接在所述输出端子和负电源线之间； 第一电容器元件，所述第一电容器元件连接在第一节点和所述输出端子之间； 第二电容器元件，所述第二电容器元件连接在第二节点和所述输出端子之间； 第一 PMOS晶体管，所述第一 PMOS晶体管具有连接到所述高侧输出晶体管的栅极的源极和连接到所述低侧输出晶体管的栅极的漏极；第一 NMOS晶体管，所述第一 NMOS晶体管具有连接到所述低侧输出晶体管的栅极的源极和连接到所述高侧输出晶体管的栅极的漏极；第二 PMOS晶体管，所述第二 PMOS晶体管具有连接到所述第一节点的源极和连接到所述高侧输出晶体管的栅极的漏极；以及第二 NMOS晶体管，所述第二 NMOS晶体管具有连接到所述第二节点的源极和连接到所述低侧输出晶体管的栅极的漏极，其中，所述第一和第二 PMOS晶体管的栅极共同地连接，并且被馈送有第一偏置电压，并且其中，所述第一和第二 NMOS晶体管的栅极公共地连接，并且被馈送有第二偏置电压。
2.根据权利要求1所述的运算放大器，其中，所述第一和第二偏置电压被调整为所述第二 PMOS晶体管和所述第二 NMOS晶体管在三极管区域中工作。
3.根据权利要求1或2所述的运算放大器，进一步包括放大器，所述放大器具有连接到所述第二 PMOS晶体管的源极或所述第二 NMOS晶体管的源极的输出。
4.根据权利要求1或2所述的运算放大器，进一步包括差分放大器，所述差分放大器具有非反相输入、反相输入、连接到所述第二 PMOS晶体管的源极的第一输出和连接到所述第二 NMOS晶体管的源极的第二输出。
5.根据权利要求1或2所述的运算放大器，进一步包括NMOS差分对，所述NMOS差分对包括具有共同地连接的源极的第三和第四NMOS晶体管；第一恒流源，所述第一恒流源从所述第三和第四NMOS晶体管的源极引出电流；第一电流镜，所述第一电流镜连接到所述第三和第四NMOS晶体管的漏极；PMOS差分对，所述PMOS差分对包括具有共同地连接的源极的第三和第四PMOS晶体管；第二恒流源，所述第二恒流源将电流提供到所述第三和第四PMOS晶体管的源极； 第二电流镜，所述第二电流镜连接到所述第三和第四PMOS晶体管的漏极； 其中，所述第四NMOS晶体管的漏极连接到所述第一节点，并且其中，所述第四PMOS晶体管的漏极连接到所述第二节点。
6.根据权利要求1所述的运算放大器，进一步包括 第三恒流源，所述第三恒流源向所述第一节点提供电流；以及第四恒流源，所述第四恒流源从所述第二节点引出电流。
7.根据权利要求5所述的运算放大器，进一步包括浮动电流源，所述浮动电流源连接在所述第三NMOS晶体管的漏极和所述PMOS晶体管的漏极之间。
8.一种用于驱动显示面板的显示面板驱动器，包括输出电路，所述输出电路驱动所述显示面板的数据线，所述输出电路包括运算放大器， 所述运算放大器包括高侧输出晶体管，所述高侧输出晶体管连接在连接到所述数据线的输出端子和正电源线之间；低侧输出晶体管，所述低侧输出晶体管连接在所述输出端子和负电源线之间； 第一电容器元件，所述第一电容器元件连接在第一节点和所述输出端子之间； 第二电容器元件，所述第二电容器元件连接在第二节点和所述输出端子之间； 第一 PMOS晶体管，所述第一 PMOS晶体管具有连接到所述高侧输出晶体管的栅极的源极和连接到所述低侧输出晶体管的栅极的漏极；第一 NMOS晶体管，所述第一 NMOS晶体管具有连接到所述低侧输出晶体管的栅极的源极和连接到所述高侧输出晶体管的栅极的漏极；第二 PMOS晶体管，所述第二 PMOS晶体管具有连接到所述第一节点的源极和连接到所述高侧输出晶体管的栅极的漏极；以及第二 NMOS晶体管，所述第二 NMOS晶体管具有连接到所述第二节点的源极和连接到所述低侧输出晶体管的栅极的漏极，其中，所述第一和第二 PMOS晶体管的栅极共同地连接，并且被馈送有第一偏置电压，并且其中，所述第一和第二 NMOS晶体管的栅极共同地连接，并且被馈送有第二偏置电压。
9.一种显示器，包括 显示面板；以及驱动器，所述驱动器包括输出电路，所述输出电路驱动所述显示面板的数据线， 其中，所述输出电路包括运算放大器，所述运算放大器包括高侧输出晶体管，所述高侧输出晶体管连接在连接到所述数据线的输出端子和正电源线之间；低侧输出晶体管，所述低侧输出晶体管连接在所述输出端子和负电源线之间； 第一电容器元件，所述第一电容器元件连接在第一节点和所述输出端子之间； 第二电容器元件，所述第二电容器元件连接在第二节点和所述输出端子之间； 第一 PMOS晶体管，所述第一 PMOS晶体管具有连接到所述高侧输出晶体管的栅极的源极和连接到所述低侧输出晶体管的栅极的漏极；第一 NMOS晶体管，所述第一 NMOS晶体管具有连接到所述低侧输出晶体管的栅极的源极和连接到所述高侧输出晶体管的栅极的漏极；第二 PMOS晶体管，所述第二 PMOS晶体管具有连接到所述第一节点的源极和连接到所述高侧输出晶体管的栅极的漏极；以及第二 NMOS晶体管，所述第二 NMOS晶体管具有连接到所述第二节点的源极和连接到所述低侧输出晶体管的栅极的漏极，其中，所述第一和第二 PMOS晶体管的栅极共同地连接，并且被馈送有第一偏置电压，并且其中，所述第一和第二 NMOS晶体管的栅极共同地连接，并且被馈送有第二偏置电压。
全文摘要
运算放大器、显示面板驱动器和显示装置。运算放大器包括分别在输出端子和正电源线间、在输出端子和负电源线间的高和低侧输出晶体管；分别在第一节点和输出端子间、在第二节点和输出端子间的第一和第二电容器元件；源极连接高侧输出晶体管的栅极且漏极连接低侧输出晶体管的栅极的第一PMOS晶体管；源极连接低侧输出晶体管的栅极且漏极连接高侧输出晶体管的栅极的第一NMOS晶体管；源极连接第一节点且漏极连接高侧输出晶体管的栅极的第二PMOS晶体管；源极连接第二节点且漏极连接低侧输出晶体管的栅极的第二NMOS晶体管。第一和第二PMOS晶体管的栅极、第一和第二NMOS晶体管的栅极分别被共同地连接且分别被馈送第一和第二偏压。
文档编号H03F3/45GK102163958SQ20111004312
公开日2011年8月24日 申请日期2011年2月21日 优先权日2010年2月19日
发明者岛谷淳, 西村浩一 申请人:瑞萨电子株式会社