驱动器ic及显示装置制造方法

驱动器ic及显示装置制造方法
【专利摘要】一种驱动器IC，能够满足芯片尺寸的小型化和对主处理器减轻负担双方，并且能够提高触摸检测精度。具有：控制电路，其在停止驱动电路的动作的非显示驱动期间生成基于触摸面板的检测定时，并且进行生成通过上述驱动电路驱动上述显示面板的显示驱动期间和上述非显示驱动期间的控制；和数据RAM，其以不足1显示帧的多个显示线的量保持显示数据。上述控制电路在1显示帧的期间，通过环绕地多次重复存储寻址操作，进行交替地生成上述显示驱动期间和上述非显示驱动期间的控制，其中，存储寻址操作用于在将从外部供给的显示数据写入到上述数据RAM的同时以比写入速度更快的速度从上述数据RAM读取所写入的显示数据并提供到驱动电路。
【专利说明】驱动器1C及显示装置

【技术领域】
[0001] 本发明涉及交替地生成显示驱动期间和非显示驱动期间来驱动显示面板的驱动 器1C，例如涉及适用于在显示面板上组入有触摸面板的面板模块的驱动控制的有效技术。

【背景技术】
[0002] 关于驱动显示面板的驱动器1C，存在搭载有能够暂时保持1帧量的图像数据的、 显示的数据RAM的驱动器1C。在显示静止图像的情况下，一边读取既已存储于数据RAM的1 帧量的图像数据一边对其进行显示，由此，能够停止基于主处理器对图像数据的逐次发送， 能够实现显示面板的低功耗化以及发送图像数据所需要的主处理器的负荷降低。
[0003] 若完全没有这样考虑的必要，则可以不具有在驱动器1C中占据大面积的数据 RAM。
[0004] 另外，在要减少数据RAM的芯片占据面积且尽量降低主处理器的负担的情况下， 搭载只具有与不足1帧的数条显示线相应的存储容量的显示用数据RAM (局部（partial) RAM)，对于更新频率高的显示区域的图像数据，始终使主处理器发送显示数据，但对于更新 频率低的显示区域的图像数据，能够一边读取局部RAM的数据一边对其进行显示。由此，能 够对移动电话中的接收状况、状态栏等显示更新频率低的部分的显示减少从主处理器的数 据发送量。
[0005] 此时，鉴于大多使用在显示面板上组入有触摸面板的面板模块的现状，由于显示 驱动时产生的动作噪声会降低触摸检测精度，因此，优选在停止显示驱动的期间进行触摸 检测。
[0006] 例如，在建立于该观点的专利文献1中，具有1帧量的数据RAM，以每数条线的区块 单位断续地进行图像显示，在来自驱动电路的显示驱动输出停止的期间进行触摸传感，由 此实现高触摸检测精度。像这样，由于以多个区块单位分时地驱动显示面板，所以在1帧量 的数据RAM中以区块单位存储图像数据。
[0007] 现有技术文献
[0008] 专利文献
[0009] 专利文献1 :日本特开2012-59265号公报


【发明内容】

[0010] 本发明人对以下事项进行了研究，在具有局部RAM这样的数据RAM的驱动器1C 中，在相对于显示驱动期间的非显示驱动期间进行触摸检测来提高触摸检测精度。
[0011] 根据该研究，在专利文献1中，为了以多个区块单位分时驱动显示面板，将图像数 据以区块单位存储到存储器中，但认为存储器是1帧量的存储器。在使用局部存储器的情 况下，必须进行以区块单位环绕（wrap around)地生成存储地址的控制等，对此完全没有考 虑。因此，在专利文1中，没有脱离使用1帧量的数据RAM来进行显示驱动和非显示驱动的 阶段，由于需要搭载1帧量的数据RAM，所以无法减小驱动器1C的电路规模或芯片尺寸。
[0012] 另一方面，在不具有显示用数据RAM的情况下，驱动器1C使主处理器断续地发送 显示数据，生成不进行显示驱动的期间，并在该非显示驱动期间进行触摸传感。例如，将按 每一个显示线周期从主处理器以字单位等发送且锁存于线锁存器的显示数据立刻用于在 下一显示线周期中由驱动电路进行的驱动。像这样，对于生成非显示驱动期间，需要使主处 理器断续地发送显示数据，出于这样的定时控制方面而进一步增大对主处理器的负担，因 此，在不允许增加这样的负担的情况下，不得不考虑具有数据RAM。其结果为，无法满足芯片 尺寸的小型化和对主处理器减轻负担双方。
[0013] 本发明的目的在于，满足芯片尺寸的小型化和对主处理器减轻负担双方，并且提 高了触摸检测精度。
[0014] 上述课题以及其他课题和新型特征可以从本说明书的记述及附图得以明确。
[0015] 简单说明本申请所公开的实施方式中的具有代表性的方案的概要，如下所述。
[0016] 即，具有：控制电路，其在停止驱动电路的动作的非显示驱动期间生成基于触摸面 板的检测定时，并且进行生成通过上述驱动电路驱动上述显示面板的显示驱动期间和上述 非显示驱动期间的控制；和数据RAM，其以不足1显示帧的多个显示线的量保持显示数据。 上述控制电路在1显示帧的期间，通过环绕地多次重复存储寻址操作，进行交替地生成上 述显示驱动期间和上述非显示驱动期间的控制，其中，存储寻址操作用于在将从外部供给 的显示数据写入到上述数据RAM的同时以比写入速度更快的速度从上述数据RAM读取所写 入的显示数据并提供到驱动电路。
[0017] 由此，由于不需要搭载1帧量的数据RAM，所以芯片尺寸减小。搭载以不足1显示 帧的多条显示线的量进行保持的数据RAM，在显示驱动期间和非显示驱动期间，不需要在与 主处理器之间进行显示数据的传送和传送停止的同步控制，能够减轻主处理器的负担。在 1显示帧的期间，由于环绕地多次重复显示数据向数据RAM的写入和存储寻址操作，所以在 使用不足1显示帧的数据RAM的情况下也能够交替地生成显示驱动期间和非显示驱动期 间，其中，存储寻址操作用于读取所写入的显示数据并提供到驱动电路。
[0018] 发明效果
[0019] 简单说明根据本申请所公开的实施方式中的具有代表性的方案得到的效果，如下 所述。
[0020] 即，能够满足芯片尺寸的小型化和对主处理器减轻负担双方，并且能够提高触摸 检测精度。

【专利附图】

【附图说明】
[0021] 图1是例示显示驱动器的结构的框图。
[0022] 图2是例示具有面板模块和驱动该面板模块的驱动器1C的显示装置的框图。
[0023] 图3是例示由图1的显示驱动器产生的动作控制定时的前半部分的时序图。
[0024] 图4是例示由图1的显示驱动器产生的动作控制定时的后半部分的时序图。
[0025] 图5的（A)至（C)是汇总地示出图1的显示驱动器的结构及功能的说明图。
[0026] 图6的（A)至（C)是概略地示出使用1帧量的RAM来交替地生成显示驱动期间和 上述非显示驱动期间的驱动方式的说明图。
[0027] 图7的（A)至（C)是概略地示出不搭载RAM、且取代地通过在与主处理器5之间进 行显示数据的传送和传送停止的同步控制，来交替地生成显示驱动期间和上述非显示驱动 期间的驱动方式的说明图。
[0028] 图8是表示显示驱动器的其他例子的框图。
[0029] 图9是表示由图8的显示驱动器产生的动作控制定时的前半部分的时序图。
[0030] 图10是表示由图8的显示驱动器产生的动作控制定时的后半部分的时序图。
[0031] 图11的（A)至（C)是汇总地示出图8的显示驱动器的结构及功能的说明图。

【具体实施方式】
[0032] 1.实施方式的概要
[0033] 首先，对本发明所公开的实施方式说明概要。在对实施方式进行的概要说明中，标 注括号而参照的附图中的附图标记只不过是例示其包含在标注括号的结构要素的概念中。
[0034] 〔 1〕<比写入更快地读取显示数据并交替地生成显示驱动期间和非显示驱动期间>
[0035] 一种驱动器1C (4)，用于进行显示面板（2)的驱动控制和触摸面板（3)的检测定 时控制，具有：驱动电路（72)，其在显示驱动期间驱动上述显示面板；控制电路（20?60、 20A?50A)，其在停止上述驱动电路的动作的非显示驱动期间生成上述触摸面板的检测定 时，并且生成上述显示驱动期间和上述非显示驱动期间；和数据RAM (70、70A)，其以不足1 显示帧的多条显示线的量保持显示数据。上述控制电路在1显示帧的期间，通过环绕地多 次重复存储寻址操作，进行交替地生成上述显示驱动期间和上述非显示驱动期间的控制， 其中，上述存储寻址操作用于在将从外部供给的显示数据写入到上述数据RAM的同时以比 写入速度更快的速度从上述数据RAM读取所写入的显示数据并提供到驱动电路。
[0036] 由此，由于不需要搭载1帧量的数据RAM，所以芯片尺寸减小。搭载以不足1显示 帧的多条显示线的量进行保持的数据RAM，在显示驱动期间和非显示驱动期间，不需要在与 主处理器之间进行显示数据的传送和传送停止的同步控制，能够减轻主处理器的负担。在 1显示帧的期间，由于环绕地多次重复显示数据向数据RAM的写入和存储寻址操作，所以在 使用不足1显示帧的数据RAM的情况下也能够交替地生成显示驱动期间和非显示驱动期 间，其中，存储寻址操作用于读取所写入的显示数据并提供到驱动电路。因此，能够满足芯 片尺寸的小型化和对主处理器减轻负担双方，并且能够提高触摸检测精度。
[0037] 〔2〕<上述显示驱动期间及上述非显示驱动期间的指定>
[0038] 在项1中，上述控制电路具有用于以能够重写的方式保持触摸间隔期间数据 (TPLINE)的寄存器电路（20、20A)，该触摸间隔期间数据在与上述数据RAM的最大存储容量 以下的显示线数相当的线数的范围内控制上述环绕地重复的存储寻址操作的寻址范围。
[0039] 由此，能够灵活地应对显示面板的显示分辨率及触摸面板的检测分辨率多种多样 的结构。
[0040] 〔3〕<以页单位交替地生成上述显示驱动期间和上述非显示驱动期间>
[0041] 在项2中，上述控制电路将与上述数据RAM的最大存储容量以下的显示线数相应 的数据大小作为1页，具有：写入地址计数器电路（40、40A)，其以来自外部的第1帧同步信 号的周期单位生成页单位的页写入地址，并且以页单位生成页内的线写入地址；和读取地 址计数器电路（50、50A)，其以用于显示动作的第2帧同步信号的周期单位生成上述页单位 的页读取地址，并且以页单位生成页内的线读取地址，按每一个页读取地址交替地生成上 述显示驱动期间和上述非显示驱动期间，在显示驱动期间生成线读取地址，在非显示驱动 期间停止线读取地址的生成。
[0042] 由此，能够比较简单地实现在1显示帧的期间环绕地多次重复显示数据向数据 RAM的写入和存储寻址操作的结构，其中，存储寻址操作用于读取所写入的显示数据并提供 到驱动电路。
[0043] 〔4〕<从显示数据的写入开始延迟而开始读取，在写入结束后结束读取>
[0044] 在项3中，上述控制电路按每一个上述页写入地址，在从开始向上述数据RAM写入 显示数据的定时延迟了规定时间（TS _ 0FS+TS _ PRD)的定时，开始从上述数据RAM读取 显示数据，所开始的读取的结束时间在以该页写入地址单位的写入结束之后。
[0045] 由此，相对于按每一页向数据RAM的写入，能够不会重复访问地址地顺利地进行 读取。
[0046] 〔5〕<触摸检测开始线数数据（TS_0FS)及显示读取开始线数数据（TS_PRD) >
[0047] 在项4中，上述寄存器电路还以能够重写的方式保持触摸检测开始线数数据（TS _ 0FS)及显示读取开始线数数据（TS _ PRD)，其中，触摸检测开始线数数据用于控制向页 内的起始写入地址的写入开始至触摸检测开始的显示线数，显示读取开始线数数据用于控 制从由触摸检测开始线数数据所决定的显示线数的位置进行触摸检测之后至开始显示读 取的显示线数。上述规定时间是由上述触摸检测开始线数数据与显示读取开始线数数据的 和确定的期间。
[0048] 由此，以对于数据RAM的页单位的写入开始为基准，能够可变地定义触摸检测期 间（非显示驱动期间）及显示驱动期间。
[0049] 〔6〕<显示线的线计数器>
[0050] 在项5中，上述控制电路具有线计数器（32)，该线计数器以显示帧单位从向起始 页的起始写入地址的写入开始按每一个显示线周期进行显示线的计数，根据上述线计数器 的计数值来判断基于上述触摸检测线数数据的线数和基于上述显示读取开始线数数据的 线数。
[0051] 由此，能够通过使用线计数器的计数值而比较简单地实现在项4中说明的按每一 页向数据RAM的写入和读取的访问地址不重合、和在项5中说明的以对于数据RAM的页单 位的写入开始为基准可变地定义触摸检测期间。
[0052] 〔7〕<在写入请求和读取请求发生竞争时使写入请求优先>
[0053] 在项4中，对于上述数据RAM的读取请求的数据访问单位大于写入请求的数据访 问单位。此时上述控制电路具有调解电路（60)，在写入请求和读取请求发生竞争时使写入 请求优先。
[0054] 由此，完全不需要使从主处理器的写入暂时停止那样的同步控制。虽然在数据RAM 具有完整的双端口的情况下不需要这样的调解，但该情况下会导致数据RAM的电路规模倍 增而不实际。
[0055] 〔8〕<写入和读取的访问单位>
[0056] 在项7中，上述读取请求的访问单位以1显示线量的并行数据数为单位，上述写入 请求的访问单位以总线访问的并行数据数为单位。
[0057] 由此，即使写入和读取竞争而优先写入，由于显示线单位的读取在总线访问单位 的写入之后进行，所以完全不必担心以页单位既已写入的显示数据的漏读。
[0058] 〔9〕<交替地切换对于多个存储体的显示数据的写入和读取>
[0059] 在项2中，上述数据RAM (70A)具有多个存储体（BANKA、BANKB)。上述控制电路在 对任一方的存储体进行写入时，相互地对其他方的存储体进行读取，交替地切换成为写入 对象的存储体和成为读取对象的存储体。
[0060] 由此，通过写入与读取的存储体的切换，容易排除对于一个存储体的写入和读取 的竞争。
[0061] 〔10〕<不需要写入和读取的调解电路>
[0062] 在项9中，上述控制电路（20A?50A)以显示帧单位在第一个非显示驱动期间将 任一方的存储体作为写入对象存储体，并在第一个显示驱动期间将其他方的存储体作为读 取对象存储体，按各自的页切换，进行写入对象存储体和读取对象存储体的切换。
[0063] 由此，由于不会相对于一个存储体发生写入和读取的竞争，所以完全不需要在项7 中说明那样的调解电路。
[0064] 〔11〕<显示线周期数据（RTN)及显示线数数据（NL) >
[0065] 在项3中，上述寄存器电路还以能够重写的方式保持显示线周期数据（RTN)及显 示线数数据（NL)，其中，显示线周期数据用于控制所驱动的显示线的切换周期即显示面板 的显示线周期，显示线数数据用于控制所驱动的显示面板的显示线数。
[0066] 由此，能够容易地应对显示线周期及显示线数不同的各种显示面板。
[0067] 〔 12〕<以页单位交替地生成显示驱动期间和上述非显示驱动期间的情况下的触 摸检测电路线数数据（TS _ 0FS)及显示读取开始线数数据（TS _ PRD) >
[0068] 在项11中，上述控制电路（20?60)将与上述数据RAM的最大存储容量以下的显 示线数相应的数据大小作为1页，具有：写入地址计数器电路（40)，其以来自外部的第1帧 同步信号的周期单位生成页单位的页写入地址，并且以页单位生成页内的线写入地址；和 读取地址计数器电路（50)，其以用于显示动作的第2帧同步信号的周期单位生成上述页单 位的页读取地址，并且以页单位生成页内的线读取地址，按每一个页读取地址交替地生成 上述显示驱动期间和上述非显示驱动期间，在显示驱动期间生成线读取地址，在非显示驱 动期间停止线读取地址的生成。上述寄存器电路（20)还以能够重写的方式保持触摸检测 开始线数数据（TS _ 0FS)及显示读取开始线数数据（TS _ PRD)，触摸检测开始线数数据用 于控制从向页内的起始写入地址的写入开始至触摸检测开始的显示线数，显示读取开始线 数数据用于控制从由触摸检测开始线数数据所决定的显示线数的位置进行触摸检测之后 至开始显示读取的显示线数。
[0069] 由此，能够比较简单地实现在1显示帧的期间环绕地多次重复显示数据向数据 RAM的写入和存储寻址操作的结构，其中，存储寻址操作用于读取所写入的显示数据并提供 到驱动电路。而且，以对于数据RAM的页单位的写入开始为基准，能够可变地定义触摸检测 期间（非显示驱动期间）及显示驱动期间。
[0070] 〔13〕<使用多个存储体的情况下的偏置线数数据（TS_0FS)及显示读取开始线 数数据（TS_PRD) >
[0071] 在项11中，上述数据RAM (70A)具有多个存储体（BANKA、BANKB)。上述控制电路 (20A?50A)在对任一方的存储体进行写入时，相互地对其他方的存储体进行读取，交替地 切换成为写入对象的存储体和成为读取对象的存储体。此时，上述寄存器电路（20A)还以 能够重写的方式保持偏置线数数据（TS _ OFS)及显示读取开始线数数据（TS _ PRD)，其 中，偏置线数数据用于通过显示线数来控制相对于向页内的起始写入地址的写入开始的偏 置，显示读取开始线数数据用于控制从由偏置线数数据所决定的显示线数的位置到达由上 述触摸间隔期间数据所指定的显示线数的显示线进行触摸检测之后至开始下一次显示读 取的显示线数。
[0072] 由此，通过写入和读取的存储体的切换，排除了对于一个存储体的写入和读取的 竞争。另外，以对于数据RAM的页起始写入为基准，能够可变地设定非显示驱动期间(触摸 检测期间）和显示驱动期间。
[0073] 〔14〕<显示线的线计数器>
[0074] 在项12或13中，上述控制电路具有线计数器（32)，该线计数器以显示帧单位从向 起始页的起始写入地址的写入开始按每一个显示线周期进行显示线的计数，根据上述线计 数器的计数值来判断基于上述触摸间隔期间数据的触摸间隔期间的线数、基于上述触摸检 测线数数据的线数、以及基于上述显示读取开始线数数据的线数。
[0075] 由此，能够通过使用线计数器的计数值比较简单地实现在项12中说明的以对于 数据RAM的页单位的写入开始为基准可变地定义触摸检测期间、和在项13中说明的以对 于数据RAM的页起始写入为基准可变地设定非显示驱动期间（触摸检测期间），以对于数据 RAM的页起始读取为基准可变地设定显示驱动期间。
[0076] 〔15〕<比写入更快地读取显示数据并交替地生成显示驱动期间和非显示驱动期 间>
[0077] 显示装置具有：面板模块（1 )，其在显示面板（2 )上组入有触摸面板（3 );和驱动器 1C (4)，其搭载在上述面板模块上，进行上述显示面板的驱动控制和上述触摸面板的检测 控制。上述驱动器1C具有：驱动电路（72)，其在显示驱动期间驱动上述显示面板；触摸面 板控制器（11 )，其在停止上述驱动电路的动作的非显示驱动期间进行上述触摸面板的检测 控制；数据RAM (70、70A)，其以不足1显示帧的多条显示线的量保持显示数据；和控制电路 (20?60、20A?50A)，其在1显示帧的期间，通过环绕地多次重复存储寻址操作，进行交替 地生成上述显示驱动期间和上述非显示驱动期间的控制，其中，上述存储寻址操作用于在 将从外部供给的显示数据写入到上述数据RAM的同时以比写入速度更快的速度从上述数 据RAM读取所写入的显示数据并提供到驱动电路。
[0078] 由此，由于不需要搭载1帧量的数据RAM，所以驱动器1C的芯片尺寸减小，有助于 面板模块的小型化。搭载以不足1显示帧的多条显示线的量进行保持的数据RAM，在显示驱 动期间和非显示驱动期间，不需要在与主处理器之间进行显示数据的传送和传送停止的同 步控制，能够减轻主处理器的负担。在1显示帧的期间，由于环绕地多次重复显示数据向数 据RAM的写入和存储寻址操作，所以在使用不足1显示帧的数据RAM的情况下也能够交替 地生成显示驱动期间和非显示驱动期间，其中，存储寻址操作用于读取所写入的显示数据 并提供到驱动电路。因此，能够满足芯片尺寸的小型化和对主处理器减轻负担双方，并且能 够提高触摸检测精度。
[0079] 〔16〕<以页单位交替地生成上述显示驱动期间和上述非显示驱动期间>
[0080] 在项15中，上述控制电路将与上述数据RAM (70、70A)的最大存储容量以下的显 示线数相应的数据大小作为1页，具有：写入地址计数器电路（40、40A)，其以来自外部的第 1帧同步信号的周期单位生成页单位的页写入地址，并且以页单位生成页内的线写入地址； 和读取地址计数器电路（50、50A)，其以用于显示动作的第2帧同步信号的周期单位生成上 述页单位的页读取地址，并且以页单位生成页内的线读取地址，按每一个页读取地址交替 地生成上述显示驱动期间和上述非显示驱动期间，在显示驱动期间生成线读取地址，在非 显示驱动期间停止线读取地址的生成。
[0081] 由此，能够比较简单地实现在1显示帧的期间环绕地多次重复显示数据向数据 RAM的写入和存储寻址操作的结构，其中，存储寻址操作用于读取所写入的显示数据并提供 到驱动电路。
[0082] 〔17〕<交替地切换对于多个存储体的显示数据的写入和读取>
[0083] 在项15中，上述数据RAM (70A)具有多个存储体（BANKA、BANKB)。上述控制电路 (20A?50A)在对任一方的存储体进行写入时，相互地对其他方的存储体进行读取，交替地 切换成为写入对象的存储体和成为读取对象的存储体。
[0084] 由此，容易通过写入和读取的存储体的切换来排除对于一个存储体的写入和读取 的竞争。
[0085] 2.实施方式的详细
[0086] 进一步详细说明实施方式。
[0087] 《显示装置》
[0088] 图2例示出具有面板模块1和驱动该面板模块1的驱动器IC4的显示装置。面板 模块1以在显示面板2上组入触摸面板3的所谓内嵌方式构成，例如具有在玻璃基板上矩 阵状地配置TFT和像素电极而成的TFT阵列基板，在其上层叠有液晶层、对于像素电极的公 共电极层、彩色滤光片、触摸检测电容、触摸检测电极、以及表面玻璃等而构成。在图2中， 为便于说明，将显示面板2和触摸面板3沿左右分开地图示，但实际上两者重合。
[0089] 根据图2,显示面板2例如，在交叉配置的扫描电极GL1?GLmk (m、k为正整数） 与信号电极SL1?SLj (j为正整数)的各交点处配置有称作TFT的薄膜晶体管Tr，并设有 与薄膜晶体管Tr的栅极对应的扫描电极GL1?GLmk、与薄膜晶体管Tr的源极对应的信号 电极SL1?SLj，而且，在薄膜晶体管Tr的漏极与公共电极VC0M之间形成有成为子像素的 液晶元件及存储电容器(在图中以一个电容器Cpx代表液晶元件及存储电容器)，从而形成 各像素。将沿着各个扫描电极GL1?GLmk的像素的线称作显示线。在显示控制中依次驱 动扫描电极GL1?GLmk，以扫描电极单位使薄膜晶体管Tr成为导通状态，由此，使电流在源 极与漏极之间流动，此时，经由信号电极SL1?SLj而向源极赋予的各个信号电压被施加到 液晶元件Cpx上，从而控制液晶的状态。
[0090] 触摸面板3为静电电容方式，例如，在交叉配置的驱动电极TX1?TXm与检测电极 RX1?RXn的交叉位置处矩阵状地形成有大量的触摸检测电容Ctp。虽然没有特别限制，但 在图2中以k条显示线单位将公共电极分割成m个，并与对应的驱动电极TX1?TXm共用 化来谋求面板模块1的薄型化。在依次对驱动电极TX1?TXm进行驱动时，经由触摸检测 电容Ctp而在检测电极RX1?RXn中显现电位变化，通过按每一个检测电极RX1?RXn对 该电位变化进行积分，能够形成检测信号。当在检测电容附近存在手指时，由于该杂散电容 而导致与检测电容Ctp的合成电容值减小，根据与该电容值的变化相应的检测信号的不同 来区分触摸和非触摸。通过使用与显示面板2重合的触摸面板3,能够根据与液晶面板2的 画面显示相应地以触摸面板3进行的触摸操作所产生的触摸坐标来判断该操作。
[0091] 驱动器IC4作为对显示面板2进行驱动控制及对触摸面板3进行检测控制的控制 器器件或驱动器器件而发挥功能。该驱动器IC4以COG (Chip on Glass)等方式安装在上 述面板模块的TFT基板上。驱动器IC4例如与将面板模块1作为用户界面而搭载的智能手 机等信息终端装置的主处理器（HSTMCU)5连接，并在与主处理器5之间进行动作指令、显示 数据、触摸检测坐标数据等的输入输出。
[0092] 驱动器IC4没有特别限制，搭载有显示驱动器（IXDDRV) 10及触摸面板控制器 (TPC) 11并使之半导体集成电路化。半导体集成电路化后的驱动器IC4例如通过CMOS集 成电路制造技术等而形成在单晶硅等的半导体基板上。虽然没有特别限制，但在图2的例 子中，驱动扫描电极GL1?GLmk的电路作为栅极驱动器（⑶RV) 6而搭载在液晶面板2上。 驱动器IC4与垂直同步信号等帧同步信号同步地驱动信号电极SL1?SLj，并且，向栅极驱 动器IC6提供扫描电极GL1?GLmk的驱动定时等。栅极驱动器IC6根据从驱动器IC4提 供的定时来进行扫描电极GL1?GLmk的驱动。
[0093] 显示驱动器10在一个显示帧期间中，分为显示驱动期间及非显示驱动期间来控 制显示面板2。例如将扫描电极GL1?GLmk以kXi (i为正整数)条为单位分割成m/i个 区块而分割成m/i个显示驱动期间，按顺序驱动与分割后的每一个显示驱动期间对应的区 块的kX i条扫描电极，并与各扫描电极的驱动定时相应地通过对应的显示线的显示数据 来驱动信号电极SL1?SLj。显示驱动器10将相对于与显示驱动期间对应的区块的扫描 电极的驱动定时提供到栅极驱动器6。另外，显示驱动器10在非显示驱动期间停止信号电 极SL1?SLj的驱动，并向触摸面板控制器11通知能够进行触摸检测动作。触摸面板控制 器11在每一个非显示驱动期间，对驱动电极TX1?TXm中的规定范围依次进行驱动，并对 经由触摸检测电容Ctp而显现在检测电极RX1?RXn中的电位变化进行积分，由此形成检 测信号，将所获取的检测信号提供到主处理器5。
[0094] 在此，作为暂时保存在信号电极SL1?SLj的驱动中使用的显示数据的存储器，显 示驱动器10利用存储容量不足1显示帧的RAM，在1显示帧的期间，通过环绕地多次重复存 储寻址（memory addressing)操作，进行交替地生成上述显示驱动期间和上述非显示驱动 期间的控制，其中，存储寻址操作用于在将从主处理器供给的显示数据写入到该RAM的同 时以比写入速度更快的速度从RAM读取所写入的显示数据。以下说明该控制功能的详细情 况。
[0095] 《显示驱动器的第1例》
[0096] 图1例示出显示驱动器10的结构。显示驱动器10具有：寄存器电路20、定时控制 器30、RAM写入控制电路40、显示读取控制电路50、调解电路60、局部RAM70、线锁存器71、 源极驱动电路72、以及向栅极驱动器IC6供给栅极驱动定时信号等的栅极驱动电路73。
[0097] 局部RAM70是以不足1显示帧的多条显示线的量保持显示数据的数据RAM的一 例。
[0098] 寄存器电路20、定时控制器30、RAM写入控制电路40、显示读取控制电路50及调 解电路60是在1显示帧的期间通过环绕地多次重复存储寻址操作来进行交替地生成上述 显示驱动期间和上述非显示驱动期间的控制的控制电路的一例，其中，存储寻址操作用于 在将从主处理器5供给的显示数据写入到局部RAM70的同时以比写入速度更快的速度从局 部RAM70读取所写入的显示数据并提供到源极驱动电路72。
[0099] 触摸面板控制器11具有定时控制器80、触摸检测信号驱动器81、触摸状态检测电 路82及存储器83。触摸检测信号驱动器81依次对驱动电极TX1?TXm进行驱动。触摸状 态检测电路82是在通过触摸检测信号驱动器81依次对驱动电极TX1?TXm进行驱动时， 按每一个检测电极RX1?RXn对经由触摸检测电容Ctp而显现在检测电极RX1?RXn中的 电位变化进行积分来生成检测数据的电路。存储器83存储上述检测数据，所存储的检测数 据用于由主处理器5进行的触摸坐标运算。
[0100] 图3及图4例示出由显示驱动器产生的动作控制定时。以两图的定时在时刻T6-5 的前后连接的方式且以局部重复的方式进行制图。在图3及图4中，设想以计数值LINECNT 及显示读取地址为代表的计数值及地址值是从0开始的数字值并图示出该值。与之相对， 设想对传送数据及驱动器输出赋予的编号是从1开始的显示线并图示出该值。
[0101] 基于图1、图3及图4详细说明显示驱动器10。在此，列举在显示线（也仅记作 "线")为32线的显示面板2中，在显示驱动器10上搭载有8线量的局部RAM70的情况为例 进行说明。
[0102] 以8线量的页（page)单位进行对于8线量的局部RAM70的写入和读取。RAM写入 控制电路40及显示读取控制电路50以页单位生成局部RAM的访问地址。
[0103] RAM写入控制电路40具有：RAM写入定时控制器41、RAM写入地址计数器42、PD 缓存器43及RAM写入页计数器44。RAM写入定时控制器41从主处理器5输入垂直同步信 号HOST _ VSYNC、水平同步信号HOST _ HSYNC、数据使能信号HOST _ DE及显示数据HOST _ Η)来进行局部RAM70的写入控制。RAM写入地址(局部RAM70的写入访问地址）的高位 侧地址是RAM写入页计数器44的计数值（RAM写入页地址；页写入地址)，其低位侧地址是 RAM写入地址计数器42的计数值（RAM写入地址)。
[0104] 显示读取控制电路50具有：显示读取定时控制器51、显示读取地址计数器52、显 示读取页计数器53。显示读取定时控制器51从定时控制器30输入垂直同步信号DISP _ VSYNC、水平同步信号DISP_HSYNC、线计数值LINECNE及显示驱动期间信号DISP_PRD来 进行局部RAM70的读取控制。RAM读取地址(局部RAM70的读取访问地址）的高位侧地址是 显示读取页计数器53的计数值(显示读取页地址；页读取地址)，其低位侧地址是显示读取 地址计数器52的计数值(显示读取地址)。
[0105] RAM写入和显示读取不同步，调解电路60调解对局部RAM70的写入访问请求和读 取访问请求的竞争。例如，与来自显示读取定时控制器51的读取请求相比，调解电路60更 优先许可来自RAM写入定时控制器41的写入请求。基于调解电路60的定时调整并不对写 入和读取的哪一方进行取消。
[0106] 寄存器电路20以能够重写的方式保持触摸检测开始线数数据（TS_0FS)、显示读 取开始线数数据（TS_PRD)、显示线周期数据（RTN)、显示线数数据（NL)及触摸间隔期间数 据（TPLINE)。该重写例如由主处理器5进行。
[0107] 触摸检测开始线数数据（TS_0FS)是用于控制从向页内的起始写入地址的写入 开始至触摸检测开始的显示线数的控制数据。显示读取开始线数数据（TS _ PRD)是用于 控制从由触摸检测开始线数数据所决定的显示线数的位置进行触摸检测之后至开始显示 读取的显示线数的控制数据。如从图3及图4明确那样，按每一个上述RAM写入页地址(页 写入地址)，在从开始向上述局部RAM70写入显示数据的定时延迟了规定时间（TS_OFS+TS _PRD)的定时，开始从局部RAM70读取显示数据。所开始的读取的结束时间在以该页写入 地址单位的写入结束之后。
[0108] 显示线周期数据（RTN)是用于控制所驱动的显示线的切换周期即显示面板的显示 线周期的控制数据。
[0109] 显示线数数据（NL)是用于控制所驱动的显示面板的显示线数的控制数据。
[0110] 触摸间隔期间数据（TPLINE)是用于控制按每多少条显示线插入触摸期间的控制 数据。
[0111] 页数运算电路22对RAM写入页数（=显示读取页数）PAGEMAX进行运算。在NL/ TPLINE具有余数的情况下，追加 1页而将余数分配到最后页。另外，也可以在多页中各按数 线来分配余数。即，"PAGEMAX= (NL/TPLINE)+ {g(NL/TPLINE)有余数则+1}"。
[0112] 显示线数运算电路21对在1帧中显示线周期计数器32所计数的LINECNE 的最大计数值 LINECNEMAX 进行运算。即，"LINECNEMAX=NL+ (TS _ 0FS+TS _ PRD) XPAGEMAX+TPLINE"。
[0113] 显示线周期计数器31输出基于周期数据（RTN)的周期的水平同步信号DISP_ HSYNC。显示线计数器32在以1帧单位开始局部RAM70的写入后，在至LINECNEMAX之前对 水平同步信号DISP_HSYNC的时钟数进行计数而生成显示线计数值LINECNE。显示读取期 间生成电路33基于TS _ OFS、TS _ PRD、DISP _ HSYNC、LINECNE而生成显示驱动期间信 号 DISP_PRD。
[0114] 显示读取定时控制器51在局部RAM70的各页的起始行的数据写入开始之后，在TS _ 0FS+TS _ PRD后，对保持于局部RAM70中的数据开始显示输出，并重复基于+PAGEMAX的 次数的如下动作：仅在TPLINE的期间进行显示读取之后再次仅在TS _ 0FS+TS _ PRD的期 间停止显示读取。该显示读取定时控制器51能够以比主处理器5的显示数据写入速度足 够快的速度从局部RAM70读取显示数据并进行显示驱动。显示读取速度相对于RAM写入速 度越快，就越能够确保触摸传感期间TS _ PRD，但延迟进行地址计数的显示读取地址不会 超过RAM写入地址。关于显示数据的读取，以图3及图4所示的显示读取地址和显示写入 地址不交叉的方式一边交替地重复显示读取停止期间和显示读取期间一边断续地进行显 示动作。
[0115] 在能够进行显示数据写入、显示读取的不足1帧的图像尺寸的局部RAM中，通过 RAM写入用的计数器42、44和显示读取用的计数器52、53可在1帧内对存储器全面地进行 多次写入、读取的在1页中使用的局部RAM70的线数能够由TGPLINE的设定值进行调整。
[0116] 在图3及图4中，在附图的T6-1?T6-12的期间从主处理器5连续地发送的显示 数据按顺序被存储到显示驱动器10内的局部RAM70。局部RAM70的RAM写入地址在从Oh 增加至最大值的7h后，RAM写入地址被重置而再次从Oh开始增加。RAM写入用的计数器 42、44通过垂直同步信号H0ST_VSYNC而被重置。局部RAM70的写入持续至PAGEMAX的最 后页中的局部RAM70的线数(与TPLINE所示的线数相等)，在不跨帧而进一步发生显示数据 写入的情况下，忽略写入数据。
[0117] 在图3及图4中，在每一帧中，按多次的显示读取停止期间、显示读取期间的顺序 对局部RAM70进行断续的数据读取。显示读取停止期间是图3及图4中的时刻T6-1?T6-2、 T6-4?T6-5、T6-7?T6-8、T6-10?T6-11。显示读取期间是时刻T6-2?T6-4、T6-5? T6-7、T6-8?T6-KKT6-11?T6-13。显示读取停止期间与非显示驱动期间对应。即，从局 部RAM70读取的显示读取数据仅以1线在线锁存器71中取得同步后，被向源极驱动电路72 供给来驱动显示面板2。从局部RAM70的读取开始至源极驱动电路72的驱动开始存在与 DISP_HSYNC的一个周期（cycle)相应的动作延迟。因此，在显示读取停止期间和非显示 驱动期间的开始定时存在与DISP_HSYNC的一个周期相应的动作延迟。另外，显示驱动期 间与TPLINE的期间对应。像这样，显示驱动器10 -边交替地重复非显示驱动、显示驱动， 一边通过源极驱动电路72来驱动显不面板2的信号电极SL1?SLj，并与信号电极SL1? SLj的驱动、驱动停止相应地，使栅极驱动电路73交替地重复相对于栅极驱动器的动作、停 止。
[0118] 显示驱动器10将显示帧、表示显示线的DISP_VSYNC、DISP_HSYNC、表示显示 期间的DISP _PRD、以及在局部RAM70的显示读取定时触发的定时信号TE返回到主处理器 5。主处理器5根据需要而参照这些信号，由此，能够一边确认显示驱动器10的显示读取定 时一边发送显示数据。
[0119] 根据图1的驱动器IC10,得到以下作用效果。
[0120] (1)在1显示帧的期间，通过环绕地多次重复存储寻址操作，交替地生成显示驱动 期间和上述非显示驱动期间，其中，存储寻址操作用于在将显示数据写入到局部RAM70的 同时以比写入速度更快的速度从局部RAM70读取所写入的显示数据并提供到源极驱动电 路72。图5的（A)至（C)汇总地示出该驱动方式。
[0121] 由此，由于不需要搭载1帧量的RAM，所以芯片尺寸减小。图6的（A)至（C)概略 地示出使用1帧量的RAM来交替地生成显示驱动期间和上述非显示驱动期间的驱动方式。
[0122] 搭载以不足1显示帧的多条显示线的量进行保持的局部RAM70,在显示驱动期间 和非显示驱动期间，不需要在与主处理器5之间进行显示数据的传送和传送停止的同步控 制，能够减轻主处理器5的负担。图7的（A)至（C)概略地示出不搭载RAM、代替地通过在 与主处理器5之间进行显示数据的传送和传送停止的同步控制来交替地生成显示驱动期 间和上述非显示驱动期间的驱动方式。
[0123] 由于在1显示帧的期间，环绕地多次重复显示数据向局部RAM70的写入和存储寻 址操作，所以在使用不足1显示帧的局部RAM70的情况下也能够交替地生成显示驱动期间 和非显示驱动期间，其中，存储寻址操作用于读取所写入的显示数据并提供到源极驱动电 路72。因此，能够满足芯片尺寸的小型化和对主处理器5减轻负担双方，并且能够提高触摸 检测精度。
[0124] (2)能够通过在与局部RAM70的最大存储容量以下的显示线数相当的线数的范围 内控制的控制数据TGPLINE的设定值来调整上述环绕地重复的存储访问操作的寻址范围。 换言之，可在1帧内对存储器全面地进行多次写入、读取的在1页中使用的局部RAM70的线 数能够由控制数据TGPLINE的设定值进行调整。因此，能够灵活地应对显示面板的显示分 辨率及触摸面板的检测分辨率多种多样的结构。
[0125] (3)由于使用RAM写入用的地址计数器42、44和显示读取用的计数器52、53以页 单位交替地生成上述显示驱动期间和上述非显示驱动期间，所以能够比较简单地实现在1 显示帧的期间环绕地多次重复显示数据向数据RAM的写入和存储寻址操作的结构，其中， 存储寻址操作用于读取所写入的显示数据并提供到驱动电路。
[0126] (4)按每一个页写入地址，在从开始向上述局部RAM70写入显示数据的定时延迟 了规定时间（TS _ OFS + TS _ PRD)的定时，开始从局部RAM70读取显示数据，由于所开始 的读取的结束时间在以该页写入地址单位的写入结束之后，所以能够相对于按每一页向局 部RAM70的写入不重复访问地址地顺利地进行读取。上述规定期间由分别可变的触摸检测 开始线数数据（TS _ 0FS)及显示读取开始线数数据（TS _ PRD)决定，因此，能够以对于局 部RAM70的页单位的写入开始为基准，可变地定义触摸检测期间（非显示驱动期间）及显示 驱动期间。
[0127] (5 )由于在对局部RAM70的写入请求和读取请求发生竞争时通过调解电路60使写 入请求优先，所以完全不需要暂时停止从主处理器5的写入那样的同步控制。在局部RAM70 具有完整的双端口的情况不需要这样的调解，但该情况下局部RAM的电路规模倍增而不实 际。
[0128] (6)由于使对局部RAM70的读取请求的访问单位以1显示线量的并行数据数为单 位，使写入请求的访问单位以总线访问的并行数据数为单位，所以与写入期间相比显示读 取期间较短，在此基础上，即使在写入和读取发生竞争时使写入优先，也会在总线访问单位 的写入之后进行显示线单位的读取，因此，完全不必担心以页单位既已写入的显示数据的 漏读。
[0129] (7)由于通过可变的显示线周期数据（RTN)及显示线数数据（NL)来控制显示线的 切换周期和显示面板的显示线数，所以能够容易地应对显示线周期及显示线数不同的各种 显示面板。
[0130] 《显示驱动器的第2例》
[0131] 图8示出显示驱动器的其他例子。在此所示的显示驱动器10A构成为，局部RAM70A 具有第1存储体（memory bank)BANKA和第2存储体BANKB，在从主处理器5的数据写入用 和向显示面板的读取用方面，切换第1存储体BANKA和第2存储体BANKB而相互排他地进 行写入和读取，在该方面与图1的显示驱动器10不同。图9及图10例示出由显示驱动器 10A产生的动作控制定时。以两图的定时在时刻T8-7的前后连续的方式且以局部重复的方 式进行制图。基于图8、图9及图10详细地说明显示驱动器10A与图1的显示驱动器的不 同点。在此，列举在显示线为32线的显示面板2中，在显示驱动器10上搭载了分别具有8 线量的存储体BANKA、BANKB的局部RAM70A的情况为例进行说明。
[0132] 局部RAM70A能够在1帧内对存储器全面地进行多次写入、读取，这与图1的情况 相同。由于局部RAM70A的第1存储体BANKA和第2存储体BANKB无法同时发生写入和显 示读取，所以在BANKA和BANKB中，一边交替地重复写入访问期间和读取访问期间，一边进 行写入、读取。在1页中使用的局部RAM的线数、即各存储体BANKA、BANKB的线数能够由控 制数据TPLINE进行调整。
[0133] 寄存器电路20A的基于偏置线数数据（TS _ 0FS )的控制的意义不同。即，偏置线 数数据（TS_0FS)是用于通过显示线数来控制相对于向页内的起始写入地址的写入开始 的偏置的控制数据。显示读取开始线数数据（TS_PRD)是用于控制从由偏置线数数据所 决定的显示线数的位置到达由上述触摸间隔期间数据所指定的显示线数的显示线至进行 触摸检测之后至开始下一次显示读取的显示线数的控制数据。其他控制数据的意义与图1 的情况相同。与之相伴地，在1帧中显示线周期计数器32所计数的LINECNE的最大计数值 LINECNEMAX的运算内容变更为"LINECNEMAX=TS_OFS+(TPLINE+TS_PRD)XPAGEMAX"。
[0134] 定时控制器30A由于偏置线数数据（TS _ 0FS)及显示读取开始线数数据（TS _ PRD)的意义的不同，所以如图9及图10所例示那样，DISP_VSYNC、DISP_PRD的生成定 时与图1不同。即，当开始页写入后，在经过由TS_0FS+TPLINE所指定的线数的定时开始 触摸检测，当开始页读取后，在经过由TS _ 0FS所指定的线数的定时开始显示驱动。
[0135] RAM写入控制电路40A生成写入体选择信号WRBANKSEL，以RAM写入页地址的初始 值〇h为基点选择BANKA，按RAM写入页地址的每一个+1增量而切换存储体的选择。RAM读 取控制电路50A生成读取体选择信号RDBANKSEL，以RAM读取页地址的初始值Oh为基点选 择BANKA，按RAM读取页地址的每一个+1增量而切换存储体的选择。RAM读取页的切换相 对于RAM写入页的切换延迟1页的量。即，信号DISP _ PRD的第一个使能定时在相对于起 始页经过RAM写入期间之后。因此，分配成写入和读取的存储体按每一页而在第1存储体 BANKA与第2存储体BANKB之间交替地切换。RAM写入控制电路40A及RAM读取控制电路 50A的其他结构与图1相同。
[0136] 在图9及图10中，将在附图的T8-1?T8-12的期间从主处理器5连续地发送的 显示数据按顺序存储到显示驱动器10A内的局部RAM70A的存储体BANKA、BANKB。在存储 体BANKA为写入状态时，存储体BANKB成为可读取状态，在存储体BANKB为写入状态时，存 储体BANKA成为可读取状态。在局部RAM70A的RAM写入地址从Oh增加至最大的7h之后， RAM写入地址被重置，再次从Oh开始增加。此时，将写入组选择信号WRBANKSEL的选择指示 从BANKA切换成BANKB，或从BANKB切换成BANKA，控制成不会连续地对同一存储体进行写 入访问。
[0137] 在图9及图10中，按顺序重复显示读取停止期间和显示读取期间。显示读取停止 期间以附图的时刻T8-1?T8-3、T8-4?T8-6、T8-8?T8-10表示，显示读取期间以附图的 时刻Τ8-3?Τ8-4、Τ8-6?Τ8-8、Τ8-10?Τ8-11表示，显示读取停止期间与非显示驱动期 间对应。在局部RAM70A的显示读取地址从Oh增加至最大值的7h之后，显示读取地址被重 置，再次从〇h开始增加。此时，将读取体选择信号RDBANKSEL的选择指示从BANKA切换成 BANKB，或从BANKB切换成BANKA，控制成不会连续地对同一存储体进行读取访问。
[0138] 线锁存器71、源极驱动电路72、栅极驱动电路73与图1相同。相对于图1的TE， 主处理器5用于确认显不驱动器10A的显不读取定时的信号分为在局部RAM70A的BANKA 的显示读取定时所触发的TE _ A和在BANKB的显示读取定时所触发的TE _ B，该点不同。
[0139] 关于其他结构，由于与图1的情况相同，所以标注相同的附图标记并省略其详细 的说明。
[0140] 根据图9的驱动器IC10A，得到以下作用效果。
[0141] (1)在1显示帧的期间，通过环绕地多次重复存储寻址操作，交替地生成显示驱动 期间和上述非显示驱动期间，其中，存储寻址操作用于在将显示数据写入到两个存储体结 构的局部RAM70A的同时以比写入速度更快的速度从局部RAM70A读取所写入的显示数据并 提供到源极驱动电路72。图11的（A)至（C)汇总地示出该驱动方式。由此，与图1同样地， 由于不需要搭载1帧量的RAM，所以芯片尺寸减小。另外，搭载以不足1显示帧的多条显示 线的量进行保持的局部RAM70,在显示驱动期间和非显示驱动期间不需要在与主处理器5 之间进行显示数据的传送和传送停止的同步控制，能够减轻主处理器5的负担。而且，在1 显示帧的期间，由于环绕地多次重复显示数据向局部RAM70A的写入和存储寻址操作，所以 在使用不足1显示帧的局部RAM70A的情况下也能够交替地生成显示驱动期间和非显示驱 动期间，其中，存储寻址操作用于读取所写入的显示数据并提供到源极驱动电路72。因此， 能够同时满足芯片尺寸的小型化和对主处理器5减轻负担双方，并且能够提高触摸检测精 度。
[0142] (2)在局部RAM70A中准备多个存储体BANKA、BANKB，并交替地切换进行对于双方 的显示数据的写入和读取。由此，能够通过写入和读取的存储体的切换来容易地排除对于 一个存储体的写入和读取的竞争。因此，由于写入和读取不会相对于一个存储体发生竞争， 所以完全不需要图1的例子那样的调解电路60。
[0143] (3)在使用多个存储体BANKA、BANKB的情况下，偏置线数数据（TS_0FS)、显示读 取开始线数数据（TS _ PRD)及触摸间隔期间数据（TPLINE)可变，因此，以对局部RAM70A的 页起始写入为基准，能够可变地设定非显示驱动期间(触摸检测期间）和显示驱动期间。
[0144] 其他主要作用效果与图1的情况相同。
[0145] 本发明不限定于上述实施方式，当然能够在不脱离其要旨的范围内进行各种变 更。
[0146] 例如，显示面板不限定于使用液晶的面板，也可以是应用了场致发光的显示面板 等其他显示面板。触摸面板不限定于互电容检测方式，只要是重视显示面板的驱动噪声这 一问题的构造则可以是任意构造。另外，面板模块不限定于内嵌方式，也可以是在显示面板 上重合触摸面板的构造等其他构造。
[0147] 驱动器1C不限定于图2所说明那样由显示驱动器（IXDDRV)及触摸面板控制器 (TPC)构成的结构，也可以包含对触摸坐标运算特殊化而有助于主处理器减轻负担的副处 理器等其他电路模块。另外，也可以是包含触摸面板控制器的、能够将其定时控制信号向外 置的触摸面板控制器输出的结构。另外，使用驱动器1C的显示装置可以是移动型也可以是 非移动型。
[0148] 数据RAM不限定于单端口，也可以是虚拟多端口型。
[0149] 寄存器电路不限定于必须由主处理器进行重写。例如在非易失性寄存器的情况 下，也能够经由测试端子进行重写。
[0150] 不限定于写入地址计数器电路和读取地址计数器电路分别具有页计数器和地址 计数器，当然也能够以一个计数器的高位侧和低位侧构成。
[0151] 相对于局部RAM的读取单位不限定于总线访问的并行数据数，写入请求的数据访 问单位不限定于1显示线量的并行数据数，能够适当变更。
[0152] 局部RAM的存储体不限定于两个，也可以是两个以上。
[0153] 附图标记说明
[0154] 1面板模块
[0155] 2显示面板
[0156] 3触摸面板
[0157] 4驱动器1C
[0158] GL1?GLmk扫描电极
[0159] SL1?SLj信号电极
[0160] Tr薄膜晶体管
[0161] Cpx像素电容器
[0162] TX1?TXm驱动电极
[0163] RX1?RXn检测电极
[0164] 5主处理器
[0165] 6栅极驱动器
[0166] 10、10A 显示驱动器（LCDDRV)
[0167] 11触摸面板控制器（TPC)
[0168] 20、20A寄存器电路
[0169] 30、30A定时控制器
[0170] 40、40A RAM写入控制电路
[0171] 41 RAM写入定时控制器
[0172] 42 RAM写入地址计数器
[0173] 43PD 缓存器
[0174] 44 RAM写入页计数器
[0175] 50、50A显示读取控制电路
[0176] 51显示读取定时控制器
[0177] 52显示读取地址计数器
[0178] 53显示读取页计数器
[0179] 60调解电路
[0180] 70 局部 RAM
[0181] 71线锁存器
[0182] 72源极驱动电路
[0183] 73栅极驱动电路
[0184] 80定时控制器
[0185] 81触摸检测信号驱动器
[0186] 82触摸状态检测电路
[0187] 83存储器
【权利要求】
1. 一种驱动器1C，用于进行显示面板的驱动控制和触摸面板的检测定时控制，其特征 在于，具有： 驱动电路，其在显示驱动期间驱动所述显示面板； 控制电路，其在停止所述驱动电路的动作的非显示驱动期间生成所述触摸面板的检测 定时，并且生成所述显示驱动期间和所述非显示驱动期间；和 数据RAM，其以不足1显示帧的多条显示线的量保持显示数据， 所述控制电路在1显示帧的期间，通过环绕地多次重复存储寻址操作，进行交替地生 成所述显示驱动期间和所述非显示驱动期间的控制，其中，所述存储寻址操作用于在将从 外部供给的显示数据写入到所述数据RAM的同时以比写入速度更快的速度从所述数据RAM 读取所写入的显示数据并提供到驱动电路。
2. 如权利要求1所述的驱动器1C，其特征在于， 所述控制电路具有用于以能够重写的方式保持触摸间隔期间数据的寄存器电路，该触 摸间隔期间数据在与所述数据RAM的最大存储容量以下的显示线数相当的线数的范围内 控制所述环绕地重复的存储寻址操作的寻址范围。
3. 如权利要求2所述的驱动器1C，其特征在于， 所述控制电路将与所述数据RAM的最大存储容量以下的显示线数相应的数据大小作 为1页，具有：写入地址计数器电路，其以来自外部的第1帧同步信号的周期单位生成页单 位的页写入地址，并且以页单位生成页内的线写入地址；和读取地址计数器电路，其以用于 显示动作的第2帧同步信号的周期单位生成所述页单位的页读取地址，并且以页单位生成 页内的线读取地址，按每一个页读取地址交替地生成所述显示驱动期间和所述非显示驱动 期间，在显示驱动期间生成线读取地址，在非显示驱动期间停止线读取地址的生成。
4. 如权利要求3所述的驱动器1C，其特征在于， 所述控制电路按每一个所述页写入地址，在从开始向所述数据RAM写入显示数据的定 时起延迟了规定时间的定时，开始从所述数据RAM读取显示数据，所开始读取的结束时间 在以该页写入地址单位的写入结束之后。
5. 如权利要求4所述的驱动器1C，其特征在于， 所述寄存器电路还以能够重写的方式保持触摸检测开始线数数据及显示读取开始线 数数据，其中，触摸检测开始线数数据用于控制向页内的起始写入地址的写入开始至触摸 检测开始的显示线数，显示读取开始线数数据用于控制从由触摸检测开始线数数据所决定 的显示线数的位置进行触摸检测之后至开始显示读取的显示线数， 所述规定时间是由所述触摸检测开始线数数据与显示读取开始线数数据之和所确定 的期间。
6. 如权利要求5所述的驱动器1C，其特征在于， 所述控制电路具有线计数器，该线计数器以显示帧单位从向起始页的起始写入地址的 写入开始起按每一个显示线周期进行显示线的计数，根据所述线计数器的计数值来判断基 于所述触摸检测线数数据的线数和基于所述显示读取开始线数数据的线数。
7. 如权利要求4所述的驱动器1C，其特征在于， 对于所述数据RAM的读取请求的数据访问单位大于写入请求的数据访问单位， 所述控制电路具有调解电路，在写入请求和读取请求发生竞争时使写入请求优先。
8. 如权利要求7所述的驱动器1C，其特征在于， 所述读取请求的访问单位以1显示线量的并行数据数为单位，所述写入请求的访问单 位以总线访问的并行数据数为单位。
9. 如权利要求2所述的驱动器1C，其特征在于， 所述数据RAM具有多个存储体， 所述控制电路在对任一方的存储体进行写入时，相互地对其他方的存储体进行读取， 交替地切换成为写入对象的存储体和成为读取对象的存储体。
10. 如权利要求9所述的驱动器1C，其特征在于， 所述控制电路以显示帧单位在第一个非显示驱动期间将任一方的存储体作为写入对 象存储体，并在第一个显示驱动期间将其他方的存储体作为读取对象存储体，按各自的页 切换，进行写入对象存储体和读取对象存储体的切换。
11. 如权利要求3所述的驱动器1C，其特征在于， 所述寄存器电路还以能够重写的方式保持显示线周期数据及显示线数数据，其中，显 示线周期数据用于控制所驱动的显示线的切换周期即显示面板的显示线周期，显示线数数 据用于控制所驱动的显示面板的显示线数。
12. 如权利要求11所述的驱动器1C，其特征在于， 所述控制电路将与所述数据RAM的最大存储容量以下的显示线数相应的数据大小作 为1页，具有：写入地址计数器电路，其以来自外部的第1帧同步信号的周期单位生成页单 位的页写入地址，并且以页单位生成页内的线写入地址；和读取地址计数器电路，其以用于 显示动作的第2帧同步信号的周期单位生成所述页单位的页读取地址，并且以页单位生成 页内的线读取地址，按每一个页读取地址交替地生成所述显示驱动期间和所述非显示驱动 期间，在显示驱动期间生成线读取地址，在非显示驱动期间停止线读取地址的生成， 所述寄存器电路还以能够重写的方式保持触摸检测开始线数数据及显示读取开始线 数数据，其中，触摸检测开始线数数据用于控制从向页内的起始写入地址的写入开始起至 触摸检测开始的显示线数，显示读取开始线数数据用于控制从由触摸检测开始线数数据所 决定的显示线数的位置进行触摸检测之后至开始显示读取的显示线数。
13. 如权利要求11所述的驱动器1C，其特征在于， 所述数据RAM具有多个存储体， 所述控制电路在对任一方的存储体进行写入时，相互地对其他方的存储体进行读取， 交替地切换成为写入对象的存储体和成为读取对象的存储体， 所述寄存器电路还以能够重写的方式保持偏置线数数据及显示读取开始线数数据，其 中，偏置线数数据用于通过显示线数来控制相对于向页内的起始写入地址的写入开始起的 偏置，显示读取开始线数数据用于控制从由偏置线数数据所决定的显示线数的位置到达由 所述触摸间隔期间数据所指定的显示线数的显示线进行触摸检测之后至开始下一次显示 读取的显示线数。
14. 如权利要求12或13所述的驱动器1C，其特征在于， 所述控制电路具有线计数器，该线计数器以显示帧单位从向起始页的起始写入地址的 写入开始起按每一个显示线周期进行显示线的计数，根据所述线计数器的计数值来判断基 于所述触摸间隔期间数据的触摸间隔期间的线数、基于所述触摸检测线数数据的线数、以 及基于所述显示读取开始线数数据的线数。
15. -种显示装置，具有： 面板模块，其在显示面板上组入有触摸面板；和 驱动器1C，其搭载在所述面板模块上，进行所述显示面板的驱动控制和所述触摸面板 的检测控制，所述显示装置的特征在于， 所述驱动器1C具有： 驱动电路，其在显示驱动期间驱动所述显示面板； 触摸面板控制器，其在停止所述驱动电路的动作的非显示驱动期间进行所述触摸面板 的检测控制； 数据RAM，其以不足1显示帧的多条显示线的量保持显示数据；和 控制电路，其在1显示帧的期间，通过环绕地多次重复存储寻址操作，进行交替地生成 所述显示驱动期间和所述非显示驱动期间的控制，而且，在与所述数据RAM的最大存储容 量以下的显示线数相当的线数的范围内指定所述显示驱动期间及所述非显示驱动期间，其 中，所述存储寻址操作用于在将从外部供给的显示数据写入到所述数据RAM的同时以比写 入速度更快的速度从所述数据RAM读取所写入的显示数据并提供到驱动电路。
16. 如权利要求15所述的显示装置，其特征在于， 所述控制电路将与所述数据RAM的最大存储容量以下的显示线数相应的数据大小作 为1页，具有：写入地址计数器电路，其以来自外部的第1帧同步信号的周期单位生成页单 位的页写入地址，并且以页单位生成页内的线写入地址；和读取地址计数器电路，其以用于 显示动作的第2帧同步信号的周期单位生成所述页单位的页读取地址，并且以页单位生成 页内的线读取地址，按每一个页读取地址交替地生成所述显示驱动期间和所述非显示驱动 期间，在显示驱动期间生成线读取地址，在非显示驱动期间停止线读取地址的生成。
17. 如权利要求15所述的显示装置，其特征在于， 所述数据RAM具有多个存储体， 所述控制电路在对任一方的存储体进行写入时，相互地对其他方的存储体进行读取， 交替地切换成为写入对象的存储体和成为读取对象的存储体。
【文档编号】G06F3/041GK104103247SQ201410126869
【公开日】2014年10月15日 申请日期:2014年3月31日 优先权日:2013年4月1日
【发明者】栋近功 申请人:瑞萨Sp驱动器公司