具输出缓冲器的源极驱动电路的制作方法

专利名称：具输出缓冲器的源极驱动电路的制作方法
技术领域：
本发明是关于一种源极驱动电路，且特别是关于一种具有高效率和低功耗的源极
驱动电路。
背景技术：
各种类型的电子装置，例如TV、笔记型计算机、监视器以及移动通信终端，通常 具有显示装置。显示装置需制造为轻薄短小，以节省电子装置的体积和成本。为满足这 些需求，各种平板显示器(Flat Panel Display, FPD)已逐渐取代传统阴极射线管显示器 (cathode ray tube display)。 液晶显示器(liquid crystal display, LCD)便是平板显示器其一类型。在LCD 装置中，源极驱动器扮演着重要的角色，其可将数字视频数据转换为驱动电压，并且将驱动 电压传送给LCD的显示面板上的像素。源极驱动器包括有增强驱动电压的驱动能力的输出 缓冲器，以避免信号衰减。 图1为传统源极驱动器的输出缓冲器100。输出缓冲器100包括输入级110、电流 源以及输出级120。输入级110包括晶体管N1至N4。晶体管N1和N2组成差动对，其经由 输入节点Vin+及Vin-接收差动输入信号。以晶体管N5实现的电流源提供偏置电流至输入 级110。输出级120包括晶体管N6至N9，其根据输入节点Vin+和Vin-的差动输入信号， 经由输出节点Vout而输出输出电压。 输出缓冲器100的输出节点Vout连接至输入节点Vin-以作为一单位增益缓冲器 (unit-gain buffer)，因此当输入节点Vin+和Vin-的差动输入信号相等时，输出缓冲器 IOO便处于静态(static state)。当输出缓冲器100处于瞬态(transient state)时，其可 处于充电状态或是处于放电状态。若输入节点Vin+的信号高于输入节点Vin-的信号，则 输出缓冲器100处于充电状态，以提高输出节点Vout的电压。在充电状态期间，流经晶体 管Nl及N3的电流远大于流经晶体管N2及N4的电流，因此流经晶体管N8的充电电流Ich， 其为从晶体管N3的电流所映射获得的，会因晶体管N3的电流上升而迅速地升高输出节点 Vout的电压。 若输入节点Vin-的信号高于输入节点Vin+的信号，则输出缓冲器100处于放电
状态。在放电状态期间，流经晶体管N2及N4的电流远大于流经晶体管Nl及N3的电流，因
此流经晶体管N9的电流会变得更大，其从晶体管N4的电流所映射获得的，进而使从晶体管
N6的电流所映射获得的放电电流Idkh上升，以迅速拉低输出节点Vout的电压。 然而，随着显示面板尺寸的变大，因此需要更大的充电电流U和放电电流Id^h来
驱动更大的显示面板。

发明内容
本发明提供了一种具有高效率及低功耗的源极驱动电路来驱动显示面板。适于驱 动显示面板的源极驱动电路包括第一输出缓冲器。第一输出缓冲器包括第一差动输入级、第一输出级以及第二输出级。第一差动输入级分别经由第一输入端和第二输入端接收第一 输入信号和第二输入信号。第一输出级包括第一电平调整电路和第一自偏压提供电路。第 一电平调整电路根据第一差动输入级所接收的信号提供第一 电平电压。第一 自偏压提供电 路提供第一偏压至第一电平调整电路。第二输出级依据第一电平电压而提供第一充电电流 和第一放电电流并且输出第一输出信号。 上述的源极驱动电路，在本发明的一实施例中源极驱动电路还包括第二输出缓冲 器。第二输出缓冲器包括第二差动输入级、第三输出级以及第四输出级。第二差动输入级 分别经由第三输入端和第四输入端来接收第三输入信号和第四输入信号。第三输出级包括 第二电平调整电路以及第二自偏压提供电路。第二电平调整电路根据第二差动输入级所接 收的信号来提供第二电平电压。第二自偏压提供电路提供第二偏压至第一 电平调整电路和 第二电平调整电路。第四输出级依据第二电平电压而提供第二充电电流和第二放电电流并 且输出第二输出信号。 上述的源极驱动电路，在本发明的一实施例中第一差动输入级分别根据第一输入 信号和第二输入信号于其内产生第一电流和第二电流。第一电平调整电路接收从第一电流 或第二电流映射的第一电平电流以产生第一电平电压。另外，第二差动输入级分别根据第 三输入信号和第四输入信号于其内产生第三电流和第四电流。第二电平调整电路接收从第 三电流或第四电流映射的第二电平电流以产生第二电平电压。 上述的源极驱动电路，在本发明的一实施例中第一自偏压提供电路依据第二电流
来产生第一偏压。另外，第二自偏压提供电路依据第四电流来产生第二偏压。 本发明提供了一种源极驱动电路，其包括具有两个输出级的输出缓冲器以增加驱
动能力。对于输出缓冲器而言，第一输出级中的电平调整电路能够根据差动输入级所接收
的信号，动态地调整电平电压以控制后一输出级。另外，电平调整电路为由输出缓冲器内的
自偏压提供电路所偏压的。其中，自偏压提供电路所提供的偏压与差动输入级内感应产生
的电流其一相关。因此，源极驱动电路能够更有效地增强充电及放电能力。 为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，
并配合所附图式，作详细说明如下。


图1为传统源极驱动器的输出缓冲器。 图2为本发明的一实施例的源极驱动电路的示意图。 图3为本发明实施例图2中输出缓冲器的电路图。主要附图标号说明
100:输出缓冲器 110:输入级 120 :输出级 200:驱动电路 210 :正极性输出缓冲器 211 、221 :差动输入级 212、222 :第一输出级
6
213、223 :第二输出级 212a:电平调整电路 212b、222b :自偏压提供电路 220 :负极性输出缓冲器 222a:电平调整电路 230 :多工器 231至234:开关 400 :显示面板 VDD、Vdd:电源电压 GND、Vss:接地电压 Ich、 Idisch、 Ibl至Ib2、 IL1至IL2、 Inl至In2、 Iml至Im2、 Ipl至Ip2 :电流 Ll至L2 :数据线 Ml至M14、N1至N9、T1至T14 :晶体管 VI至V4 :节点 Vbias、 Vbiasl、 Vbias2 :电压 Vin-、 Vin+:输入节点 Vinl-、Vinl+、Vin2-、 Vin2+ :输入端 Vout 、 Voutn 、 Voutp :输出节点
具体实施例方式
以下将参考附图详细阐述本发明的实施例，附图举例说明了本发明的示范实施 例，其中相同标号指示同样或相似的组件。 在本发明的实施例中，输出缓冲器可提供较大的充电电流和放电电流。此输出缓 冲器例如应用于显示面板的源极驱动电路中。图2为本发明的一实施例的源极驱动电路 200的示意图。参照图2，源极驱动电路200包括正极性输出缓冲器210、负极性输出缓冲器 220以及多工器230。多工器230包括开关231至234，用以选择性地将输出缓冲器210及 220耦接至显示面板400上数据线Ll及L2。 图3为本发明实施例图2中正极性输出缓冲器210和负极性输出缓冲器220的电 路图。请参照图3，正极性输出缓冲器210包括差动输入级211、第一输出级212以及第二 输出级213。差动输入级211包括晶体管M1至M4，其中晶体管M1及M2为N型晶体管，其 组成一 N型差动对。差动输入级211分别经由第一输入端Vinl-和第二输入端Vinl+接收 第一输入信号和第二输入信号。差动输入级211还包括以晶体管M14实现的电流源，用以 提供第一偏置电流Ibl至差动输入级211，使差动输入级211根据输入端Vinl+和Vinl-的 信号，于其内感应产生第一电流Inl和第二电流In2，其中第一电流Inl和第二电流In2的 总和近似等于第一偏置电流Ibl。 第一输出级212包括晶体管M5至M8、电平调整电路212a以及自偏压提供电路 212b。晶体管M3及M5组成映像电路结构，经由映像第一电流Inl而产生流经晶体管M5的 第一电平电流IL1。晶体管M6至M8同样地组成串联映像电路结构，经由映像第二电流In2 而产生流经晶体管M8的第一电平电流ILl。当电平调整电路212a形成短路时，晶体管M5及M8以及电平调整电路212a位于同一电流路径，因此流经晶体管M5的电流和流经晶体管M8 的电流可视为同一电流，亦即第一电平电流IL1。电平调整电路212包括晶体管M9和M10。 电平调整电路212a依据差动输入级211的作动，于第一节点VI处提供第一电平电压，且于 第二节点V2处提供第二电平电压，以驱动第二输出级213。电平调整电路212a接收从第一 电流Inl或第二电流In2映射的第一电平电流IL1来产生第一电平电压和第二电平电压。
自偏压提供电路212b包括自偏压晶体管M13。自偏压提供电路212b依据第二电 流ln2而提供第一偏压Vbl，以控制电平调整电路212a。在本发明实施例中，自偏压晶体管 M13耦接晶体管M6与M7之间，因此自偏压晶体管M13接收从第二电流In2映射的第一映射 电流Iml来产生第一偏压Vbl。第二输出级213包括晶体管M11和M12。第二输出级213 受控于节点VI和V2处的电压，而于第一输出节点Voutn输出输出信号。当晶体管Mll开 启时，第二输出级213提供第一充电电流。当晶体管M12开启时，第二输出级213提供第一 放电电流。 当第一输入端Vinl-的输入电压(即第一输入信号)高于第二输入端Vinl+的输 入电压(即第二输入信号)时，输出缓冲器210处于放电状态，以拉低第一输出节点Voutn 处的输出电压。也就是说，流经晶体管Ml及M3的第一 电流Inl高于流经晶体管M2及M4 的第二电流In2。因此，流经晶体管M5的第一电平电流IL1会变大，其为从第一电流Inl 所映射获得，以升高第一节点VI和第二节点V2处的电压。因此，第二输出级213的晶体管 M12受控于第二节点V2处的第二电平电压而开启，以提供第一放电电流并且拉低第一输出 节点Voutn处的输出电压。 当第一输入端Vinl-的输入电压(即第一输入信号)低于第二输入端Vinl+的输 入电压(即第二输入信号)时，输出缓冲器210处于充电状态，以拉高第一输出节点Voutn 处的输出电压。也就是说，流经晶体管M2及M4的第二电流In2高于流经晶体管Ml及M3的 第一电流Inl。由于流经晶体管M6的第一映射电流Iml为从第二电流In2所映射获得的， 因此第一映射电流Iml会变大，使得从第一映射电流Iml映射获得的第一电平电流IL1 (其 流经晶体管M8)也同样地变大，以拉低第一节点V1和第二节点V2处的电压。藉此，第二输 出级213的晶体管Mll受控于第一节点VI处的第一电平电压而开启，以提供第一充电电流 并且拉高第一输出节点Voutn处的输出电压。 在本发明实施例中，会适当地偏压电平调整电路212a，以调整第一节点VI处的第 一电平电压和第二节点V2处的第二电平电压，其中第一及第二电平电压控制第二输出级 213。电平调整电路212a的晶体管M9经由相关于第二电流In2的第一偏压Vbl所偏压。电 平调整电路212a的晶体管M10经由相关于负极性输出缓冲器220 (其将稍后描述)的第二 偏压Vb2所偏压。因此，电平调整电路212a依据输出缓冲器210处于充放电的动态，而动 态地调整第一节点VI和第二节点V2处的电平电压。另外，电平调整电路212a可维持晶体 管Mil及M12的栅极具有小电压差，以避免晶体管Mil及M12同时开启。
值得注意的是，当输出缓冲器210处于静态，第二输出级213中晶体管Mil的源 极-栅极电压(source-gate voltage)和晶体管M12的栅极-源极电压(gate-source voltage)很小，因此由静态电流所决定的功耗较小。 以下叙述负极性输出缓冲器220。负极性输出缓冲器220包括差动输入级221、第 一输出级222以及第二输出级223。差动输入级221包括晶体管Tl至T4，其中晶体管Tl和T2为P型晶体管，其组成一 P型差动对。差动输入级221分别经由第三输入端Vin2-和第 四输入端Vin2+接收第三输入信号和第四输入信号。差动输入级221还包括以晶体管T14 实现的电流源，以提供第二偏置电流Ib2至差动输入级221，因此差动输入级221根据输入 端Vin2-和Vin2+处的信号，而感应产生第三电流Ipl和第四电流Ip2。
第一输出级222包括晶体管T5至T10以及晶体管T13。晶体管T5映射第三电流 Ipl以产生流经晶体管T5的第二电平电流IL2。晶体管T6映射第四电流Ip2以产生第二 映射电流Im2 ，且透过晶体管T7及T8的运作可映射第二映射电流Im2而产生流经晶体管T8 的第二电平电流IL2。第一输出级222的晶体管T9和T10组成电平调整电路222a，以依据 差动输入级221的作动，于第三节点V3和第四节点V4处提供电压来驱动第二输出级223。 第一输出级222的晶体管T13作为自偏压晶体管，以使自偏压提供电路222b提供第二偏压 Vb2来控制正极性输出缓冲器210的电平调整电路212a以及控制电平调整电路222a。此 外，电平调整电路222a亦受控于第一偏压Vbl。第二输出级223包括晶体管Til和T12。
当第四输入端Vin2+的输入电压(即第四输入信号)高于第三输入端Vin2-的输 入电压(即第三输入信号)时，输出缓冲器220处于充电状态，以升高第二输出节点Voutp 处的输出电压。也就是说，流经晶体管Tl及T3的第三电流Ipl高于流经晶体管T2及T4 的第四电流I P2。由于流经晶体管T5的第二电平电流IL2为从第一电流Ipl所映射获得， 因此第二电平电流IL2会变大以拉低第三节点V3和第四节点V4处的电压。藉此，第二输 出级223的晶体管T12受控于第三节点V3处的电压而开启，以拉高第二输出节点Voutp处 的输出电压。 当第四输入端Vin2+的输入电压(即第四输入信号)低于第三输入端Vin2-的输 入电压(即第三输入信号)时，输出缓冲器220处于放电状态，以拉低第二输出节点Voutp 处的输出电压。也就是说，流经晶体管T2及T4的第四电流Ip2高于流经晶体管Tl及T3的 第三电流Ipl。由于流经晶体管T6的第二映射电流Im2为从第四电流Ip2所映射获得的，因 此第二映射电流Im2会变大，使得从第二映射电流Im2所映射获得的第二电平电流IL2(其 流经晶体管T8)也同样地变大，以拉高第三节点V3和第四节点V4处的电压。藉此，第二输 出级223的晶体管Tll受控于第四节点V4处的电压而开启，以拉低第二输出节点Voutp处 的输出电压。 在本发明的实施例中，会适当地偏压电平调整电路222a，以调整节点V3和V4处用 以控制第二输出级223的电压。在电平调整电路222a中，晶体管T10为由输出缓冲器210 中自偏压晶体管M13所提供的第一偏压Vbl进行偏压，而晶体管T9为由输出缓冲器220中 自偏压晶体管T13所提供的第二偏压Vb2进行偏压。因此，电平调整电路222a依据输出缓 冲器220的充放电状态，而动态地调整节点V3和V4的电平。另外，电平调整电路222a维 持晶体管Tll和T12的栅极具有小的电压差，以避免晶体管Tll和T12同时打开。
如上述的输出缓冲器210和220，第一偏压Vbl等于(V(^-M13+V(;s-M7+Vss)，而第二 偏压Vb2等于(Vdd-Vs<rT7-VS(rT13)，其中Ves是晶体管的栅极_源极电压，而Vse是晶体管 的源极_栅极电压。于此，用以偏压电平调整电路212a和222a的第一偏压Vbl和第二偏压 Vb2分别产生于输出缓冲器210和220内部，无需从外部资源提供偏压，以节省布线(wire routing)。特别是对包含数百信道且各信道包括输出缓冲器的源极驱动器而言，更能够大 大地简化布线。
综上所述，各输出缓冲器利用两输出级来增强源极驱动电路的驱动能力。在各输 出缓冲器中，第一输出级利用电平调整电路，其根据由差动输入级接收的信号，动态地调整 电平电压以控制后一输出级。另外，第一输出级包括自偏压提供电路，其根据差动输入级所 感应产生的电流其一来偏压电平调整电路。因此，输出缓冲器能够在动态情况下提供高速 充电电流和放电电流，且更有效率地运作。 本领域的技术人员将显而易见，在不背离本发明的范围或精神的情况下可对本发 明的结构进行修改和改变。鉴于前面的描述，本发明意图覆盖落入所附权利要求及其等同 物的范围内的修改和改变。
权利要求
一种源极驱动电路，适于驱动显示面板，包括第一输出缓冲器，包括第一差动输入级，具有第一输入端接收第一输入信号，且第二输入端接收第二输入信号；第一输出级，包括第一电平调整电路，根据该第一输入信号和该第二输入信号来提供第一电平电压；以及第一自偏压提供电路，用以提供第一偏压至该第一电平调整电路；以及第二输出级，根据该第一电平电压，提供第一充电电流和第一放电电流，并且输出第一输出信号。
2. 如权利要求1所述的源极驱动电路，其中该第一差动输入级分别根据该第一输入信 号和该第二输入信号，感应产生第一电流和第二电流，且该第一电平调整电路接收从该第 一电流或该第二电流映射的第一 电平电流以产生该第一 电平电压。
3. 如权利要求2所述的源极驱动电路，其中该第一自偏压提供电路基于该第二电流而 产生该第一偏压。
4. 如权利要求3所述的源极驱动电路，其中该第一 自偏压提供电路包括第一 自偏压晶体管，其栅极与其第一源/漏极耦接在一起，以接收从该第二电流映射的第一映射电流来 产生该第一偏压，且其第二源/漏极耦接第一电压。
5. 如权利要求2所述的源极驱动电路，其中该第一差动输入级包括第一晶体管，其栅极作为该第一输入端、其第一源/漏极感应产生该第一 电流，且其第二源/漏极耦接第一电压；第二晶体管，其栅极作为该第二输入端、其第一源/漏极感应产生该第二电流，且其第 二源/漏极耦接该第一晶体管的第二源/漏极；第三晶体管，其第一源/漏极耦接第二电压，且其栅极及第二源/漏极耦接该第一晶体 管的第一源/漏极；第四晶体管，其第一源/漏极耦接该第二电压，且其栅极及第二源/漏极耦接该第二晶 体管的第一源/漏极；以及第一电流源，耦接于该第一晶体管的第二源/漏极与该第一电压之间，以提供第一偏 置电流至该第一差动输入级，其中该第一电流与该第二电流的总和近似等于该第一偏置电 流。
6. 如权利要求5所述的源极驱动电路，其中该第一输出级还包括 第五晶体管，其栅极耦接该第三晶体管的栅极、其第一源/漏极耦接该第二电压，且其第二源/漏极感应产生从该第一电流映射的该第一电平电流；第六晶体管，其栅极耦接该第四晶体管的栅极，且其第一源/漏极耦接该第二电压； 第七晶体管，其栅极及第一源/漏极耦接该第六晶体管的第二源/漏极，且其第二源/漏极耦接该第一电压；以及第八晶体管，其栅极耦接该第七晶体管的栅极、其第一源/漏极感应产生从该第二电流映射的该第一电平电流，且其第二源/漏极耦接该第一电压。
7. 如权利要求6所述的源极驱动电路，其中该第一电平调整电路包括第九晶体管，其栅极耦接该第一偏压、其第一源/漏极耦接该第五晶体管的第二源/漏 极，且其第二源/漏极耦接该第八晶体管的第一源/漏极，其中该第一电平电压经由该第九 晶体管的第一源/漏极和第二源/漏极中的一个输出的；以及第十晶体管，其栅极耦接第二偏压、其第一源/漏极耦接该第九晶体管的第一源/漏 极，且其第二源/漏极耦接该第九晶体管的第二源/漏极。
8. 如权利要求7所述的源极驱动电路，其中该第二输出级包括第十一晶体管，其栅极耦接该第九晶体管的第一源/漏极、其第一源/漏极耦接该第二 电压，且其第二源/漏极输出该第一输出信号；以及第十二晶体管，其栅极耦接该第九晶体管的第二源/漏极、其第一源/漏极耦接该第 十一晶体管的第二源/漏极，且其第二源/漏极耦接该第一电压。
9. 如权利要求l所述的源极驱动电路，还包括 第二输出缓冲器，包括第二差动输入级，具有第三输入端接收第三输入信号，以及第四输入端接收第四输入 信号；第三输出级，包括第二电平调整电路，根据该第三输入信号和该第四输入信号来提供第二电平电压；及 第二自偏压提供电路，用以提供第二偏压至该第一 电平调整电路和该第二电平调整电路，其中该第一自偏压提供电路提供该第一偏压至该第二电平调整电路；以及第四输出级，依据该第二电平电压，提供第二充电电流和第二放电电流，并且输出第二输出信号。
10. 如权利要求9所述的源极驱动电路，还包括多工器，选择性地将该第一输出缓冲器和该第二输出缓冲器耦接至该显示面板上多条
11. 如权利要求9所述的源极驱动电路，其中该第一输入信号和该第二输入信号为具 有第一极性的信号，而该第三输入信号和该第四输入信号为具有第二极性的信号。
12. 如权利要求9所述的源极驱动电路，其中该第二差动输入级分别根据该第三输入 信号和该第四输入信号，产生第三电流和第四电流，且该第二电平调整电路接收从该第三 电流或该第四电流映射的第二电平电流来产生该第二电平电压。
13. 如权利要求12所述的源极驱动电路，其中该第二自偏压提供电路基于该第四电流 而产生该第二偏压。
14. 如权利要求13所述的源极驱动电路，其中该第二自偏压提供电路包括第二自偏压 晶体管，其栅极与第一源/漏极耦接在一起，以接收从该第四电流映射的第二映射电流来 产生该第二偏压，且第二源/漏极耦接第一电压。
15. 如权利要求12所述的源极驱动电路，其中该第二差动输入级包括 第一晶体管，其栅极作为该第三输入端、其第一源/漏极感应产生该第三电流，且其第二源/漏极耦接第一电压；第二晶体管，其栅极作为该第四输入端、其第一源/漏极感应产生该第四电流，且其第 二源/漏极耦接该第一晶体管的第二源/漏极；第三晶体管，其第一源/漏极耦接第二电压，且其栅极及第二源/漏极耦接该第一晶体管的第一源/漏极；第四晶体管，其第一源/漏极耦接该第二电压，且其栅极及第二源/漏极耦接该第二晶 体管的第一源/漏极；以及第二电流源，耦接于该第一晶体管的第二源/漏极与该第一电压之间，以提供第二偏 置电流至该第二差动输入级，其中该第三电流与该第四电流的总和近似等于该第二偏置电 流。
16. 如权利要求15所述的源极驱动电路，其中该第三输出级还包括 第五晶体管，其栅极耦接该第三晶体管的栅极、其第一源/漏极耦接该第二电压，且其第二源/漏极感应产生从该第三电流映射的该第二电平电流；第六晶体管，其栅极耦接该第四晶体管的栅极，且其第一源/漏极耦接该第二电压； 第七晶体管，其栅极及第一源/漏极耦接该第六晶体管的第二源/漏极，且其第二源/漏极耦接该第一电压；以及第八晶体管，其栅极耦接该第七晶体管的栅极、其第一源/漏极感应产生从该第四电流映射的该第二电平电流，且其第二源/漏极耦接该第一电压。
17. 如权利要求16所述的源极驱动电路，其中该第二电平调整电路包括 第九晶体管，其栅极耦接该第二偏压、其第一源/漏极耦接该第五晶体管的第二源/漏极，且其第二源/漏极耦接该第八晶体管的第一源/漏极，其中该第二电平电压经由该第九 晶体管的第一源/漏极和该第二源/漏极中的一个输出的；以及第十晶体管，其栅极耦接该第一偏压、其第一源/漏极耦接该第九晶体管的第一源/漏 极，且其第二源/漏极耦接该第九晶体管的第二源/漏极。
18. 如权利要求17所述的源极驱动电路，其中该第四输出级包括 第十一晶体管，其栅极耦接该第九晶体管的第一源/漏极的栅极、其第一源/漏极耦接该第二电压，且其第二源/漏极输出该第二输出信号；以及第十二晶体管，其栅极耦接该第九晶体管的第二源/漏极的栅极、其第一源/漏极耦接 该第十一晶体管的第二源/漏极，且其第二源/漏极耦接该第一电压。
全文摘要
一种适于驱动显示面板的源极驱动电路。源极驱动电路包括第一输出缓冲器和第二输出缓冲器，分别负责增强具有不同极性的信号。对于第一输出缓冲器而言，第一输出缓冲器包括第一差动输入级、第一输出级以及第二输出级。第一输出级包括第一电平调整电路和第一自偏压提供电路。第一电平调整电路根据第一差动输入级所接收的输入信号来提供第一电平电压，使得第二输出级依据第一电平电压，提供第一充电电流和第二充电电流并输出第一输出信号。第一自偏压提供电路提供相关于输入信号的第一偏压来控制第一电平调整电路运作。
文档编号G09G3/36GK101727861SQ200910132030
公开日2010年6月9日 申请日期2009年4月13日 优先权日2008年10月27日
发明者王家辉, 王振宇, 蔡建泓, 邱景传 申请人:奇景光电股份有限公司;财团法人成大研究发展基金会