专利名称：支持双解析度显示的显示装置与其驱动方法
技术领域：
本发明涉及一种移位寄存器电路，特别是涉及一种能支持双解析度显示的 GOP(gate on panel,栅极面极)显示系统。
背景技术：
液晶显示面板具有重量轻、寿命长及高画质等优点，使得液晶显示面板广泛的应用于各式电子装置中。例如移动电话、电视、计算机屏幕等。传统上，将栅极驱动电路形成于外部硬式印刷电路板上。为可简化外部栅极驱动集成电路复杂性及减少体积，降低面板生产成本，本发明实施例利用薄膜晶体管阵列工艺将驱动扫描线的部份栅极驱动电路一并形成于液晶显示面板的基板上，此技术称为GOP (Gate on Panel)。显示模块利用时序控制器及驱动电路，即可实现双解析度(包括正常解析度与低解析度)可切换的效果，可提升显示设计上的弹性，以及减低成本。以有PMOS及NMOS逻辑电路的薄膜晶体管阵列工艺而言，其设计是较容易实现的，但成本较a-Si的GOP工艺高。然而，以目前a-Si的GOP技术而言，尚无以单一驱动电路同时支持双解析度显示的设计。
发明内容
本发明是有关于一种支持双解析度显示的显示装置与其驱动方法。于低解析度显示时，以相同时钟信号来驱动位于玻璃基板上的GOP驱动电路中的多个移位寄存器中的至少二个相对应移位寄存器，以使得这些相对应移位寄存器输出相同相位的输出信号来驱动至少二相对应扫描线。本发明一实施例提出一种支持双解析度显示的显示装置，包括一显示面板，具有一薄膜晶体管阵列基板；多条扫描线，形成于该薄膜晶体管阵列基板上；一时序控制器，输出一起始信号与多个时钟信号；以及一驱动电路，形成于该薄膜晶体管阵列基板上，该驱动电路包括多个移位寄存器，这些移位寄存器接收该起始信号与这些时钟信号，这些移位寄存器输出个别第一输出信号以驱动这些扫描线，这些移位寄存器的一第(i)级移位寄存器输出一第二输出信号以起始这些移位寄存器的一第(i+j)级移位寄存器，i与j为正整数且 j大于等于2。于低解析度显示下，该时序控制器输出相同相位的j个时钟信号以驱动这些移位寄存器的该第(i)级至一第(i+j-Ι)级移位寄存器，以使得该第(i)级至该第(i+j-1) 级移位寄存器所输出的这些第一输出信号具有相同相位来驱动相对应扫描线。本发明另一实施例提出一种驱动方法，应用于支持双解析度显示的一显示装置。 该驱动方法包括于正常显示下，以不同相位的多个时钟信号驱动该显示装置的一驱动电路的多个移位寄存器，以使得这些移位寄存器的个别第一输出信号为不同相位来驱动该显示装置的多个扫描线；于低解析度显示下，以相同相位的j个时钟信号驱动这些移位寄存器的该第(i)级至一第(i+j-Ι)级移位寄存器，以使得该该第(i)级至该第(i+j-Ι)级移位寄存器所输出的这些第一输出信号具有相同相位来驱动相对应扫描线，这些移位寄存器的一第(i)级移位寄存器输出一第二输出信号以起始这些移位寄存器的一第(i+j)级移位寄存器，i与j为正整数且j大于等于2，这些移位寄存器的该第(i+j)级移位寄存器所输出的该第一输出信号更重置这些移位寄存器的该第(i)级移位寄存器。为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并结合附图详细说明如下。
图I绘示利用非晶硅栅极技术的显示面板的示意图。图2显示根据本发明第一实施例的多个移位寄存器的连接关系。图3A显示根据本发明第一实施例处于正常解析度显示模式的时序图。图3B显示根据本发明第一实施例处于1/2解析度显示模式的时序图。图4显示根据本发明第二实施例的多个移位寄存器的连接关系。图5A显示根据本发明第二实施例处于正常解析度显示模式的时序图。图5B显示根据本发明第二实施例处于1/3解析度显示模式的时序图。图6显示根据本发明第三实施例的多个移位寄存器的连接关系。图7A显示根据本发明第三实施例处于正常解析度显示模式的时序图。图7B显示根据本发明第三实施例处于1/2解析度显示模式的时序图。图8显示根据本发明第四实施例的多个移位寄存器的连接关系。图9A显示根据本发明第四实施例处于正常解析度显示模式的时序图。图9B显示根据本发明第四实施例处于1/4解析度显示模式的时序图。附图符号说明10 :显示面板11 :薄膜晶体管阵列基板12 :像素区域13 :扫描线14:G0P驱动电路16:时序控制器15:外部电平转换电路SRl SR5 :移位寄存器
具体实施例方式于本发明多个实施例中，在同一个显示面板，通过时序控制器的功能设定变更，并设计GOP线路(比如，移位寄存器)，以支持双解析度显示正常解析度显示与低解析度显不。于正常解析度显不下，一次扫描一条扫描线，也就是说，一个扫描信号输入给一条扫描线。于低解析度显示下，一次扫描N条扫描线(N为大于I的正整数)，也就是说，同一个扫描信号输入给N条扫描线。第一实施例请参照图I,其绘示利用GOP技术的显示面板的示意图。显示面板10包括薄膜晶体管阵列基板11、多条扫描线13、G0P驱动电路14、外部电平转换电路15、以及时序控制器(Timing Controller) 16。薄膜晶体管阵列基板11具有像素区域(Active Area) 12,各条扫描线13分别部分地设置于像素区域12内。GOP驱动电路14设置于玻璃基板11上的一侧。GOP驱动电路14包括多个移位寄存器，这些移位寄存器电性连接于这些扫描线13，以驱动这些扫描线13。时序控制器16输出多种控制信号与多种时钟信号，这些信号经由外部电平转换电路15升压过后，送至GOP驱动电路14，来驱动此些扫描线13，以进行画面显示。 时序控制器16及外部电平转换电路15并非形成于薄膜晶体管阵列基板11上，而是形成于比如硬式印刷电路板上，COF(薄膜覆晶，Chip on Film)用以连结此硬式印刷电路板与玻璃基板，使得由时序控制器16所输出的这些控制信号与这些时钟信号通过COF传送信号给薄膜晶体管阵列基板11上的GOP驱动电路14。于本发明第一实施例中，显示面板10可支持双解析度显示，亦即，正常解析度显示与1/2解析度显示。请参考图2，其显示根据本发明第一实施例的多个移位寄存器的连接关系，图3A显示根据本发明第一实施例处于正常解析度显示模式的时序图，图3B显示根据本发明第一实施例处于1/2解析度显示模式的时序图。如图2所示，GOP驱动电路14包括多个移位寄存器SR。虽然图2中只显示出4个移位寄存器SRl SR4，但本发明并不受限于此。时钟信号CKl CK6、起始信号STV(Start Pulse)由时序控制器16所输出并经由外部电平转换电路15升压后输出给移位寄存器 SRl SR4。第一级移位寄存器SRl与第二级移位寄存器SR2可以接收相同的起始信号或是接收不同的起始信号。在此以第一级移位寄存器SRl与第二级移位寄存器SR2接收相同的起始信号为例做说明。至于第一级移位寄存器SRl与第二级移位寄存器SR2接收不同的起始信号的细节可依此类推，于此不重述。第一级移位寄存器SRl接收由时序控制器所输出的起始信号STV、时钟信号CK1、 CK3与CK5。第一级移位寄存器SRl的传送信号Carry做为第三级移位寄存器SR3的起始信号。第一级移位寄存器SRl的输出信号Outputl输出给相对应的扫描线。第三级移位寄存器SR3的输出信号0utput3作为重置信号，回授给第一级移位寄存器SRl的重置端RT，以将第一级移位寄存器SRl的输出信号Outputl重置(拉至低电平)。于本说明书内容中，输出信号Output可视为为各移位寄存器的第一输出信号,而传送信号Carry则可视为各移位寄存器的第二输出信号，以下类推。相似地，第二级移位寄存器SR2接收由时序控制器所输出的起始信号STV、时钟信号CK2、CK4与CK6。第二级移位寄存器SR2的传送信号Carry做为第四级移位寄存器SR4 的起始信号。第二级移位寄存器SR2的输出信号0utput2输出给相对应的扫描线。第四级移位寄存器SR4的输出信号0utput4作为重置信号，回授给第二级移位寄存器SR2的重置端RT，以将第二级移位寄存器SR2的输出信号0utput2重置(拉至低电平)。第三级移位寄存器SR3的起始信号是第一级移位寄存器SRl的传送信号Carry，而第三级移位寄存器SR3接收由时序控制器所输出的时钟信号CK1、CK3与CK5。第四级移位寄存器SR4的起始信号是第二级移位寄存器SR2的传送信号Carry，而第四级移位寄存器 SR4接收由时序控制器所输出的时钟信号CK2、CK4与CK6。也就是说，第i级移位寄存器的传送信号Carry做为第(i+2)级移位寄存器的起始信号，第(i+2)级移位寄存器的输出信号Output(i)做为第i级移位寄存器的重置信号，i为正整数。其他级移位寄存器的电路连接关系可依此类推，于此不重述。STV、CK1 CK6的最高电平与最低电平为VGH与VSS2 ； 另外VSSl彡VSS2。输出信号Outputl 0utput4为传送给相对应扫描线的扫描信号。请参考图2与图3A。于正常解析度显示下，由时序控制器所输出的时钟信号CKl CK6有不同时序。所以，输出信号Outputl 0utput4具有不同时序,亦即，每条扫描线所接收的扫描信号都不相同，所以，面板处于正常解析度显示。请参考图2与图3B。于低(1/2)解析度显示下，由时序控制器所输出的时钟信号 CKl与CK2为同相位，时钟信号CK3与CK4为同相位，时钟信号CK5与CK6为同相位。所以， 输出信号Output I与Output 2为同相位,而输出信号Output 3与0utput4具有同时位,亦即， 2条相邻扫描线所接收的扫描信号为相同，所以，面板处于低(1/2)解析度显示。详细地说，于图3B的时间间隔11中，起始信号STV为高电平且时钟信号CKl CK6 全为低电平(VSS2)时，第一级移位寄存器SRl的输出信号Outputl为低电平(VSSl)而其传送信号Carry则为低电平(VSS2);第二级移位寄存器SR2的输出信号0utput2为低电平 (VSSl)而其传送信号Carry则为低电平(VSS2)。相似地，第三级移位寄存器SR3的输出信号0utput3为低电平(VSSl)而其传送信号Carry则为低电平(VSS2);第四级移位寄存器 SR4的输出信号0utput4为低电平(VSSl)而其传送信号Carry则为低电平(VSS2)。于图3B的时间间隔t2中，起始信号STV为低电平(VSS2)且时钟信号CKl CK2 为高电平(VGH)而时钟信号CK3 CK6仍为低电平(VSS2)时，第一级移位寄存器SRl的输出信号Outputl为高电平(VGH)而其传送信号Carry为高电平(VGH);第二级移位寄存器SR2的输出信号0utput2为高电平(VGH)而其传送信号Carry则为高电平(VGH)。第三级移位寄存器SR3的输出信号0utput3为低电平(VSSl)而其传送信号Carry则为低电平 (VSS2);第四级移位寄存器SR4的输出信号0utput4为低电平(VSSl)而其传送信号Carry 则为低电平(VSS2)。于图3B的时间间隔t3中，起始信号STV为低电平(VSS2)且时钟信号CK3 CK4 为高电平(VGH)而时钟信号CKl CK2与CK5 CK6为低电平(VSS2)时，第一级移位寄存器SRl的输出信号Outputl为低电平(VSS2)而其传送信号Carry为低电平(VSS2);第二级移位寄存器SR2的输出信号0utput2为低电平(VSS2)而其传送信号Carry则为低电平 (VSS2)。第三级移位寄存器SR3的输出信号0utput3为高电平(VGH)而其传送信号Carry 则为高电平(VGH);第四级移位寄存器SR4的输出信号0utput4为高电平(VGH)而其传送信号Carry则为高电平(VGH)。其余的时序可由以上说明类推，于此不重述。由上述说明可知，于本发明第一实施例中，面板可支持双解析度显示正常显示与低(1/2)解析度显示。第二实施例于本发明第二实施例中，显示面板10的电路架构基本上相同或相似于第一实施例，故其细节于此不重述。不过，于本发明第二实施例中，显示面板10可支持双解析度显示，正常解析度显示与1/3解析度显示。请参考图4，其显示根据本发明第二实施例的多个移位寄存器的连接关系，图5A显示根据本发明第二实施例处于正常解析度显示模式的时序图，图5B显示根据本发明第二实施例处于1/3解析度显示模式的时序图。虽然图4中只显示出4个移位寄存器SRl SR4，但本发明并不受限于此。时钟信号CKl CK6、起始信号STV乃是由时序控制器16所输出并经由外部电平转换电路15升压后输出给移位寄存器SRl SR4。第一级移位寄存器SRl 第三级移位寄存器SR3可以接收相同的起始信号或是接收不同的起始信号。在此以第一级移位寄存器SRl 第三级移位寄存器SR3接收相同的起始信号为例做说明。至于第一级移位寄存器SRl 第三级移位寄存器SR3接收不同的起始信号的细节可依此类推，于此不重述。第一级移位寄存器SRl接收由时序控制器所输出的起始信号STV、时钟信号CKl与 CK4。第一级移位寄存器SRl的传送信号Carry做为第四级移位寄存器SR4的起始信号。第一级移位寄存器SRl的输出信号Outputl输出给相对应的扫描线。第四级移位寄存器SR4 的输出信号0utput4作为重置信号，回授给第一级移位寄存器SRl的重置端RT，以将第一级移位寄存器SRl的输出信号Outputl重置(拉至低电平)。相似地，第二级移位寄存器SR2接收由时序控制器所输出的起始信号STV、时钟信号CK2与CK5。第二级移位寄存器SR2的传送信号Carry做为第五级移位寄存器SR5的起始信号。第二级移位寄存器SR2的输出信号0utput2输出给相对应的扫描线。第五级移位寄存器SR5的输出信号0utput5作为重置信号，回授给第二级移位寄存器SR2的重置端RT， 以将第二级移位寄存器SR2的输出信号0utput2重置(拉至低电平)。相似地，第三级移位寄存器SR3接收由时序控制器所输出的起始信号STV、时钟信号CK3与CK6。第三级移位寄存器SR3的传送信号Carry做为第六级移位寄存器(未示出) 的起始信号。第三级移位寄存器SR3的输出信号0utput3输出给相对应的扫描线。第六级移位寄存器的输出信号Outpute作为重置信号，回授给第三级移位寄存器SR3的重置端RT， 以将第三级移位寄存器SR3的输出信号0utput3重置(拉至低电平)。第四级移位寄存器SR4的起始信号是第一级移位寄存器SRl的传送信号Carry， 而第四级移位寄存器SR4接收由时序控制器所输出的时钟信号CKl与CK4。第五级移位寄存器SR5的起始信号是第二级移位寄存器SR2的传送信号Carry，而第五级移位寄存器SR5 接收由时序控制器所输出的时钟信号CK2与CK5。也就是说，第i级移位寄存器的传送信号 Carry做为第(i+3)级移位寄存器的起始信号，i为正整数。其他级移位寄存器的电路连接关系可依此类推，于此不重述。请参考图4与图5A。于正常解析度显示下，由时序控制器所输出的时钟信号CKl CK6有不同时序。所以，输出信号Outputl 0utput6具有不同时序,亦即，每条扫描线所接收的扫描信号都不相同，所以，面板处于正常解析度显示。请参考图4与图5B。于低(1/3)解析度显示下，由时序控制器所输出的时钟信号 CKl CK3为同相位，时钟信号CK4 CK6为同相位。所以，输出信号Outputl 0utput3 为同相位，而输出信号0utput4 0utput6具同时位，亦即，3条相邻扫描线所接收的扫描信号为相同，所以，面板处于低(1/3)解析度显示。图5B的详细解说可由上述第一实施例的说明可推出，故于此不重述。由上述说明可知，于本发明第二实施例中，面板可支持双解析度显示正常显示与低(1/3)解析度显示。第三实施例于本发明第三实施例中，显示面板10的电路架构基本上相同或相似于第一实施例，故其细节于此不重述。不过，于本发明第三实施例中，显示面板10可支持双解析度显示，正常解析度显示与半(1/2)解析度显示。请参考图6，其显示根据本发明第三实施例的多个移位寄存器的连接关系，图7A显示根据本发明第三实施例处于正常解析度显示模式的时序图，图7B显示根据本发明第三实施例处于1/2解析度显示模式的时序图。虽然图6 中只显示出5个移位寄存器SRl SR5，但本发明并不受限于此。时钟信号CKl CK8、起始信号STV是由时序控制器16所输出并经由外部电平转换电路15升压后输给移位寄存器 SRl SR5。第一级移位寄存器SRl与第二级移位寄存器SR2可以接收相同的起始信号或是接收不同的起始信号。在此以第一级移位寄存器SRl与第二级移位寄存器SR2接收相同的起始信号为例说明。至于第一级移位寄存器SRl与第二级移位寄存器SR2接收不同的起始信号的细节可依此类推，于此不重述。第一级移位寄存器SRl接收由时序控制器所输出的起始信号STV、时钟信号CKl与 CK3。第一级移位寄存器SRl的传送信号Carry做为第三级移位寄存器SR3的起始信号。第一级移位寄存器SRl的输出信号Outputl输出给相对应的扫描线。第三级移位寄存器SR3 的输出信号0utput3作为重置信号，回授给第一级移位寄存器SRl的重置端RT，以将第一级移位寄存器SRl的输出信号Outputl重置(拉至低电平)。相似地，第二级移位寄存器SR2接收由时序控制器所输出的起始信号STV、时钟信号CK2与CK4。第二级移位寄存器SR2的传送信号Carry做为第四级移位寄存器SR4的起始信号。第二级移位寄存器SR2的输出信号0utput2输出给相对应的扫描线。第四级移位寄存器SR4的输出信号0utput4作为重置信号，回授给第二级移位寄存器SR2的重置端RT， 以将第二级移位寄存器SR2的输出信号0utput2重置(拉至低电平)。第三级移位寄存器SR3的起始信号乃是第一级移位寄存器SRl的传送信号Carry， 而第三级移位寄存器SR3接收由时序控制器所输出的时钟信号CK3与CK5。第四级移位寄存器SR4的起始信号乃是第二级移位寄存器SR2的传送信号Carry，而第四级移位寄存器 SR4接收由时序控制器所输出的时钟信号CK4与CK6。也就是说，第i级移位寄存器的传送信号Carry做为第(i+2)级移位寄存器的起始信号，第(i+2)级移位寄存器的输出信号 Output (i)做为第i级移位寄存器的重置信号，i为正整数。其他级移位寄存器的电路连接关系可依此类推，于此不重述。基本上，第三实施例的这些移位寄存器间的电路连接关系相同或相似于第一实施例，故其细节于此不重述。由图7B可看出，由于时序控制器输出8个时钟信号CKl CK8给移位寄存器，所以，于图7B中，当处于低(1/2)解析度显示时，CKl CK2为同相位，CK3 CK4为同相位，CK5 CK6为同相位，CK7 CK8为同相位，且输出信号Outputl 0utput2 为同相位，输出信号0utput3 0utput4为同相位,输出信号0utput5 0utput6为同相位， 输出信号0utput7 0utput8为同相位。由上述说明可知，于本发明第三实施例中，面板可支持双解析度显示正常显示与低(1/2)解析度显示。第四实施例于本发明第四实施例中，显示面板10的电路架构基本上相同或相似于第一实施例，故其细节于此不重述。不过，于本发明第四实施例中，显示面板10可支持双解析度显示，正常解析度显示与低(1/4)解析度显示。请参考图8，其显示根据本发明第四实施例的多个移位寄存器的连接关系，图9A显示根据本发明第四实施例处于正常解析度显示模式的时序图，图9B显示根据本发明第四实施例处于1/4解析度显示模式的时序图。虽然图8 中只显示出5个移位寄存器SRl SR5，但本发明并不受限于此。时钟信号CKl CK8、起始信号STV是由时序控制器16所输出并经由外部电平转换电路15升压后输给移位寄存器 SRl SR5。第一级移位寄存器SRl 第四级移位寄存器SR4可以接收相同的起始信号或是接收不同的起始信号。在此以第一级移位寄存器SRl 第四级移位寄存器SR4接收相同的起始信号为例做说明。至于第一级移位寄存器SRl 第四级移位寄存器SR4接收不同的起始信号的细节可依此类推，于此不重述。第一级移位寄存器SRl接收由时序控制器所输出的起始信号STV、时钟信号CKl与 CK5。第一级移位寄存器SRl的传送信号Carry做为第五级移位寄存器SR5的起始信号。第一级移位寄存器SRl的输出信号Outputl输出给相对应的扫描线。第五级移位寄存器SR5 的输出信号0utput5回授给第一级移位寄存器SRl的重置讯号RT,以将第一级移位寄存器 SRl的输出信号Outputl重设(拉至低电平)。相似地，第二级移位寄存器SR2接收由时序控制器所输出的起始信号STV、时钟信号CK2与CK6。第二级移位寄存器SR2的传送信号Carry做为第六级移位寄存器(未示出) 的起始信号。第二级移位寄存器SR2的输出信号0utput2输出给相对应的扫描线。第六级移位寄存器(未不出)的输出信号0utput6回授给第二级移位寄存器SR2的重置讯号RT, 以将第二级移位寄存器SR2的输出信号0utput2重设(拉至低电平)。相似地，第三级移位寄存器SR3接收由时序控制器所输出的起始信号STV、时钟信号CK3与CK7。第三级移位寄存器SR3的传送信号Carry做为第七级移位寄存器(未示出) 的起始信号。第三级移位寄存器SR3的输出信号0utput3输出给相对应的扫描线。第七级移位寄存器的输出信号0utput7回授给第三级移位寄存器SR3的重置讯号RT，以将第三级移位寄存器SR3的输出信号0utput3重设(拉至低电平)。相似地，第四级移位寄存器SR4接收由时序控制器所输出的起始信号STV、时钟信号CK4与CK8。第四级移位寄存器SR4的传送信号Carry做为第八级移位寄存器(未示出) 的起始信号。第四级移位寄存器SR4的输出信号0utput4输出给相对应的扫描线。第八级移位寄存器的输出信号Outputs作为重置信号，回授给第四级移位寄存器SR4的重置端RT， 以将第四级移位寄存器SR4的输出信号0utput4重置(拉至低电平)。第五级移位寄存器SR5的起始信号乃是第一级移位寄存器SRl的传送信号Carry， 而第五级移位寄存器SR5接收由时序控制器所输出的时钟信号CKl与CK5。也就是说,于本发明第四实施例中，第i级移位寄存器的传送信号Carry做为第(i+4)级移位寄存器的起始信号，i为正整数。其他级移位寄存器的电路连接关系可依此类推，于此不重述。请参考图8与图9A。于正常解析度显示下，由时序控制器所输出的时钟信号 CKl CK8有不同时序。所以，输出信号Outputl 0utput8具有不同时序。虽然输出信号 0utput5 0utput8并未显示出，但可由上述说明类推出。亦即，每条扫描线所接收的扫描信号都不相同，所以，面板处于正常解析度显示。请参考图8与图9B。于低(1/4)解析度显示下，由时序控制器所输出的时钟信号 CKl CK4为同相位，时钟信号CK5 CK8为同相位。所以，输出信号Outputl 0utput4为同相位，而输出信号0utput5 0utput8具同时位，亦即，4条相邻扫描线所接收的扫描信号为相同，所以，面板处于低(1/4)解析度显示。图9B的详细解说可由上述实施例的说明推出，故于此不重述。由上述说明可知，于本发明第四实施例中，面板可支持双解析度显示正常显示与低(1/4)解析度显示。于本发明其他可能实施例中，如果要面板支持双解析度显示正常显示与低(I/ N)解析度显示的话，N为大于I的正整数，则前N级移位寄存器接收由时序控制器所送来的起始信号(可同相位或不同相位)，时序控制器至少送出2N个时钟信号。以前2N级移位寄存器而言，第i级(i小于/等于N)移位寄存器接收时钟信号CKi与CK(i+N)，第i级移位寄存器的传送信号Carry当成第(i+N)级移位寄存器的起始信号，第(i+N)级移位寄存器的输出信号Output当成第i级移位寄存器的重设信号。于正常显示下，2N个时钟信号为不同相位；于低(1/N)解析度显示下，2N个时钟信号中，前N个时钟信号具有相同相位，后 N个时钟信号具有相同相位，如此，对前2N级移位寄存器而言，前N级移位寄存器的输出信号Output具有相同相位,后N级移位寄存器的输出信号Output具有相同相位。综上所述，虽然本发明已以实施例揭示如上，然其并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰。因此，本发明的保护范围是以本发明的权利要求为准。
权利要求
1.一种支持双解析度显示的显示装置，包括一显示面板，具有一薄膜晶体管阵列基板；多条扫描线，形成于该薄膜晶体管阵列基板上；一时序控制器，输出一起始信号与多个时钟信号；以及一驱动电路，形成于该薄膜晶体管阵列基板上，该驱动电路包括多个移位寄存器，这些移位寄存器接收该起始信号与这些时钟信号，这些移位寄存器输出个别第一输出信号以驱动这些扫描线，这些移位寄存器的一第(i)级移位寄存器输出一第二输出信号以起始这些移位寄存器的一第(i+j)级移位寄存器，i与j为正整数且j大于等于2 ；其中，于低解析度显示下，该时序控制器输出相同相位的j个时钟信号以驱动这些移位寄存器的该第(i)级至一第(i+j-Ι)级移位寄存器，以使得该第(i)级至该第(i+j-1) 级移位寄存器所输出的这些第一输出信号具有相同相位来驱动相对应扫描线。
2.如权利要求I所述的显示装置，其中，这些移位寄存器的该第(i+j)级移位寄存器所输出的该第一输出信号更重置这些移位寄存器的该第(i)级移位寄存器。
3.如权利要求I所述的显示装置，其中，于正常显示下，该时序控制器输出不同相位的这些时钟信号，以使得这些移位寄存器的个别第一输出信号为不同相位。
4.如权利要求I所述的显示装置，还包括一外部电平转换电路。该外部电平转换电路的一端耦接至该时序控制器，调制该时序控制器所输出的该起始信号及这些时钟信号；该外部电平转换电路的另一端耦接至该驱动电路的这些移位寄存器，输出经调制的该起始信号与这些时钟信号。
5.如权利要求I所述的显示装置，其中，于1/2解析度显示下，这些时钟信号至少包括一第一至一第四时钟信号，这些移位寄存器的前两级移位寄存器接收该起始信号，这些移位寄存器的该第(i)级移位寄存器接收该第一与该第三时钟信号，这些移位寄存器的一第(i+1)级移位寄存器接收该第二与该第四时钟信号，j = 2，该第一与该第二时钟信号为同相位，该第三与该第四时钟信号为同相位。
6.如权利要求I所述的显示装置，其中，于1/3解析度显示下，这些时钟信号至少包括一第一至一第六时钟信号，这些移位寄存器的前三级移位寄存器接收该起始信号，这些移位寄存器的该第(i)级移位寄存器接收该第一与该第四时钟信号，这些移位寄存器的一第(i+1)级移位寄存器接收该第二与该第五时钟信号，这些移位寄存器的一第 (i+2)级移位寄存器接收该第三与该第六时钟信号，j = 3，该第一、该第二与该第三时钟信号为同相位，该第四、该第五与该第六时钟信号为同相位。
7.如权利要求I所述的显示装置，其中，于1/4解析度显示下，这些时钟信号至少包括一第一至一第八时钟信号，这些移位寄存器的前四级移位寄存器接收该起始信号，这些移位寄存器的该第(i)级移位寄存器接收该第一与该第五时钟信号，这些移位寄存器的一第(i+1)级移位寄存器接收该第二与该第六时钟信号，这些移位寄存器的一第 (i+2)级移位寄存器接收该第三与该第七时钟信号，这些移位寄存器的一第(i+3)级移位寄存器接收该第四与该第八时钟信号，j =4，该第一、该第二、该第三与该第四时钟信号为同相位，该第五、该第六、该第七与该第八时钟信号为同相位。
8.—种驱动方法，应用于支持双解析度显示的一显示装置，该驱动方法包括于正常显示下，以不同相位的多个时钟信号驱动该显示装置的一驱动电路的多个移位寄存器，以使得这些移位寄存器的个别第一输出信号为不同相位来驱动该显示装置的多个扫描线；以及于低解析度显示下，以相同相位的j个时钟信号驱动这些移位寄存器的该第(i)级至一第(i+j-Ι)级移位寄存器，以使得该该第(i)级至该第(i+j-Ι)级移位寄存器所输出的这些第一输出信号具有相同相位来驱动相对应扫描线，这些移位寄存器的一第(i)级移位寄存器输出一第二输出信号以起始这些移位寄存器的一第(i+j)级移位寄存器，i与j为正整数且j大于等于2，这些移位寄存器的该第(i+j)级移位寄存器所输出的该第一输出信号更重置这些移位寄存器的该第(i)级移位寄存器。
9.如权利要求8所述的驱动方法，其中，于1/2解析度显示下，这些时钟信号至少包括一第一至一第四时钟信号，这些移位寄存器的前两级移位寄存器被该起始信号所起始，这些移位寄存器的该第(i)级移位寄存器接收该第一与该第三时钟信号，这些移位寄存器的一第(i+1)级移位寄存器接收该第二与该第四时钟信号，j = 2，该第一与该第二时钟信号为同相位，该第三与该第四时钟信号为同相位。
10.如权利要求8所述的驱动方法，其中，于1/3解析度显示下，这些时钟信号至少包括一第一至一第六时钟信号，这些移位寄存器的前三级移位寄存器被该起始信号所起始，这些移位寄存器的该第(i)级移位寄存器接收该第一与该第四时钟信号，这些移位寄存器的一第(i+1)级移位寄存器接收该第二与该第五时钟信号，这些移位寄存器的一第 (i+2)级移位寄存器接收该第三与该第六时钟信号，j = 3，该第一、该第二与该第三时钟信号为同相位，该第四、该第五与该第六时钟信号为同相位。
11.如权利要求8所述的驱动方法，其中，于1/4解析度显示下，这些时钟信号至少包括一第一至一第八时钟信号，这些移位寄存器的前四级移位寄存器被该起始信号所起始，这些移位寄存器的该第(i)级移位寄存器接收该第一与该第五时钟信号，这些移位寄存器的一第(i+1)级移位寄存器接收该第二与该第六时钟信号，这些移位寄存器的一第 (i+2)级移位寄存器接收该第三与该第七时钟信号，这些移位寄存器的一第(i+3)级移位寄存器接收该第四与该第八时钟信号，j = 4，该第一、该第二、该第三与该第四时钟信号为同相位，该第五、该第六、该第七与该第八时钟信号为同相位。
全文摘要
支持双解析度显示的显示装置与其驱动方法。该显示装置包括显示面板，具有薄膜晶体管阵列基板；多条扫描线，形成于该薄膜晶体管阵列基板上；时序控制器，输出起始信号与多个时钟信号；驱动电路，形成于该薄膜晶体管阵列基板上。该驱动电路包括多个移位寄存器，该移位寄存器接收该起始信号与该时钟信号。该移位寄存器输出个别第一输出信号以驱动该扫描线。第(i)级移位寄存器输出一第二输出信号以起始一第(i+j)级移位寄存器，i与j为正整数且j大于等于2。于低解析度显示下，该时序控制器输出相同相位的j个时钟信号以驱动该第(i)级至一第(i+j-1)级移位寄存器，使该第(i)级至该第(i+j-1)级移位寄存器所输出的该第一输出信号具有相同相位来驱动相对应扫描线。
文档编号G09G3/20GK102610185SQ201110026509
公开日2012年7月25日 申请日期2011年1月25日 优先权日2011年1月25日
发明者蔡易宬 申请人:奇美电子股份有限公司, 群康科技(深圳)有限公司