专利名称：移位暂存器及其方法
技术领域：
本发明涉及移位暂存器(shift register),尤其涉及一种具有较精简电路与较低静态功率消耗的移位暂存器。
背景技术：
一种将扫描驱动电路(Scan driver,—般称作栅极驱动器:Gate driver)结合在玻璃基版上面并且利用标准薄膜晶体管制程(Thin film transistorprocess)生产,从而可以达到更高分辨率以及降低生产成本的技术已经被广泛使用，其已经成功实现于只有N型晶体管(N-type transistor)的非晶娃薄膜晶体管制程(Amorphous silicon thinfilm transistor process),扫描驱动电路是以移位暂存器来实现其功能。图1所示为韩国三星(Samsung)在2008年公开的栅极驱动电路(美国专利申请号US 20080100560),其包括上拉部(pull-up part)211、下拉部(pull-down part) 213、上拉驱动部(pull-updrivingpart)214、链波防止部(ripple preventing part)215、保持部(holdingpart) 216、逆变器217与重置部(reset part)218。上述该栅极驱动电路已经可以达到很好的补偿效果，因为电路中CKl在关断状态期间(Off-state period，亦即栅极保持在Vgl期间)所造成的稱合效应(coupling effect)已经被完全的抑制住,利用多颗薄膜晶体管(TFT)在这段期间进行放电动作，也由于是使用强迫放电的机制，所以其在Off-stateperiod的静态功率消耗也会来的大,加上Off-state period远大于电路实际动作的时间(将栅极线(Gate line)充电至Vgh再放电至Vgl的时间)，当电路在Off-state period的静态功率消耗过大便会造成整体电路的功率消耗偏大，此为已知的I⑶(Integrated gatedriver，整合栅极驱动器)缺点。综上所述，已知的移位暂存器具有电路静态功率消耗过大以及电路过于复杂的两项缺点。由此，发明人鉴于现有技术的缺失，思及改良发明的意念，终能发明出本发明的“移位暂存器及其方法”。
发明内容
本发明的主要目的在于提出一种在电路上更为精简的移位暂存器，且大幅降低其在关断状态期间的静态功率消耗。本发明的下一个主要目的在于提供一种移位暂存器，包含:第一薄膜晶体管，包括第一端，接收启动脉冲或(N-1)级脉冲，第二端，以及控制端，电连接于该第一端，第二薄膜晶体管，包括第一端，接收时脉信号，第二端，输出N级脉冲，以及控制端，电连接于第一薄膜晶体管的第二端，以及电容器，具有第一端与第二端，其中该第一端电连接于该第二薄膜晶体管的控制端，且该第二端电连接于该第二薄膜晶体管的第二端，以及第三薄膜晶体管，包括第一端，电连接该电容器的第一端于第一节点，第二端，接收公共接地端电压，以及控制$而，接收(N+2)级脉冲。本发明的再一个主要目的在于提供一种移位暂存器，包含第一至第三晶体管，各具有第一端、第二端与控制端，且该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端共同电连接于一个节点，且该第一晶体管的第一端电连接该第一晶体管的控制端，以及电容，具有电连接于该第二晶体管的控制端的第一端与电连接于该第二晶体管的第二端的第二端，其中该第一晶体管的第一端接收(N-1)级脉冲，该第二晶体管的第一端接收时脉信号，该第三晶体管的控制端接收(N+2)级脉冲，且该第三晶体管的第二端接收公共接地端电压。本发明的另一个主要目的在于提供一种用于移位暂存器的方法，其中该移位暂存器包括各具有第一端、第二端与控制端的第一至第三晶体管，该第一晶体管的第二端与该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，该第一晶体管的第一端接收(N-1)级脉冲或启动脉冲，且电连接该第一晶体管的控制端，该第二晶体管的第一端接收时脉信号，且该第三晶体管的控制端接收(N+2)级脉冲，该方法包含下列步骤:以该(N-1)级脉冲对该节点进行预充电；当该时脉信号拉升至第一电位时，使该节点因电容耦合效应而提升至相对高电位；使该第二晶体管的栅极线在讯框时间内进行一次充电至该第一电位的动作；当该时脉信号由该第一电位降至第二电位时，使该栅极线在该讯框时间内进行一次放电至该第二电位的动作；以及使用该(N+2)级脉冲以将该节点放电至公共接地端电压。本发明的又一个主要目的在于提供一种移位暂存器，包含第一至第三晶体管，各具有第一端、第二端与控制端，该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，且该第一晶体管的第一端电连接该第一晶体管的控制端。本发明的下一个主要目的在于提供一种移位暂存器，包含第一至第三晶体管，各具有第一端、第二端与控制端，其中该第一晶体管的第一端接收(N-1)级脉冲，该第二晶体管的第一端接收时脉信号，该第晶体管的控制端接收(N+2)级脉冲，且该第三晶体管的第二端接收公共接地端电压。本发明的再一个主要 目的在于提供一种移位暂存器，包含:第一至第三晶体管，各具有第一端、第二端与控制端，其中该第一晶体管的第一端接收(N-1)级脉冲。本发明的另一个主要目的在于提供一种移位暂存器，仅包含三个晶体管。本发明的又一个主要目的在于提供一种移位暂存器，包含多个晶体管，仅其中的一个晶体管的第一端接收时脉信号，以及电容器，电连接于该多个晶体管。为了让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1为显示已知的栅极驱动电路的电路图；图2为显示依据本发明构想的第一较佳实施例的移位暂存器的电路图；图3为显示依据本发明构想的第一较佳实施例的移位暂存器的操作波形图；图4为显示依据本发明构想的第二较佳实施例的移位暂存器的电路图；以及图5为显示依据本发明构想的第二较佳实施例的移位暂存器的操作波形图。主要元件符号说明
211:上拉部213:下拉部214:上拉驱动部215:链波防止部216:保持部217:逆变器218:重置部Cx:电容器T1-T5:薄膜晶体管
具体实施例方式本发明所提出的移位暂存器的电路架构如图2所示，一共使用了三颗TFT:T1-T3,以及电容Cx。其中Tl利用了前一级((N-1)级)的脉冲(Pulse)对节点X进行预充电；紧接着时脉信号C2 (时脉2，Clock2)拉升至Vgh，受到电容耦合效应影响，使得X点耦合至更高电位后，T2负责对栅极线(Gate line)在一个讯框时间(Frame time)内，进行一次充电至第一电位(Vgh)的动作，然后该时脉信号C2由Vgh降至第二电位(Vgl)，T2对栅极线在一个讯框时间内进行一次放电至Vgl的动作；之后T3使用下下一级(N+2级)的脉冲来将X点放电至接地端电压Vss(准位比Vgl来得更低)，对应的操作波形如图3所示。其中时脉信号为C1-C4，例如，当C2 (时脉2，Clock2)为第N级的移位暂存器的时脉信号时，则Cl、C3-C4为另外三级(N-1级、N+1级与N+2级)移位暂存器的时脉信号。而Vst/输出(N-1)则为启动脉冲或(N-1)级的脉冲。在电路Off-state period中，由于X点放电至比Tl源极(保持在Vgl)还低,所以即使X点受到C2 (时脉2，Clock2)对电容的耦合效应影响，也不会让T2产生太大导通电流对栅极线充电。根据实际Hspice模拟结果，如图1所示的Samsung的移位暂存器电路的静态电流消耗为3.987uA，而 本发明所提出的新移位暂存器电路(见图2)的静态电流消耗仅有1.142uA。由于图2中的Tl、T3的栅源极电压Vgs皆大于O (因为Vgl高于Vss)，所以会有一条漏电路径从C2 (Vgl Vgh)经由第N级的T2放电到输出(N)，再通过第N+1级的Tl和T3放电到Vss。为了更进一步降低I⑶电路在Off-state period的静态功率消耗，本发明的第二较佳实施例多加了两颗小颗的TFT:T4和T5(因其所推动的负载电容小，所以不需要太大的尺寸)，来让Tl的栅极节点Y可以在Off-Stateperiod时放电至Vss,如此一来Tl的Vgs就会降至接近0V(详见图4)。上述本发明的第二较佳实施例的操作波形如图5所示。根据实际Hspice模拟结果，多加T4和T5可以将电路静态电流消耗从原本的
1.142uA更进一步降低至0.58uA。实施例:1、一种设置在玻璃基版上的移位暂存器，包含:第一薄膜晶体管，包括:第一端，接收启动脉冲或(N-1)级脉冲；第二端；以及控制端，电连接于该第一端；第二薄膜晶体管，包括:
第一端，接收时脉信号；第二端，输出N级脉冲；以及控制端，电连接于该第一薄膜晶体管的第二端；以及电容器，具有第一端与第二端，其中该第一端电连接于该第二薄膜晶体管的控制端，且该第二端电连接于该第二薄膜晶体管的第二端；以及第三薄膜晶体管，包括:第一端，电连接该电容器的第一端于第一节点；第二端，接收公共接地端电压；以及控制端，接收(N+2)级脉冲。2、根据实施例1所述的移位暂存器，还包括:第四薄膜晶体管，包括:第一端，接收该启动脉冲或该(N-1)级脉冲；第二端，电连接于该第一薄膜晶体管的控制端；以及控制端，电连接于该第一端；以及第五薄膜晶体管，包括:第一端，电连接该第四薄膜晶体管的第二端于第二节点；第二端，接收该公共接地端电压；以及控制端，接收该时脉信号。3、一种设置在玻璃基版上的移位暂存器,包含:第一至第三晶体管，各具有第一端、第二端与控制端，且该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，且该第一晶体管的第一端电连接该第一晶体管的控制端；以及电容器，具有电连接于该第二晶体管的控制端的第一端与电连接于该第二晶体管的第二端的第二端，其中该第一晶体管的第一端接收(N-1)级脉冲，该第二晶体管的第一端接收时脉信号，该第三晶体管的控制端接收(N+2)级脉冲，且该第三晶体管的第二端接收公共接地端电压。4、根据实施例3所述的移位暂存器，还包括:第四晶体管，包括:第一端，接收启动脉冲或(N-1)级脉冲；第二端，电连接于该第一晶体管的控制端；以及控制端，电连接于该第一端；以及第五晶体管，包括:第一端，电连接该第四晶体管的第二端于第二节点；第二端，接收该公共接地端电压；以及控制端，接收该时脉信号。5、根据实施例3或4所述的移位暂存器，其中该第一至第五晶体管均为薄膜晶体管。6、一种用于设置在玻璃基版上的移位暂存器的方法，其中该移位暂存器包括各具有第一端、第二端与控制端的第一至第三晶体管，该第一晶体管的第二端与该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，该第一晶体管的第一端接收(N-1)级脉冲或启动脉冲，且电连接该第一晶体管的控制端，该第二晶体管的第一端接收时脉信号，且该第三晶体管的控制端接收(N+2)级脉冲，该方法包含下列步骤:以该(N-1)级脉冲对该节点进行预充电；当该时脉信号拉升至第一电位时，使该节点因电容耦合效应而提升至相对高电位；使该第二晶体管的栅极线在讯框时间内进行一次充电至该第一电位的动作；当该时脉信号由该第一电位降至第二电位时，使该栅极线在该讯框时间内进行一次放电至该第二电位的动作；以及使用该(N+2)级脉冲以将该节点放电至公共接地端电压。7、根据实施例6所述的方法，其中该第二晶体管的第二端用于输出N级脉冲，且存在漏电路径，自该第二晶体管的第一端的该脉冲信号放电至该第二晶体管的第一端的该N级脉冲，并继而由该第一晶体管放电至该第三晶体管的该公共接地端电压。8、根据实施例6或7所述的方法，其中该第一至第三晶体管均为薄膜晶体管，该第一端、该第二端与该控制端分别为漏极、源极与栅极，该第一电位为栅极高电位，该第二电位为栅极低电位，该第一与该第三晶体管的各自的栅源极电压均大于零。9、根据以上任一实施例所述的方法，其中该移位暂存器还包括各具有第一端、第二端与控制端的第四与第五晶体管，该第四晶体管的第二端电连接于该第一晶体管的控制端，该第四晶体管的第一端接收启动脉冲或(N-1)级脉冲，且电连接该第四晶体管的控制端，该第五晶体管的第一端电连接于该第四晶体管的第二端于第二节点，该第五晶体管的控制端接收该时脉信号，该第五晶体管的第二端接收该公共接地点电压，该方法还包括步骤:在关断状态时期，使该第二节点放电至该公共接地点电压，以使该第一晶体管的栅源极电压降至接近零。10、根据以上任一实施例所述的方法，其中该第四与该第五晶体管均为薄膜晶体管，且该第一端、该第二端与该控制端分别为该漏极、该源极与该栅极。11、一种设置在玻璃基版上的移位暂存器，包含:第一至第三晶体管，各具有第一端、第二端与控制端，该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，且该第一晶体管的第一端电连接该第一晶体管的控制端。12、一种设置在玻璃基版上的移位暂存器,包含:第一至第三晶体管，各具有第一端、第二端与控制端，其中该第一晶体管的第一端接收(N-1)级脉冲，该第二晶体管的第一端接收时脉信号，该第三晶体管的控制端接收(N+2)级脉冲，且该第三晶体管的第二端接收公共接地端电压。13、一种设置在玻璃基版上的移位暂存器,包含:第一至第三晶体管，各具有第一端、第二端与控制端，其中该第一晶体管的第一端接收(N-1)级脉冲。14、一种设置在玻璃基版上的移位暂存器，仅包含三个晶体管。15、根据实施例14所述的移位暂存器，其中该三个晶体管为如实施例3所述的该第一至第三晶体管。16、一种设置在玻璃基版上的移位暂存器,包含:多个晶体管，仅其中的一个晶体管的第一端接收时脉信号；以及电容器，电连接于该多个晶体管。17、根据实施例16所述的移位暂存器，其中该多个晶体管是如实施例3所述的该
第一至第三晶体管。综上所述，本发明提供一种在电路上更为精简的移位暂存器，且大幅降低其在关断状态期间的静态功率消耗，故其确实具有进步性与新颖性。因此，即使本发明已由上述实施例所详细叙述，但是由熟悉本技术领域的人员所做的各种修饰均不脱离所附权利要求的保护范围。
权利要求
1.一种设置在玻璃基版上的移位暂存器，包含: 第一薄膜晶体管，包括: 第一端，接收启动脉冲或(N-1)级脉冲； 第二端；以及 控制端，电连接于所述第一端； 第二薄膜晶体管，包括: 第一端，接收时脉信号； 第二端，输出N级脉冲；以及 控制端，电连接于所述第一薄膜晶体管的第二端；以及 电容器，具有第一端与第二端，其中所述第一端电连接于所述第二薄膜晶体管的控制端，且所述第二端电连接于所述第二薄膜晶体管的第二端；以及第三薄膜晶体管，包括: 第一端，电连接所述电容器的第一端于第一节点； 第二端，接收公共接地端电压；以及 控制〗而，接收(N+2)级脉冲。
2.如权利要求1所述 的移位暂存器，还包括: 第四薄膜晶体管，包括: 第一端，接收所述启动脉冲或所述(N-1)级脉冲； 第二端，电连接于所述第一薄膜晶体管的控制端；以及 控制端，电连接于所述第一端；以及 第五薄膜晶体管，包括: 第一端，电连接所述第四薄膜晶体管的第二端于第二节点； 第二端，接收所述公共接地端电压；以及 控制端，接收所述时脉信号。
3.—种设置在玻璃基版上的移位暂存器,包含: 第一至第三晶体管，各具有第一端、第二端与控制端，且所述第一晶体管的第二端、所述第二晶体管的第一端和所述第三晶体管的控制端电连接于一个节点，且所述第一晶体管的第一端电连接所述第一晶体管的控制端；以及 电容器，具有电连接于所述第二晶体管的控制端的第一端与电连接于所述第二晶体管的第二端的第二端， 其中所述第一晶体管的第一端接收(N-1)级脉冲，所述第二晶体管的第一端接收时脉信号，所述第三晶体管的控制端接收(N+2)级脉冲，且所述第三晶体管的第二端接收公共接地端电压。
4.一种用于设置在玻璃基版上的移位暂存器的方法，其中所述移位暂存器包括各具有第一端、第二端与控制端的第一至第三晶体管，所述第一晶体管的第二端与所述第二晶体管的第一端和所述第三晶体管的控制端电连接于一个节点，所述第一晶体管的第一端接收(N-1)级脉冲或启动脉冲，且电连接所述第一晶体管的控制端，所述第二晶体管的第一端接收时脉信号，且所述第三晶体管的控制端接收(N+2)级脉冲，所述方法包含下列步骤: 以所述(N-1)级脉冲对所述节点进行预充电；当所述时脉信号拉升至第一电位时，使所述节点因电容耦合效应而提升至相对高电位； 使所述第二晶体管的栅极线在讯框时间内进行一次充电至所述第一电位的动作； 当所述时脉信号由所述第一电位降至第二电位时，使所述栅极线在所述讯框时间内进行一次放电至所述第二电位的动作；以及 使用所述(N+2)级脉冲以将所述节点放电至公共接地端电压。
5.如权利要求4所述的方法，其中所述第二晶体管的第二端用于输出N级脉冲，且存在漏电路径，自所述第二晶体管的第一端的所述脉冲信号放电至所述第二晶体管的第一端的所述N级脉冲，并继而由所述第一晶体管放电至所述第三晶体管的所述公共接地端电压， 所述第一至第三晶体管均为薄膜晶体管，所述第一端、所述第二端与所述控制端分别为漏极、源极与栅极，所述第一电位为栅极高电位，所述第二电位为栅极低电位，所述第一与所述第三晶体管的各自的栅源极电压均大于零， 所述移位暂存器还包括各具有第一端、第二端与控制端的第四与第五晶体管，所述第四晶体管的第二端电连接于所述第一晶体管的控制端，所述第四晶体管的第一端接收启动脉冲或(N-1)级脉冲，且电连接所述第四晶体管的控制端，所述第五晶体管的第一端电连接于所述第四晶体管的第二端于第二节点，所述第五晶体管的控制端接收所述时脉信号，所述第五晶体管的第二端接收所述公共接地点电压，所述方法还包括步骤:在关断状态时期，使所述第二节点放电至所述公共接地点电压，以使所述第一晶体管的栅源极电压降至接近零， 所述第四与所述第五晶体管均为薄膜晶体管，且所述第一端、所述第二端与所述控制端分别为所述漏极、所述源极与所述栅极。
6.—种设置在玻璃基版上的移位暂存器,包含: 第一至第三晶体管，各具有第一端、第二端与控制端，所述第一晶体管的第二端、所述第二晶体管的第一端和所述第三晶体管的控制端电连接于一个节点，且所述第一晶体管的第一端电连接所述第一晶体管的控制端。
7.—种设置在玻璃基版上的移位暂存器,包含: 第一至第三晶体管，各具有第一端、第二端与控制端，其中所述第一晶体管的第一端接收(N-1)级脉冲，所述第二晶体管的第一端接收时脉信号，所述第三晶体管的控制端接收(N+2)级脉冲，且所述第三晶体管的第二端接收公共接地端电压。
8.—种设置在玻璃基版上的移位暂存器,包含: 第一至第三晶体管，各具有第一端、第二端与控制端，其中所述第一晶体管的第一端接收(N-1)级脉冲。
9.一种设置在玻璃基版上的移位暂存器，仅包含三个晶体管。
10.一种设置在玻璃基版上的移位暂存器，包含: 多个晶体管，仅其中的一个晶体管的第一端接收时脉信号；以及 电容器，电连接于所述多个晶体管。
全文摘要
本发明揭露一种移位暂存器及其方法，该移位暂存器包含第一至第三晶体管，该第一至第三晶体管各具有第一端、第二端与控制端，该第一晶体管的第二端、该第二晶体管的第一端和该第三晶体管的控制端电连接于一个节点，且该第一晶体管的第一端电连接于该第一晶体管的控制端。
文档编号G09G3/36GK103208246SQ201210007689
公开日2013年7月17日 申请日期2012年1月11日 优先权日2012年1月11日
发明者柯健专, 吴昭慧 申请人:瀚宇彩晶股份有限公司