专利名称：一种可编程逻辑器件综合实验板的制作方法
技术领域：
本实用新型属于电子技术应用领域，涉及一种可编程逻辑器件综合实验装置。
背景技术：
可编程逻辑器件(CPLD)具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、保密性强、价格大众化等特点，几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。如今，可编程逻辑器件技术已成为了计算机、电子和通信专业的一门重要的课程，该课程不但具有其自身的完整理论体系，而且具有很强的实践性。要想深入理解和掌握这门重要课程，必须将理论学习和实验编程紧密的结合。目前，国内高校大多选用可编程逻辑器件实验箱作为该课程的实验设备，但是，可编程逻辑器件实验箱存在体积大、携带不便、成本较高等缺点。针对实验箱的以上缺点，实用新型专利(申请号CN201020242617. I)公开了一种 CPLD实验板，包括电源电路、电缆插座、时钟电路、用户触发电路、输出电路、CPLD插座，该实用新型解决了现有CPLD实验板的时钟变化单一、CPLD实验板电源需要外加电源、无法实现多输入多输出的实验验证功能的技术问题。但是，该专利涉及的CPLD实验板具有结构简单、资源不足和功能较少等缺点。
发明内容本实用新型的目的是提供一种体积小、携带方便、功能齐全和性价比高的可编程逻辑器件综合实验板。为了实现上述目的，本实用新型的技术方案是一种可编程逻辑器件综合实验板，包括可编程逻辑器件模块、开关电平输入模块、4*4键盘模块、时钟/脉冲输入模块、LED显示模块、动态/静态数码管模块、蜂鸣器模块、单片机模块、串行接口模块和在线下载模块，所述可编程逻辑器件模块同时与开关电平输入模块、4*4键盘模块、时钟/脉冲输入模块、LED显示模块、动态/静态数码管模块、蜂鸣器模块和单片机模块直接通过印刷电路板上的导线相连；所述单片机模块与串行接口模块通过所述印刷电路板上的导线相连。所述时钟/脉冲模块包括11种不同频率的时钟信号、正脉冲信号和负脉冲信号；所述时钟/脉冲模块的输出脚和可编程逻辑器件模块中的全局时钟输入脚采用跳线帽的方式相连，用户可自行选择所需的时钟(脉冲)信号。所述动态/静态数码管模块可配置成采用动态扫描方式显示的4位数码管和静态方式显示的2位数码管。用户可根据实际需要，通过改变12个跳线帽的连接状态，完成静态和动态显示模式的配置。所述在线下载模块采用ByteBlaster II下载方案，支持JTAG/AS/PS三种下载模式。[0010]本实用新型的有益效果有(I)本实用新型体积小、成本低廉。整块可编程逻辑器件实验板的大小为21cm*12cm。由于含有在线下载模块，因此不要另外购买专用下载线，实验板的总成本低于100 元。(2)本实用新型可实现正脉冲输入、负脉冲输入和11种不同频率的时钟输入,为实验提供了多种触发信号的输入选择。(3)本实用新型在可编程逻辑器件的有限资源条件下，同时支持动态数码管和静态数码管两种数码管显示模式。(4)本实用新型模块较多、资源丰富，不但包含多种输入模块(开关电平输入模块、4*4键盘模块)和多种输出模块(LED显示模块、动态/静态数码管模块、蜂鸣器模块)， 而且还包括了单片机模块和串行接口模块，并且这些模块与CPLD的I/O接口是固定连接， 因此可以同时使用，因而本实用新型能够用于复杂电子系统的设计。
图I为本实用新型的电路结构图。图2为本实用新型动态/静态数码管模块原理图。图3为本实用新型时钟/脉冲输入模块原理图。
具体实施方式
以下结合附图，通过实施例对本实用新型作进一步地说明。如图I所示，多功能可编程逻辑器件实验板包括可编程逻辑器件(CPLD)模块、开关电平输入模块、4*4键盘模块、时钟/脉冲输入模块、LED显不模块、动态/静态数码管模块、蜂鸣器模块、单片机模块、串行接口模块和在线下载模块。其中可编程逻辑器件(CPLD)模块以Altera公司的EPM570T100为核心芯片，提供100个有效的I/O接口 ；开关电平输入模块包括8个电平开关；4*4键盘模块包括16个按键，构成4*4的键盘矩阵；时钟/脉冲输入模块包括了 11种不同频率的方波信号、正脉冲信号和负脉冲信号；LED显示模块包括了 8个LED ;动态/静态数码管模块包括了 4个数据管；单片机模块的CPU为51系列单片机89C52，并外扩了 64K的RAM，RAM芯片为62256。串行接口模块可实现串口通信，模块中的电平转化芯片为MAX232。其中，开关电平输入模块、4*4键盘模块、时钟/脉冲输入模块、LED显示模块、动态/静态数码管模块、蜂鸣器模块、单片机模块、串行接口模块与可编程逻辑器件模块直接通过印刷电路板(PCB板)上的导线连接，不需要用户使用额外的连接导线，保证了系统的稳定可靠。图2是动态/静态数码管模块原理图，排针组S3为动态和静态数码管显示模式的选择开关组，通过跳线帽可以改变其连接状态。芯片U3为74HC138，完成译码功能，以减少对可编程逻辑器件的I/O的使用数量。图3是时钟/脉冲输入模块原理图。使用一片7400构建单脉冲触发电路，包括正脉冲输出和负脉冲输出。有源晶振TCRY3直接产生4Mhz的时钟信号，作为实验板的最高频率的时钟输入。使用芯片4060对32. 768K的标准时钟进行分频，产生10种不同的频率，从2Hz到2048Hz。排针组SI和S2为时钟/脉冲输 入选择开关。
权利要求1.一种可编程逻辑器件综合实验板，其特征在于，该实验板包括可编程逻辑器件模块、开关电平输入模块、4*4键盘模块、时钟和脉冲输入模块、LED显不模块、动态和静态数码管模块、蜂鸣器模块、单片机模块、串行接口模块和在线下载模块，所述可编程逻辑器件模块同时与开关电平输入模块、4*4键盘模块、时钟和脉冲输入模块、LED显不模块、动态和静态数码管模块、蜂鸣器模块和单片机模块直接通过印刷电路板上的导线相连；所述单片机模块与串行接口模块通过所述印刷电路板上的导线相连。
2.根据权利要求I所述的一种可编程逻辑器件综合实验板，其特征在于所述时钟和脉冲模块包括11种不同频率的时钟信号、正脉冲信号和负脉冲信号；所述时钟和脉冲模块的输出脚和可编程逻辑器件模块中的全局时钟输入 脚采用跳线帽的方式相连。
3.根据权利要求I或2所述的一种可编程逻辑器件综合实验板，其特征在于所述动态和静态数码管模块配置成采用动态扫描方式显示的4位数码管和静态方式显示的2位数码管。
4.根据权利要求3所述的一种可编程逻辑器件综合实验板，其特征在于所述在线下载模块采用ByteBlaster II下载方案。
专利摘要本实用新型提供一种可编程逻辑器件综合实验板，包括可编程逻辑器件(CPLD)模块、开关电平输入模块、4×4键盘模块、时钟/脉冲输入模块、LED显示模块、动态/静态数码管模块、蜂鸣器模块、单片机模块、串行接口模块和在线下载模块。时钟/脉冲模块提供了11种不同频率的时钟信号、正脉冲信号和负脉冲信号以供用户使用；动态/静态数码管模块可配置成采用动态扫描方式显示的4位数码管和静态方式显示的2位数码管。各个模块之间全部采用固定方式连接，可同时使用，因而该实验板能够适用于复杂电子系统的设计。本实用新型具有体积小、携带方便、功能齐全和性价比高等优点。
文档编号G09B23/06GK202502650SQ201220050949
公开日2012年10月24日 申请日期2012年2月17日 优先权日2012年2月17日
发明者时斌, 朱晓舒, 葛学峰, 齐亮 申请人:南京师范大学