表面沟道cmos逻辑器件和sonos器件的集成方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种表面沟道CMOS逻辑器件和SONOS (硅/ 二氧化硅/氮化硅/ 二氧化硅/硅)器件的集成方法。
【背景技术】
[0002]在小尺寸的表面沟道工艺中，需要兼顾高端逻辑工艺即表面沟道CMOS逻辑器件工艺与SONOS工艺集成的应用。
[0003]表面沟道CMOS逻辑器件中NMOS器件和PMOS器件都为表面沟道，表面沟道要求NMOS器件的多晶娃栅为N型掺杂、而PMOS器件的多晶娃栅为P型掺杂。所以对于表面沟道CMOS逻辑器件，NMOS器件和PMOS器件的多晶硅栅的掺杂要分开来进行，一般表面沟道PMOS器件的多晶硅栅采用硼注入进行掺杂。
[0004]S0N0S器件中源漏区上方的接触孔能采用自对准工艺形成，这样能使接触孔与多晶硅栅之间的间距很紧，S0N0S器件的面积可以做到很小且密度高。同时集成的小尺寸表面沟道CMOS逻辑器件中，接触孔与多晶硅栅之间的间距相对较大，可以承载高压工艺，保证足够高的耐压，因此高端逻辑工艺与S0N0S工艺的集成就具有广泛的应用，但如何能实现更加便宜且容易实现的工艺方法就更加有意义。
[0005]在现有工艺中，小尺寸的表面沟道器件如表面沟道CMOS逻辑器件与存储器件如S0N0S器件兼容时，由于无法兼顾存储器件的面积以及逻辑器件的P管即表面沟道PMOS器件的漏电的问题，使得器件的尺寸无法进一步缩小。原因为，当需要使存储器件的面积的做到最小时，S0N0S器件中源漏区上方的接触孔必须采用自对准工艺形成，而自对准工艺中，在多晶硅栅的顶部和侧壁都必须形成氮化硅层，利用氮化硅层之间的形成的间距自动对准定义出S0N0S器件中源漏区上方的接触孔大小。由于多晶硅栅顶部必须形成氮化硅层，而当氮化硅层形成后，多晶硅层就无法进行掺杂了。在现有0.13微米的表面沟道CMOS逻辑器件和S0N0S器件的集成方法中，需要在多晶硅生长完成后，直接进行整个全片的硼注入，形成P型多晶硅。之后再在多晶硅上生长氮化硅薄膜作为逻辑区即表面沟道CMOS逻辑器件形成区域和存储区即S0N0S器件形成区域的硬质掩膜层，同时作为后面自对准孔的刻蚀阻挡层。硼注入分别经历了后续的氮化硅硬质掩膜的炉管生长，多晶硅薄膜的侧壁氧化，轻掺杂漏的热退火，多晶硅氮化硅侧壁成长以及源漏注入的热退火等多步热过程。当器件尺寸进一步缩小至90纳米,甚至65纳米时,栅氧化层的厚度进一步减薄,无法抵挡多晶娃中的硼通过栅氧化层渗透进入沟道中，弓I起器件严重漏电。
[0006]由上可知，由于现有方法中表面沟道PMOS器件的多晶硅栅的硼注入必须放置在多晶硅栅的硬质掩膜层形成之前进行，故现有方法无法避免表面沟道PMOS器件的多晶硅栅的硼在后续热过程中扩散到沟道中的问题，当器件的尺寸进一步缩小时，无法实现表面沟道CMOS逻辑器件和S0N0S器件的集成。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种表面沟道CMOS逻辑器件和SONOS器件的集成方法，能够将表面沟道CMOS逻辑器件的多晶硅栅掺杂放置到多晶硅层表面的氮化硅硬质掩膜层之后进行，并通过源漏注入时对表面沟道CMOS逻辑器件的多晶硅栅进行掺杂，从而能减小表面沟道PMOS器件的硼渗透所经历的热过程，同时还能减少光刻版的数量，能实现小尺寸表面沟道器件与高密度存储器件集成。
[0008]为解决上述技术问题，本发明提供的表面沟道CMOS逻辑器件和SONOS器件的集成方法中的表面沟道CMOS逻辑器件包括表面沟道NMOS器件和表面沟道PMOS器件，包括如下步骤:
[0009]步骤一、在所述表面沟道CMOS逻辑器件的形成区域的硅衬底表面形成所述表面沟道NMOS器件和所述表面沟道PMOS器件的栅氧化层，在S0N0S器件的形成区域的所述硅衬底表面形成所述S0N0S器件的0N0层，所述0N0层由依次形成于所述硅衬底表面的第一层氧化硅、第二层氮化硅和第三层氧化硅组成；在形成有所述栅氧化层和所述0N0层的所述硅衬底正面淀积多晶硅层，所述多晶硅层覆盖在所述栅氧化层和所述0N0层表面。
[0010]步骤二、采用光刻工艺打开所述S0N0S器件的第一多晶硅栅的形成区域，对所述第一多晶硅栅的形成区域的所述多晶硅层中进行N型离子注入。
[0011]步骤三、在步骤二的N型离子注入之后的所述多晶硅层表面生长第四氮化硅薄膜。所述第四氮化硅薄膜作为硬质掩膜层。
[0012]步骤四、采用光刻工艺定义出所述S0N0S器件的所述第一多晶硅栅中表面不需要和接触孔相接触的第一部分的光刻胶图形。
[0013]步骤五、以步骤四中形成的光刻胶图形为掩膜对所述第四氮化硅薄膜进行刻蚀，刻蚀后所述第四氮化硅薄膜仅覆盖在所述第一多晶硅栅的所述第一部分区域上，所述第一多晶硅栅的所述第一部分区域之外的所述第四氮化硅薄膜都被去除。
[0014]步骤六、采用光刻工艺定义出所述S0N0S器件的所述第一多晶硅栅中表面需要和接触孔相接触的第二部分、所述表面沟道NMOS器件的第二多晶硅栅和所述表面沟道PMOS器件的第三多晶硅栅的光刻胶图形。
[0015]步骤七、以所述步骤五形成的所述第四氮化硅薄膜为硬质掩膜、以所述步骤六中形成的光刻胶图形为掩膜对所述多晶硅层进行刻蚀并于刻蚀后去除光刻胶，刻蚀后同时形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅，且所述第一多晶硅栅的所述第一部分覆盖有所述第四氮化硅薄膜。
[0016]步骤八、进行N型轻掺杂漏注入分别形成所述S0N0S器件和所述表面沟道NMOS器件的N型轻掺杂漏区；进行P型轻掺杂漏注入形成所述表面沟道PMOS器件的P型轻掺杂漏区。
[0017]步骤九、在进行步骤八之后的所述硅衬底正面淀积第五氮化硅薄膜，对所述第五氮化硅薄膜进行回刻分别形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅的侧墙。
[0018]步骤十、形成所述侧墙后进行N型源漏注入分别形成所述S0N0S器件和所述表面沟道NMOS器件的N型源漏区，所述N型源漏注入同时实现对所述第二多晶硅栅的N型掺杂；进行P型源漏注入形成所述表面沟道PMOS器件的P型源漏区，所述P型源漏注入同时实现对所述第三多晶硅栅的P型掺杂。
[0019]步骤十一、在进行步骤十之后的所述硅衬底正面生长第六掺磷氧化硅薄膜，采用化学机械研磨工艺对所述第六掺磷氧化硅薄膜进行平坦化；在平坦化后的所述第六掺磷氧化硅薄膜表面生长第七不掺杂氧化硅薄膜；由所述第六掺磷氧化硅薄膜和所述第七不掺杂氧化硅薄膜组成金属前介质层。
[0020]步骤十二、采用光刻刻蚀工艺对所述金属前介质层进行刻蚀形成所述SONOS器件、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔，所述SONOS器件的源区和漏区上方的接触孔的底部和对应的源区和漏区自对准，所述SONOS器件的第一多晶硅栅上方的接触孔和所述第一多晶硅栅的第二部分接触；所述SONOS器件的第一多晶硅栅上方的接触孔、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔的底部接触区域都由光刻工艺定义。
[0021]进一步的改进是，步骤二中的N型离子注入的注入杂质为磷；步骤二中的采用光刻工艺选定在所述SONOS器件的第一多晶硅栅的形成区域中进行N型离子注入能替换为在所述硅衬底表面全