片普注入，该全片普注入使所述硅衬底的全片范围内的所述多晶硅层都N型掺杂。
[0022]进一步的改进是，步骤三中的所述第四氮化硅薄膜的生长工艺采用低压化学气相淀积工艺，所述第四氮化硅薄膜的厚度为500埃?1500埃。
[0023]进一步的改进是，步骤五中对所述第四氮化硅薄膜的刻蚀停止在所述多晶硅层表面、且所述多晶硅层的厚度损耗小于200埃。
[0024]进一步的改进是，步骤九中采用低压化学气相淀积工艺淀积所述第五氮化硅薄膜，所述第五氮化娃薄膜的厚度为400埃?800埃。
[0025]进一步的改进是，步骤十一中所述第六掺磷氧化硅薄膜采用高密度等离子体化学气相淀积工艺生长，所生长的所述第六掺磷氧化硅薄膜的厚度为5000埃?12000埃；平坦化后的所述第六掺磷氧化硅薄膜的厚度为4000埃?6000埃；所述第七不掺杂氧化硅薄膜的厚度为500埃?3000埃。
[0026]进一步的改进是，步骤十中所述P型源漏注入的杂质为硼。
[0027]本发明通过在多晶硅层表面形成氮化硅硬质掩膜层，能够实现SONOS器件的自对准接触孔，从而能够使得SONOS器件的尺寸做到最小、实现存储器的密度提高。同时本发明通过将表面沟道CMOS逻辑器件区域的氮化硅硬质掩膜层去除，从而能够将表面沟道CMOS逻辑器件的多晶硅栅掺杂放置到多晶硅层表面的氮化硅硬质掩膜层之后进行，并通过源漏注入时对表面沟道CMOS逻辑器件的多晶硅栅进行掺杂，从而能减小表面沟道PMOS器件的硼渗透所经历的热过程，所以能够进一步的缩小表面沟道器件的尺寸、实现小尺寸表面沟道器件的制作；由于本发明的表面沟道CMOS逻辑器件的多晶硅栅的掺杂和源漏注入同时进行，所以还能减少光刻版的数量，最终能实现小尺寸表面沟道器件与高密度存储器件集成。
【附图说明】
[0028]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0029]图1是本发明实施例方法流程图；
[0030]图2A-图2J是本发明实施例方法各步骤中器件结构图。
【具体实施方式】
[0031]如图1所示，是本发明实施例方法流程图；如图2A至图2J所示，是本发明实施例方法各步骤中器件结构图。本发明实施例表面沟道CMOS逻辑器件和SONOS器件的集成方法中的表面沟道CMOS逻辑器件包括表面沟道NMOS器件和表面沟道PMOS器件，包括如下步骤:
[0032]步骤一、如图2A所示，在所述表面沟道CMOS逻辑器件的形成区域的硅衬底I表面形成所述表面沟道NMOS器件和所述表面沟道PMOS器件的栅氧化层2a，在SONOS器件的形成区域的所述硅衬底I表面形成所述SONOS器件的ONO层2B，所述ONO层2B由依次形成于所述娃衬底I表面的第一层氧化娃、第二层氮化娃和第三层氧化娃组成，其中所述第一层氧化硅作为隧穿氧化层，所述第二层氮化硅作为信息存储层，所述第三氧化硅作为控制氧化层；在形成有所述栅氧化层2a和所述ONO层2B的所述硅衬底I正面淀积多晶硅层3，所述多晶硅层3覆盖在所述栅氧化层2a和所述ONO层2B表面。
[0033]步骤二、如图2A所示，采用光刻工艺打开所述SONOS器件的第一多晶硅栅的形成区域，即通过光刻胶图形4中的开口区域4a定义出第一多晶硅栅的形成区域。对所述第一多晶硅栅的形成区域的所述多晶硅层3中进行N型离子注入。较佳为，该N型离子注入的注入杂质为憐；
[0034]本步骤中的采用光刻工艺选定在所述SONOS器件的第一多晶硅栅的形成区域中进行N型离子注入能替换为在所述硅衬底I表面全片普注入，该全片普注入使所述硅衬底I的全片范围内的所述多晶硅层3都N型掺杂。
[0035]步骤三、如图2B所示，在步骤二的N型离子注入之后的所述多晶硅层3表面生长第四氮化硅薄膜5。所述第四氮化硅薄膜5作为硬质掩膜层。
[0036]较佳为，所述第四氮化硅薄膜5的生长工艺采用低压化学气相淀积工艺，所述第四氮化硅薄膜5的厚度为500埃?1500埃。
[0037]步骤四、如图2C所示，采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面不需要和接触孔相接触的第一部分3a的光刻胶图形6，即所述光刻胶图形6所覆盖的区域为所述第一多晶硅栅的第一部分3a形成区域。
[0038]较佳为，所述光刻胶图形6的厚度为1000埃?2000埃。
[0039]步骤五、如图2D所示，以步骤四中形成的光刻胶图形为掩膜对所述第四氮化硅薄膜5进行刻蚀，刻蚀后所述第四氮化硅薄膜5仅覆盖在所述第一多晶硅栅的所述第一部分3a区域上，所述第一多晶硅栅的所述第一部分3a区域之外的所述第四氮化硅薄膜5都被去除。刻蚀后的所述第四氮化硅薄膜5重新标记为第四氮化硅薄膜5a。
[0040]较佳为，对所述第四氮化硅薄膜5的刻蚀停止在所述多晶硅层3表面、且所述多晶硅层3的厚度损耗小于200埃。对所述第四氮化硅薄膜5的刻蚀采用的气体包括CF4，CHF3，02，Ar等反应气体以及稀释气体。
[0041]步骤六、如图2E所示，采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面需要和接触孔相接触的第二部分3b、所述表面沟道NMOS器件的第二多晶硅栅3c和所述表面沟道PMOS器件的第三多晶硅栅3d的光刻胶图形，光刻胶图形7a定义出所述表面沟道NMOS器件的第二多晶硅栅3c形成区域，光刻胶图形7b定义出所述表面沟道PMOS器件的第三多晶硅栅3d形成区域，光刻胶图形7c定义出所述第一多晶硅栅的第二部分3b形成区域。
[0042]步骤七、如图2F所示，以所述步骤五形成的所述第四氮化硅薄膜5a为硬质掩膜、以所述步骤六中形成的光刻胶图形7a、7b和7c为掩膜对所述多晶硅层3进行刻蚀并于刻蚀后去除光刻胶，刻蚀后同时形成所述第一多晶硅栅、所述第二多晶硅栅3c和所述第三多晶硅栅3d，所述第一多晶硅栅包括所述第一部分3a和所述第二部分3b，且所述第一多晶硅栅的所述第一部分3a覆盖有所述第四氮化硅薄膜5。
[0043]步骤八、如图2G所示，进行N型轻掺杂漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型轻掺杂漏区；进行P型轻掺杂漏注入形成所述表面沟道PMOS器件的P型轻掺杂漏区。
[0044]步骤九、如图2G所示，在进行步骤八之后的所述硅衬底I正面淀积第五氮化硅薄膜8。如图2H所示，对所述第五氮化硅薄膜8进行回刻分别形成所述第一多晶硅栅、所述第二多晶硅栅3c和所述第三多晶硅栅3d的侧墙8a。从图2H可知，所述第一多晶硅栅的所述第一部分3a都被氮化娃包围。
[0045]较佳为，采用低压化学气相淀积工艺淀积所述第五氮化硅薄膜8，所述第五氮化硅薄膜8的厚度为400埃?800埃。
[0046]步骤十、如图2H所示，形成所述侧墙8a后进行N型源漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型源漏区，所述N型源漏注入同时实现对所述第二多晶硅栅3c的N型掺杂；进行P型源漏注入形成所述表面沟道PMOS器件的P型源漏区，所述P型源漏注入同时实现对所述第三多晶硅栅3d的P型掺杂。
[0047]较佳为，步骤十中所述P型源漏注入的杂质为硼。
[0048]步骤十一、如图21所示，在进行步骤十之后的所述硅衬底I正面生长第六掺磷氧化硅薄膜9，采用化学机械研磨工艺对所述第六掺磷氧化硅薄膜9进行平坦化；在平坦化