后的所述第六掺磷氧化硅薄膜9表面生长第七不掺杂氧化硅薄膜10 ；由所述第六掺磷氧化硅薄膜9和所述第七不掺杂氧化硅薄膜10组成金属前介质层。
[0049]较佳为，所述第六掺磷氧化硅薄膜9采用高密度等离子体化学气相淀积工艺生长，所生长的所述第六掺磷氧化硅薄膜9的厚度为5000埃?12000埃；平坦化后的所述第六掺磷氧化硅薄膜9的厚度为4000埃?6000埃；所述第七不掺杂氧化硅薄膜10的厚度为500埃?3000埃。
[0050]步骤十二、如图2J所示，采用光刻刻蚀工艺对所述金属前介质层进行刻蚀形成所述SONOS器件、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔I la、I Ib和I Ic。所述SONOS器件的源区和漏区上方的接触孔Ila的底部和对应的源区和漏区自对准，即所述接触孔Ila是由所述第一多晶硅栅的所述第一部分3a之间的侧墙8a自对准定义的。
[0051]所述SONOS器件的第一多晶硅栅上方的接触孔Ilb和所述第一多晶硅栅的第二部分3b接触；所述SONOS器件的第一多晶硅栅上方的接触孔lib、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔Ilc的底部接触区域都由光刻工艺定义。
[0052]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种表面沟道CMOS逻辑器件和SONOS器件的集成方法，其特征在于，表面沟道CMOS逻辑器件包括表面沟道NMOS器件和表面沟道PMOS器件，包括如下步骤: 步骤一、在所述表面沟道CMOS逻辑器件的形成区域的硅衬底表面形成所述表面沟道NMOS器件和所述表面沟道PMOS器件的栅氧化层，在SONOS器件的形成区域的所述硅衬底表面形成所述SONOS器件的ONO层，所述ONO层由依次形成于所述硅衬底表面的第一层氧化硅、第二层氮化硅和第三层氧化硅组成；在形成有所述栅氧化层和所述ONO层的所述硅衬底正面淀积多晶硅层，所述多晶硅层覆盖在所述栅氧化层和所述ONO层表面； 步骤二、采用光刻工艺打开所述SONOS器件的第一多晶硅栅的形成区域，对所述第一多晶硅栅的形成区域的所述多晶硅层中进行N型离子注入； 步骤三、在步骤二的N型离子注入之后的所述多晶硅层表面生长第四氮化硅薄膜；所述第四氮化硅薄膜作为硬质掩膜层； 步骤四、采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面不需要和接触孔相接触的第一部分的光刻胶图形； 步骤五、以步骤四中形成的光刻胶图形为掩膜对所述第四氮化硅薄膜进行刻蚀，刻蚀后所述第四氮化硅薄膜仅覆盖在所述第一多晶硅栅的所述第一部分区域上，所述第一多晶硅栅的所述第一部分区域之外的所述第四氮化硅薄膜都被去除； 步骤六、采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面需要和接触孔相接触的第二部分、所述表面沟道NMOS器件的第二多晶硅栅和所述表面沟道PMOS器件的第三多晶硅栅的光刻胶图形； 步骤七、以所述步骤五形成的所述第四氮化硅薄膜为硬质掩膜、以所述步骤六中形成的光刻胶图形为掩膜对所述多晶硅层进行刻蚀并于刻蚀后去除光刻胶，刻蚀后同时形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅，且所述第一多晶硅栅的所述第一部分覆盖有所述第四氮化硅薄膜；步骤八、进行N型轻掺杂漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型轻掺杂漏区；进行P型轻掺杂漏注入形成所述表面沟道PMOS器件的P型轻掺杂漏区；步骤九、在进行步骤八之后的所述硅衬底正面淀积第五氮化硅薄膜，对所述第五氮化硅薄膜进行回刻分别形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅的侧m ; 步骤十、形成所述侧墙后进行N型源漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型源漏区，所述N型源漏注入同时实现对所述第二多晶硅栅的N型掺杂；进行P型源漏注入形成所述表面沟道PMOS器件的P型源漏区，所述P型源漏注入同时实现对所述第三多晶硅栅的P型掺杂； 步骤十一、在进行步骤十之后的所述硅衬底正面生长第六掺磷氧化硅薄膜(PSG)，采用化学机械研磨工艺对所述第六掺磷氧化硅薄膜进行平坦化；在平坦化后的所述第六掺磷氧化硅薄膜表面生长第七不掺杂氧化硅薄膜(USG);由所述第六掺磷氧化硅薄膜和所述第七不掺杂氧化硅薄膜组成金属前介质层； 步骤十二、采用光刻刻蚀工艺对所述金属前介质层进行刻蚀形成所述SONOS器件、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔，所述SONOS器件的源区和漏区上方的接触孔的底部和对应的源区和漏区自对准，所述SONOS器件的第一多晶硅栅上方的接触孔和所述第一多晶硅栅的第二部分接触；所述SONOS器件的第一多晶硅栅上方的接触孔、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔的底部接触区域都由光刻工艺定义。
2.如权利要求1所述的方法，其特征在于:步骤二中的N型离子注入的注入杂质为磷；步骤二中的采用光刻工艺选定在所述SONOS器件的第一多晶硅栅的形成区域中进行N型离子注入能替换为在所述硅衬底表面全片普注入，该全片普注入使所述硅衬底的全片范围内的所述多晶硅层都N型掺杂。
3.如权利要求1所述的方法，其特征在于:步骤三中的所述第四氮化硅薄膜的生长工艺采用低压化学气相淀积工艺，所述第四氮化硅薄膜的厚度为500埃?1500埃。
4.如权利要求1所述的方法，其特征在于:步骤五中对所述第四氮化硅薄膜的刻蚀停止在所述多晶硅层表面、且所述多晶硅层的厚度损耗小于200埃。
5.如权利要求1所述的方法，其特征在于:步骤九中采用低压化学气相淀积工艺淀积所述第五氮化硅薄膜，所述第五氮化硅薄膜的厚度为400埃?800埃。
6.如权利要求1所述的方法，其特征在于:步骤十一中所述第六掺磷氧化硅薄膜采用高密度等离子体化学气相淀积工艺生长，所生长的所述第六掺磷氧化硅薄膜的厚度为5000埃?12000埃；平坦化后的所述第六掺磷氧化硅薄膜的厚度为4000埃?6000埃；所述第七不掺杂氧化硅薄膜的厚度为500埃?3000埃。
7.如权利要求1所述的方法，其特征在于:步骤十中所述P型源漏注入的杂质为硼。
【专利摘要】本发明公开了一种表面沟道CMOS逻辑器件和SONOS器件的集成方法，包括步骤：形成栅氧化层、ONO层和多晶硅层；对SONOS器件的栅多晶硅层进行N型离子注入；生长第四氮化硅薄膜；定义出第一多晶硅栅的第一部分的光刻胶图形；对第四氮化硅薄膜进行刻蚀；定义出第一多晶硅栅的第二部分、CMOS器件的多晶硅栅的光刻胶图形；刻蚀多晶硅层同时形成各器件多晶硅栅；进行LDD注入；形成侧墙；进行源漏注入，源漏注入同时实现CMOS逻辑器件的多晶硅栅掺杂；生长PSG并平坦化；生长USG；形成接触孔。本发明能减小PMOS器件的硼渗透所经历的热过程，减少光刻版的数量，能实现小尺寸表面沟道器件与高密度存储器件集成。
【IPC分类】H01L21-77, H01L21-8238
【公开号】CN104576522
【申请号】CN201310484704
【发明人】袁苑, 陈瑜, 陈华伦
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月29日
【申请日】2013年10月16日