用于可编程集成电路器件的配置位架构的制作方法
【技术领域】
[0001]本发明涉及用于可编程集成电路器件(例如，现场可编程门阵列或者FPGA)的配置位架构，并且尤其涉及具有降低的漏电的这样的架构。
【背景技术】
[0002]早期的可编程器件是一次性可配置的。例如，可以通过“烧断”(即，打开)熔丝连接来实现配置。备选地，配置可以被存储在可编程只读存储器中。那些器件通常向用户提供配置器件用于“乘积和”(或者“乘积项(P-TERM) ”)逻辑运算的能力。后来，并入可擦可编程只读存储器(EPROM)以用于配置的这样的可编程逻辑器件变得可用，从而允许器件被重新配置。
[0003]再后来，并入静态随机存取存储器(SRAM)元件以用于配置的可编程器件变得可用。也可以被重新配置的这些器件将它们的配置存储在诸如EPROM之类的非易失性存储器中，当器件被加电时，配置从非易失性存储器中被加载到配置元件。这些器件一般向用户提供对器件进行配置以用于查找表类型的逻辑操作的能力。
[0004]配置元件的一个特性是漏电，这增加可编程器件的功率消耗。可以通过在配置存储器中使用堆叠的上拉(pull-up)或者下拉(pull-down)晶体管来降低漏电。然而，随着晶体管特征尺寸降低，由于在隔离堆叠晶体管之间的节点方面的困难，在没有大的器件面积惩罚的情况下实现堆叠晶体管变得越来越困难。
【发明内容】
[0005]通过以在下文中详细描述的交替模式有意地互连邻近的配置存储器单元(memorycell)的共享节点，无能力隔离在两个上拉或者下拉晶体管之间的共享节点被转变成优点。依赖于在每个单元中存储的特定配置位，互连节点将要么漏电要么不漏电。在节点不漏电的情况下，相比不包括互连节点的架构，情况被改善。在节点确实漏电的情况下，情况不比不包括互连节点的结构差。如下所见，因为大部分可编程器件配置位流主要包含零，所以不漏电的共享节点通常将占主导，并且在大部分情况下漏电被降低。
[0006]根据本发明，提供了在集成电路器件上的存储器单元阵列，包括布置成至少一列的多个存储器单元。每个存储器单元包括形成两个互补存储器节点的多个晶体管，其中互补存储器节点中的一个互补存储器节点存储值，并且互补存储器节点中的另一互补存储器节点存储该值的补码。互补存储器节点中的每个相应的互补存储器节点被连接到相应的上拉或者下拉晶体管对。相应的上拉或者下拉晶体管对被串联连接，并且在它们之间具有相应的共享节点。对于存储器单元中的一个特定存储器单元，相应的共享节点中的与互补存储器节点中的一个节点相关联的一个相应的共享节点，被直接连接到与在存储器单元中的第二存储器单元中的对应的互补存储器节点相关联的对应的相应的共享节点，并且相应的共享节点中的与互补存储器节点中的另一互补存储器节点相关联的另一相应的共享节点被直接连接到与在存储器单元中的第三存储器单元中的对应的互补存储器节点相关联的对应的相应的共享节点。
[0007]还提供了并入这样的存储器阵列的可编程集成电路器件，以及形成这样的存储器阵列的方法。
【附图说明】
[0008]考虑到下面的详细描述，与附图相结合进行理解，本发明的进一步的特征、其本质及各种优点将显而易见，在附图中，相同的附图标记通篇指相同的部分，并且在附图中:
[0009]图1示出了已知的存储器单元配置；
[0010]图2示出了具有堆叠上拉晶体管的已知的存储器单元配置；
[0011]图3示出了具有堆叠上拉晶体管的根据本发明的实施例的存储器单元的布置；
[0012]图4示出了具有堆叠下拉晶体管的根据本发明的实施例的存储器单元的布置；
[0013]图5示出了针对第一组数据值的漏电对图4的布置的影响；
[0014]图6示出了针对第二组数据值的漏电对图4的布置的影响；
[0015]图7是用于形成存储器结构的根据本发明的实施例的方法的流程图；以及
[0016]图8是采用并入本发明的可编程逻辑器件的示例性系统的简化框图。
【具体实施方式】
[0017]众所周知，FPGA或者类似的可编程器件可以包括逻辑元件，逻辑元件中的每个元件包含查找表，该查找表可以被编程或者配置为通过加载具有特定位值集合的查找表，对每个可能输入集合提供期望的输出集合。类似地，逻辑元件可以由可配置互连导体互连，可配置互连导体允许逻辑元件的输入和输出按照期望被路由。在这样的器件中，一般来说，查找表的加载，以及互连导体的配置，由配置位集合(有时称为“配置位流”)实现，在查找表的情况下，其表示在查找表中的值，以及在互连导体的情况下，其选择性地关断在连接一个导体到另一个导体的开关(例如，晶体管)以实现期望的路由。
[0018]配置位可以被存储于在为该目的提供的存储器单元中的可编程器件上。虽然配置存储器单元可以位于靠近它们编程的逻辑或者互连部件，但是配置存储器单元倾向于靠近彼此聚合于在可编程器件上的一个或者多个阵列中。
[0019]用于已知的配置存储器单元100的典型的配置在图1中示出。在存储器单元100中，位被存储于在相应的上拉和下拉晶体管111、121和112、122之间的两个互补节点memO 101和meml 102上。使用写入晶体管131、132通过将信号应用到写入字线wwl 103、写入位线wbl 104和反写入位线wblb 114来实现写入。使用读取晶体管106和由读取字线rwl 108门控制的读取晶体管107在读取位线rbll05处来实现读取。虽然存储器单元100使用八个晶体管，但是，其他配置是可能的，诸如六晶体管存储器单元(未示出)。
[0020]为了降低存储器单元100中的漏电，可以在存储器单元200(图2)中使用已知的备选架构，其中上拉晶体管111、112可以由堆叠上拉晶体管211、221和212、222取代。
[0021]堆叠上拉(或下拉)晶体管以降低存储器单元200中的漏电的能力至少部分依赖于隔离节点231和232的能力。然而，随着器件特征尺寸变得更小，在没有大的面积惩罚的情况下实现这样的隔离变得更加困难。例如，在非平面多栅极场效应管(通常称为finFET)中，隔离这些节点的面积惩罚可以接近100% (即，单元尺寸将接近翻倍)。
[0022]本发明的实施例通过有意地连接在邻近晶体管对中的那些节点，允许上拉或者下拉晶体管的堆叠具有小的面积惩罚从而利用在隔离在堆叠晶体管之间的节点(在下文中称为“堆叠上拉节点”或者“堆叠下拉节点”)方面的困难。节点以交替的方式连接，其中与在特定单元中的两个互补存储器节点之一相关联的堆叠上拉或者下拉节点被连接到与在特定单元的一侧(即，“上方”或“下方”)的相邻单元中的相应的互补存储器节点相关联的堆叠上拉或者下拉节点，而与在特定单元中的两个互补存储器节点中的另一节点被连接到与在特定单元的另一侧(即，“下方”或“上方”)的相邻单元中的相应的另一互补存储器节点相关联的堆叠上拉或者下拉节点。换句话说，在特定单元中的两个堆叠上拉或者下拉节点中的每个节点被连接到在相邻单元中的相应的堆叠上拉或者下拉节点，但是两个堆叠上拉或者下拉节点被连接到在不同的相邻单元中的堆叠上拉或者下拉节点。具体地，如果与在“当前”单元中的互补存储器节点之一相关联的堆叠上拉或者下拉节点被连接到与在当前单元“上方”的单元中的互补存储器节点中的相应的一个节点相关联的堆叠上拉或者下拉节点，则与在“当前”单元中互补存储器节点中的另一个节点相关联的堆叠上拉或者下拉节点被连接到与在当前单元“下方”的单元中的互补存储器节点中的相应的另一个节点相关联的堆叠上拉或者下拉节点。
[0023]该布置的互连在本说明书和后面的权利要求书中被称为“交替互补模式”。具体地，在后面的权利要求书中使用的术语“交替互补模式”或其变体应当仅参考该描述，而不是参考任何词典或者其他外部资源使用。
[0024]图3示出了涉及到三个存储器单元301、302、303的这样的布置，它们每个都类似于存储器单元200。在该布置中的中心单元302对应于上面所指的“当前”单元，而上单元303对应于在当前单元“上方”的单元，下单元301