对应于在当前单元“下方”的单元。如可以看到的那样，与中心单元302的memO节点101相关联的堆叠上拉节点231通过连接240连接到与下单元301的memO节点101相关联的堆叠上拉节点231，而与中心单元302的meml节点102相关联的堆叠上拉节点232通过连接241连接到与上单元303的meml节点102相关联的堆叠上拉节点232。
[0025]如还可以看到的那样，该模式继续到进一步的相邻单元，其中与下单元301的meml节点102相关联的堆叠上拉节点232具有延伸到与在下单元301下方的另一单元的meml节点102相关联的不可见的堆叠上拉节点232的连接242，以及类似地，其中与上单元303的memO节点101相关联的堆叠上拉节点231具有延伸到与在上单元303上方的另一单元的memO节点101相关联的不可见的堆叠上拉节点231的连接243。该交替互补模式继续直到配置存储器单元的阵列的最上和最下行，其中未配对的节点可以被未被共享，或者可以被连接到其他非争夺逻辑(content1n logic)或者用于保护边缘处的存储器阵列的现有的端部单元。
[0026]图4示出了类似于图3的布置，但是仅示出了两个单元而不是三个单元，并且图示了使用堆叠下拉晶体管而不是堆叠上拉晶体管的情况。单元401、402还是类似于单元100，但是其中下拉晶体管121、122由堆叠下拉晶体管411、421和412、422取代。如可以看到的那样，与单元401的memO节点101相关联的堆叠下拉节点431通过连接440连接到与单元402的memO节点101相关联的堆叠下拉节点431。如还可以看到的那样，与单元401的meml节点102相关联的堆叠下拉节点432具有延伸到与在单元401下方的另一不可见的单元相关联的不可见的堆叠下拉节点432的连接441，而与单元402的meml节点102相关联的堆叠下拉节点432具有延伸到与在单元402上方的另一不可见的单元相关联的不可见的堆叠下拉节点432的连接442。
[0027]图5和图6使用图4中的堆叠下拉情况作为示例，示出了对所公开的交替互补模式的漏电的影响。
[0028]在图5中，单元501和502 二者存储相同的值，在每个单元的memO节点101上具有“1”，在每个单元的meml节点102上具有“O”。考虑与两个memO节点101相关联的堆叠下拉节点431，下拉节点431通过连接440连接，所有下拉晶体管411、421关断，意味着每个memO节点101是远离Vss的两个晶体管，意味着漏电被防止或者被降低。在其中在每个memO节点101上具有“I”的上拉实例中同样将是正确的。
[0029]另一方面，在图6中，其中两个单元601和602存储相反的值，在单元602的meml节点102上具有“0”，在单元601的meml节点102上具有“ 1”，与单元602的memO节点101相关联的下拉晶体管411、421关断，但是与单元601的memO节点101相关联的下拉晶体管411、421导通，意味着与两个memO节点101相关联的两个下拉节点431 二者在Vss处。因此，单元602的memO节点101是远离Vss的唯--个晶体管，并且在漏电。
[0030]如上文所说明的那样，在平面晶体管技术中，当实现堆叠上拉或者下拉晶体管时，在堆叠晶体管之间的节点可以轻易地被隔离，并且因此可以降低漏电。但是在非平面技术中，诸如非平面多栅极场效应管，由于隔离在堆叠晶体管之间的节点方面的困难性，在没有显著的面积惩罚的情况下不可以降低漏电。如结合图5和图6所描述的那样，然而，当相邻单元存储相同的值时，尽管不是当相邻单元存储相反的值时，使用公开的交替互补模式的共享节点，可以降低漏电。然而，这仍然是对其中完全不能降低漏电或者仅仅以很大的面积惩罚的先前已知的布置的改进。
[0031]对于使用该布置的可编程器件，诸如FPGA，对于给定的用户逻辑设计，实际的漏电降低将依赖于特定的配置位流，这将确定多少单元存储“O”以及多少单元存储“I”以及模式是什么(即，邻近单元存储相同还是不同的位)。从经验上已经观察到大部分FPGA配置位流大部分是零，即，约70%至80%为零。
[0032]可以示出的是，对于80%为零的配置位流，依赖于位流中的一和零的模式，使用所公开的交替互补模式的节点将降低漏电在约20%和约26%之间。对于70%为零的配置位流，可以示出的是，依赖于位流中的一和零的模式，使用所公开的交替互补模式的节点将降低漏电在约13%和约26%之间。对于60%为零的配置位流，可以示出的是，依赖于位流中的一和零的模式，使用所公开的交替互补模式的节点将降低漏电在约6%和约26%之间。对于50%为零的配置位流，可以示出的是，依赖于位流中的一和零的模式，使用所公开的交替互补模式的节点将降低漏电在约3%和约26%之间。因此，对于具有少至50%的零的配置位流，至少有一些改进，并且可以多达约26 %的改进，或者当使用所公开的交替互补模式的共享节点的堆叠上拉或者下拉晶体管，甚至在非平面多栅极场效应管环境中，使用堆叠上拉或者下拉晶体管实现配置RAM单元时，甚至多达30%的改进。
[0033]图7是用于形成在集成电路器件上的存储器结构的、根据本发明的方法的一个可能的实施例700的流程图。在701处，通过具有两个互补存储器节点的多个晶体管形成具有布置成至少一列的多个存储器单元的存储器，其中互补存储器节点中每个相应的一个节点被连接到相应的上拉或者下拉晶体管对。
[0034]在702处，对于存储器单元中每一个特定的存储器单元，将相应的共享节点中的与互补存储器节点之一相关联的一个相应的共享节点，直接连接至与在存储器单元中的第二存储器单元中的对应的互补存储器节点相关联的对应的相应的共享节点。存储器单元中的第二存储器单元可以是在上方，并且可以邻近存储器单元中的一个特定存储器单元。
[0035]在703处，将相应的共享节点中的与互补存储器节点中的另一节点相关联的另一个节点，直接连接至与在存储器单元中的第三存储器单元中的对应的互补存储器节点相关联的对应的相应的共享节点。存储器单元中的第三存储器单元可以在下方，并且可以邻近存储器单元中的一个特定存储器单元。
[0036]当该方法在704处结束时，结果是存储器阵列，其中在阵列中的存储器单元通过堆叠上拉或者下拉晶体管的共享节点的交替互补模式来连接。
[0037]因此，可以看到提供了具有降低的漏电的存储器结构以及用于形成该结构的方法。尽管已经在用于可编程集成电路器件的配置存储器的情境下并且在非平面多栅极场效应晶体管方面描述了该结构和该方法，本发明适于使用任何晶体管构造的任何类型的存储器器件。
[0038]根据本发明的实施例的并入配置存储器140的可编程逻辑器件(PLD) 104，与可编程逻辑141和可配置互连142 —起，可以用于各种电子器件中。一种可能的使用是在图8中示出的数据处理系统1400中。数据处理系统1400可以包括下列部件中的一个或者多个部件:处理器1401 ;存储器1402 ；1/0电路装置1403 ;以及外围设备1404。这些部件通过系统总线1405耦合在一起，并且位于包含在终端用户系统1407中的电路板1406上。
[0039]系统1400可以用于各种应用中，诸如计算机联网、数据联网、仪器仪表、视频处理、数字信号处理或者其中期望使用可编程或者可重新编程逻辑的优点的任何其他应用。PLD 140可以用于执行各种不同的逻辑功能。例如，PLD 104可以被配置为与处理器1401合作工作的处理器或者控制器。PLD 104还可以用作用于仲裁对系统1400中的共享资源的访问的仲裁器。在又一实施例中，PLD 104可以被配置为在处理器1401和系统1400中其他部件之一之间的接口。应当注意的是，系统1400仅仅是示例性的，并且本发明的实际的范围和精神应当由下面的权利要求指明。
[0040]各种技术可以用于实现如上所述并且并入本发明的PLD 104。
[0041]将要理解的是，前述仅仅是本发明的原理的示例，本领域技术人员在不脱离本发明的范围和精神的情况下可以做出各种修改。例如，本发明的各个元件可以以