非易失存储器装置以及用于非易失存储器装置的方法
【技术领域】
[0001]本发明是有关于一种数据安全，特别是有关于一种非易失存储器装置以及用于非易失存储器装置的方法，用以减轻在存储器装置上的侧通道攻击(Side-channel attack)。
【背景技术】
[0002]目前已发展各种技术(例如，侧通道攻击)从电子装置擷取信息。这种攻击一般是由未经过授权的一方来执行，以存取储存在该装置中机密信息。侧通道攻击是利用电子装置在逻辑元件的转态期间的消耗能量。这些攻击是利用非侵入的方式来量测电子信号以及/或由装置所发出的辐射来擷取信息，而不需电性接触传载信息的装置。
[0003]目前刚要开始尝试发展可在电子装置实施的技术，其可保护机密信息使其不被侧通道攻击方法来被未授权的存取。这类型的技术已在Shen-Or等人提出的PCT国际公开号WO 2013/035006的参考数据中叙述，其揭露在此做为参考文件。这参考数据叙述了一种数据转移的方法，其包括擷取一控制信号，以触发机密数值转移到一电路的一元件。根据此控制信号，一冗余数值以及该机密数值接续地崁入至该电路的该元件中。
[0004]由本专利申请案所参考的文件将被视为本申请案的不可缺的一部分，除了在某种程度上这些参考文件中所定义的任何条件与本说明书中明确或暗示的定义相抵触时，应只考虑本说明书中的定义。
【发明内容】
[0005]本发明提供一种非易失存储器(non-volatile memory, NVM)装置。NVM装置包括NVM阵列以及控制逻辑。NVM阵列用来储存数据。控制逻辑接收储存于NVM装置的多个数据数值，且将接收到的该些数据数值中至少一些数据数值写入至NVM阵列，且同时地写入至少一些数据数值的多个互补数值。
[0006]在一些实施例中，控制逻辑包括一反向器，其用来产生至少一些数据数值的该些互补数值。在另一些实施例中，反向器将至少一些数据数值的该些互补数值输出至电流槽。而在另一实施例中，反向器将至少一些数据数值的该些互补数值输出至仿真NVM存储单
J L.ο
[0007]在一实施例中，控制器将该些数据数值写入至NVM阵列的一第一区段，且控制逻辑将至少一些数据数值的该些互补数值写入至NVM阵列的第二区段。第二区段不同于第一区段。
[0008]在另一实施例中，第一区段以及第二区段具有相等的容量。在又一实施例中，控制逻辑包括逻辑门，其用来对储存在第一区段中的特定数据数值与储存在第二区段中的一互补数值执行比较操作。
[0009]在一些实施例中，当比较操作回报正数值时，逻辑门传送指示该特定数据数值为有效的输出信号。在另一些实施例中，当比较操作回报负数值时，逻辑门提供警讯。在另一些实施例中，NVM阵列包括主要阵列以及冗余阵列。主要阵列具有第一储存容量且储存该些数据数值。冗余阵列具有第二储存容量且储存至少一些数据数值的该些互补数值。第二储存容量不同于第一储存容量。
[0010]本发明又提供一种NVM装置。此NVM装置包括NVM阵列以及控制逻辑。NVM阵列用来储存数据。控制逻辑接收储存于NVM装置的多个数据数值，且将接收到的该些数据数值中至少一些数据数值或是至少一些数据数值的多个互补数值写入至NVM阵列。
[0011]本发明另提供一种用于NVM装置的方法。此NVM装置包括NVM阵列。此方法包括以下步骤:在NVM存储器装置中，接收储存于NVM阵列的多个数据数值；将接收到的该些数据数值中至少一些数据数值写入至NVM阵列；以及同时地写入至少一些数据数值的多个互补数值。
[0012]本发明的非易失存储器装置以及用于非易失存储器装置的方法提供了新的方法与电路，其能来减少NVM装置对于侧通道攻击的易受攻击性。
[0013]为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
【附图说明】
[0014]图1表示根据本发明一实施例，能抵抗侧通道攻击的非易失存储器(non-volatile memory，NVM)装置的架构。
[0015]图2?图6表示根据本发明实施例，在NVM装置中对抗侧通道攻击的保护架构示意图。
[0016]附图标号说明:
[0017]20?主机；
[0018]22?非易失存储器(NVM)装置；
[0019]24?电源供应单元(PSU)；
[0020]25?电源线；
[0021]26?控制逻辑；
[0022]28?非易失存储器(NVM)阵列；
[0023]30?信号；
[0024]31?侧通道攻击分析器；
[0025]32?原始数据；
[0026]34 ?Ist区段；
[0027]36?数据数值；
[0028]38?反向器；
[0029]40 ?2nd区段；
[0030]42?互补数据；
[0031]44?互斥或门(XOR)
[0032]46?数据；
[0033]48?主要阵列；
[0034]50?冗余阵列；
[0035]52?主要阵列；
[0036]54?电流槽；
[0037]56?仿真NVM存储单元；
[0038]58?选择器。
【具体实施方式】
[0039]为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
[0040]一般而言，电子装置消耗功率是在操作期间中，主要是在非易失存储器(non-volatile memory，NVM)装置内逻辑元件的转态期间中(举例来说，在存储器编程由“O”变“I”(例如抹除)或由“I”变“O”(例如写入)的期间中)。此功率消耗是侧通道漏电流信号的来源，这可能会被未经授权的一方通过称为侧通道攻击的程序来使用，以存取储存在该装置的机密信息。
[0041]基于这个原理，攻击者可在一电路元件在一已知状态(例如所有的位=0，或者由还原工程所决定的一预设值)与一未知状态(在此未知状态下该元件保持一机密数值)之间转变时，量测功率消耗或发出的辐射。举例来说，这些攻击可通过采取软件的控制、执行硬件重置、或是电源噪音攻击(power glitches)的应用来实现。在这样的运作下，因为存储器元件的机密数值不同于保持的已知数值的对应位，因为侧通道漏电流信号通常是发出自所有转态的存储器元件(例如:位)，而位中机密数值没有改变者，则没有发出信号。因此，感测这些信号让攻击者能通过与已知数值的比较来推断出机密数值。
[0042]此处所叙述的本发明的实施例提供了新的方法与电路，其能来减少NVM装置(例如快闪存储器)对于侧通道攻击的易受攻击性。
[0043]在本领域已知的快闪存储器装置中，当抹除时存储单元(位)被设定为逻辑“I”。写入时一快闪存储单元则将其数值改变为“O”。因此，当将一二进位字元写入至一快闪存储单元阵列时，只有为“O”的位实际被写入。写入“O”因此引发电流，而写入“I”(位没有改变)则不会引发电流。由于引发的供应电流将会随着被写入的“O”位的数量而改变，写入操作在侧通道分析方面因此有漏洞。攻击者可以量测此电流，且使用其来辨认写入至此存储器的机密数字。
[0044]为了阻止这种类型的攻击，本发明所揭露的实施例通过移动写入电流的位准来打乱写入至存储器的数值。换句话说，这些实施例是修改NVM装置的功能，使得在不论是写入“O”或“I”的情况下，每一位引起几乎相同的电流。写入“O”的操作将修改在存储器中的目标位，而写入“ I ”的操作则造成一互补位写入至一辅助存储位置或者是造成一互补位通过为了此目的提供的电流路径而补入。因此，写入数值“b’ 00000000”以及“b，11111111”或是其他二进位字元将会引起几乎一样的电流。
[0045]在另一实施例中，对于每一为了储存而接收到的数据数值而言，存储器装置的控制逻辑可用来写入数据数值本身或者其互补，而不是写入每一数据两次(包括每一位以及其互补)。至于是写入原来数值或是其互补数值，可随机决定，或者是根据伪随机型样(pseudo-random pattern)来决定。在此实施例中，每一位组或者每一字元加入1-2个控制位，以指示其储存位置是维持原来或是互补的数据数值(两位-“01”与“10”-可用来扰乱将决定互补数据是“I”或“O”的统计分析)。本实施例可以降低成本，却可能提供比先前实施例还要良好的保护。
[0046]系统说明:
[0047]图1是表示根据本发明一实施例，能抵抗侧通道攻击的非易失存储器(NVM)装置22的架构。
[0048]NVM装置22包括一或多个快闪存储器28，在此也称为NVM阵列28，其用来将数据储存在其存储单元。NVM装置22也包括控制逻辑26，其接收来自主机20且将被储存的数据编程至NVM阵列28。此外，控制逻辑26也根据主机20所传送的指令来读取或抹除来自NVM阵列28的已储存数据。在写入与抹除操作期间，存储单元在写入时将其数值由“I”改变为“0”，且在抹除后将其数值由“O”改变为“ I ”。
[0049]NVM装置22通过连接至电源供应单元(power supply unit，PSU) 24与NVM装置22的电源线25接收来自PSU 24的电源。一般而言，NVM阵列28消耗功率，且因此主要在逻辑元件的转态期间(即是，其数值由“O”转变为“I”或由“I”转变为“O”)中，可能发射信号30，例如辐射。这种功率消耗是侧通道信号的来源。
[0050]图1中的侧通道攻击使用侧通道攻击分析器31量测与分析功率以及/或来自电源线25 (或来自与电源线25连接的一或多个元件)的发射信号30。
[0051]控制逻辑26通常包括一般用途处理器，其以软件来编程以完成此处所述的功能。此软件可能是通过网络以电子型态下载至此处理器，或者，举例来说，此软件可能是由非暂态具体介质(例如磁性、光学、或电子存储器)所提供以及/或储存。
[0052]图2是表示根据本发明一实施例，在NVM装置22中对抗侧通道攻击的保护架构示意图。在一实施例中，控制逻辑26接收将被写入至NVM阵列28的数据数值。控制逻辑26将原始数据32写入至NVM阵列28的一区域，该区域包括给定的储存容量，以Ist区段34来表示。控制逻辑26也通过反向器38同时地传送数据32的一组互补数据。此互补数据写入至NVM阵列28的一辅助区域，该区域包括给定的储存容量，以2?区段40来表示，其包括的储存容量相似于或不同于Ist区段34中给定的储存容量。在此实施例中，每一位同时地写入两次-一次是以其原始型态写入至Ist区段34，而另一次是以互补型态写入至2 ?区段40?因此，不论在数据数值中的“ I”与“O”的数量有多少，由NVM装置22所引起的电流实质