上没有变化。因此，回来参阅图1，由箭头30所标示的信号实质上相同，如此一来击退了任何的侧通道攻击。
[0053]在另一实施例中，在读出时间，可通过使用互斥或(XOR)门44来比较储存在2NDg段40的互补数据42以及储存在Ist区段34的数据数值36，以检查数据的有效性。XOR门44接收两个输入位(一位来自数据数值36，另一位来自数据42)且输出单一逻辑数值“I”或“O”。假使此两输入位相同，则XOR门44回报一负数值(例如“O”)，这表示数据无效且发布警讯给NVM装置22。相反地，假使此两输入位具有不同的数值(一位具有数值“0”，而另一位具有数值“ I”)，接着XOR门44回报一正数值(例如“ I”)，且传送确认此数据为有效的输出信号。
[0054]此比较操作对于每一对位执行一次，一位来自数据数值36，而另一位来自数据42。举例来说，假使数据数值36的一特定位设定为逻辑“I”(抹除)，由于反向器38的操作，与其成对的位则应设定为逻辑“I”(写入)。在此情况下，监控互补数据的XOR门44则在数据46上输出数值“1”，这表示数据为有效的。在数据数值36与数据42设定为具有相同数值(例如“O”)时，XOR门44则输出数值“0”，这表示数据不是有效的。
[0055]在又一实施例中，数据可随机地从“Ist区段”或“2 ND区段40”读出，以阻碍NVM阵列28的其他类型的控制。
[0056]在另一实施例中，可实施图2的写入架构以便阻碍可辨别NVM阵列的未使用区域的进一步分析。举例来说，虽然在图2中NVM阵列28的特定的固定区域是分配来写入数据数值以及其互补数值，但是用来写入互补数据的位置可二者择一地分布在阵列的不同部分，而不是在指定位置，例如2?区段40，且在NVM装置2操作期间可改变用来写入互补数据的位置。
[0057]图3是表示根据本发明另一实施例，在NVM装置22中对抗侧通道攻击的保护架构示意图。在图3的架构中，NVM阵列被划分成主要阵列48以及冗余阵列50。除了控制逻辑26将数据的互补数值写入至冗余阵列50而不是实际上使用来储存与(可能)放置的阵列以外，图3所实施的架构相同于图2的架构。
[0058]在一实施例中，控制逻辑26将原始数据32写入至主要阵列48，且同时地，数据32通过反向器38，其将数据32的每一位反向成为其互补位，且将互补数据写入至冗余阵列50。与图2所示的实施例比较起来，此架构对于NVM阵列28实际所使用以及消耗的存储区域更为节省面积。
[0059]图4是表示根据本发明又一实施例，在NVM装置22中对抗侧通道攻击的保护架构示意图。在一实施例中，控制逻辑26扰乱数据32以防止可能的侧通道攻击，相对于现有装置而言完全不需使用任何额外的存储器。在此实施例中，原始数据32的每一位写入至主要阵列52，而反向器38产生一系列的互补数据，其驱动电流槽54，例如电子电阻器。此技术省去了存储器容量以及编程管理，但是需要一个电流槽装置。
[0060]图5是表示根据本发明一实施例，在NVM装置22中对抗侧通道攻击的保护架构示意图。在一些实施例中，控制逻辑26同时地将原始数据32写入至主要阵列32以及反向器38，而反向器38将数据32的每一位反向后产生图2?图4中所叙述的互补数据组。在此实施例中，互补数据写入至一仿真NVM存储单元56，此仿真存储单元56是可模仿主要阵列52的行为与电流消耗的一电路元件(此电路元件在此技术领域中为已知)。
[0061]图6是表示根据本发明另一实施例，在NVM装置22中对抗侧通道攻击的保护架构示意图。
[0062]在此实施例中，NVM装置22包括选择器58。此选择器58可以是控制逻辑26的一部分，或者是介于控制逻辑26与主要阵列52之间的独立实体。选择器58接收成对的数据组:原始数据组以及互补数据组。对于每一对而言，控制逻辑26命令选择器58应选择哪一成对以传送至主要阵列52。
[0063]举例来说，对于包括6对位组的特定数据组而言，以下的位组被选择器58所选择并传送至主要阵列52:第一位组(例如32位)来自原始数据组，居后的三个位组来自互补数据组，以及第五与六位组来自原始数据组。在此实施例中，侧通道攻击分析器31接收信号30，但是由于特定数据组中部分位组是原始的而其他是反向的，使得侧通道攻击分析器31无法推断出机密数值。
[0064]是否写入原始数值或互补数值的决定可随机决定，或者是根据伪随机型样来决定。在此实施例中，每一位组或者每一字元加入1-2个控制位，以指示其储存位置是维持原来或是互补的数据数值(两位-“01”与“10”-可用来扰乱将决定互补数据是“I”或“O”的统计分析)。本实施例可以降低成本，却可能提供比先前实施例还要良好的保护。
[0065]本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。
【主权项】
1.一种非易失存储器装置，其特征在于，包括: 一 NVM阵列，储存数据；以及 控制逻辑，接收储存于所述非易失存储器装置的多个数据数值，且将接收到的所述数据数值中至少一些数据数值写入至所述NVM阵列，且同时地写入所述至少一些数据数值的多个互补数值。
2.如权利要求1所述的非易失存储器装置，其特征在于，所述控制逻辑包括一反向器，产生所述至少一些数据数值的所述互补数值。
3.如权利要求2所述的非易失存储器装置，其特征在于，所述反向器将所述至少一些数据数值的所述互补数值输出至一电流槽。
4.如权利要求2所述的非易失存储器装置，其特征在于，所述反向器将所述至少一些数据数值的所述互补数值输出至一仿真NVM存储单元。
5.如权利要求1所述的非易失存储器装置，其特征在于，所述控制器将所述数据数值写入至所述NVM阵列的一第一区段，且所述控制逻辑将所述至少一些数据数值的所述互补数值写入至所述NVM阵列的一第二区段，且所述第二区段不同于所述第一区段。
6.如权利要求5所述的非易失存储器装置，其特征在于，所述第一区段以及所述第二区段具有相等的容量。
7.如权利要求5所述的非易失存储器装置，其特征在于，所述控制逻辑包括一逻辑门，对储存在所述第一区段中的一特定数据数值与储存在所述第二区段中的一互补数值执行一比较操作。
8.如权利要求7所述的非易失存储器装置，其特征在于，所述逻辑门传送一输出信号，且当所述比较操作回报一正数值时，所述输出信号指示所述特定数据数值为有效的。
9.如权利要求1所述的非易失存储器装置，其特征在于，当所述比较操作回报一负数值时，所述逻辑门提供一警讯。
10.如权利要求1所述的非易失存储器装置，其特征在于，所述NVM阵列包括: 一主要阵列，具有一第一储存容量且储存所述数据数值；以及 一冗余阵列，具有一第二储存容量且储存所述至少一些数据数值的所述互补数值； 其中，所述第二储存容量不同于所述第一储存容量。
11.一种非易失存储器装置，其特征在于，包括: 一 NVM阵列，储存数据；以及 控制逻辑，接收储存于所述非易失存储器装置的多个数据数值，且将接收到的所述数据数值中至少一些数据数值或是所述至少一些数据数值的多个互补数值写入至所述NVM阵列。
12.一种用于非易失存储器装置的方法，其特征在于，包括: 在其包括用来储存数据的一 NVM阵列的所述NVM存储器装置中，接收储存于所述NVM阵列的多个数据数值； 将接收到的所述数据数值中至少一些数据数值写入至所述NVM阵列；以及 同时地写入所述至少一些数据数值的多个互补数值。
13.如权利要求12所述的用于非易失存储器装置的方法，其特征在于，更包括: 使用一反向器来产生所述至少一些数据数值的所述互补数值。
14.如权利要求13所述的用于非易失存储器装置的方法，其特征在于，所述反向器将所述至少一些数据数值的所述互补数值输出至一电流槽。
15.如权利要求13所述的用于非易失存储器装置的方法，其特征在于，所述反向器将所述至少一些数据数值的所述互补数值输出至一仿真NVM存储单元。
16.如权利要求12所述的用于非易失存储器装置的方法，其特征在于，写入所述至少一些数据数值的步骤包括: 所述数据数值写入至所述NVM阵列的一第一区段；以及 其中，写入所述至少一些数据数值的所述互补数值的步骤包括: 所述控制逻辑将所述至少一些数据数值的所述互补数值写入至所述NVM阵列的一第二区段，其中，所述第二区段不同于所述第一区段。
17.如权利要求16所述的用于非易失存储器装置的方法，其特征在于，所述第一区段以及所述第二区段具有相等的容量。
18.如权利要求16所述的用于非易失存储器装置的方法，其特征在于，更包括: 对储存在所述第一区段中的一特定数据数值与储存在所述第二区段动中的一互补数值执行一比较操作。
19.如权利要求18所述的用于非易失存储器装置的方法，其特征在于，执行所述比较操作的步骤包括: 当所述比较操作回报一正数值时，传送指示所述特定数据数值为有效的一输出信号。
20.如权利要求18所述的用于非易失存储器装置的方法，其特征在于，执行所述比较操作的步骤包括: 当所述比较操作回报一负数值时，提供一警讯。
21.如权利要求12所述的非用于非易失存储器装置的方法，其特征在于，所述NVM阵列包括: 一主要阵列，具有一第一储存容量且储存所述数据数值；以及 一冗余阵列，具有一第二储存容量且储存所述至少一些数据数值的所述互补数值； 其中，所述第二储存容量不同于所述第一储存容量。
22.一种用于非易失存储器装置的方法，其特征在于，包括: 在其包括用来储存数据的一 NVM阵列的所述NVM存储器装置中，接收储存于所述NVM阵列的多个数据数值； 一 NVM阵列，储存数据；以及 将接收到的所述数据数值中至少一些数据数值或是所述至少一些数据数值的多个互补数值写入至所述NVM阵列。
【专利摘要】本发明公开了一种非易失存储器装置以及用于非易失存储器装置的方法。其中，NVM装置包括NVM阵列以及控制逻辑。NVM阵列用来储存数据。控制逻辑接收储存于NVM装置的多个数据数值，且将接收到的该些数据数值中至少一些数据数值写入至NVM阵列，且同时地写入至少一些数据数值的多个互补数值。
【IPC分类】G06F21-78, G11C16-06
【公开号】CN104810052
【申请号】CN201410534212
【发明人】尼尔·塔莎, 瓦勒利·特波, 郑展为, 波尔兹·塔巴克尼克
【申请人】华邦电子股份有限公司
【公开日】2015年7月29日
【申请日】2014年10月11日
【公告号】US20150103598