扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
【专利摘要】本发明的目的在于减少功耗并且提高开关元件的可靠性。在垂直回扫期间时，终止信号（ED）从低电平变化为高电平。设于扫描信号线驱动电路的移位寄存器中的相互级联连接的m级的双稳态电路的第1～m-1级第1节点（N1）的电位被可靠地维持为低电平，并且第1～m-1级第2节点（N2）的电位从高电平变化为低电平。在第m级的双稳态电路中，第m级第1节点（N1）的电位从高电平变化为低电平，并且第m级第2节点（N2）的电位维持为低电平。另外，停止对双稳态电路提供时钟信号（CKA，CKB）。到下一个垂直扫描期间的写入期间为止，各级中的第1节点（N1）的电位和第2节点（N2）的电位被维持为低电平。
【专利说明】扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
【技术领域】
[0001]本发明涉及扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法，特别涉及适于单片化的扫描信号线驱动电路、具备它的显示装置和由该扫描信号线驱动电路实现的扫描信号线的驱动方法。
【背景技术】
[0002]以往，用于驱动液晶显示装置的栅极线(扫描信号线)的栅极驱动器(扫描信号线驱动电路)多作为IC (Integrated Circuit:集成电路)芯片搭载于构成液晶面板的基板的周边部。但是近年来，在基板上直接形成栅极驱动器的情况渐渐变多。这种栅极驱动器被称为“单片栅极驱动器”等。
[0003]在具备单片栅极驱动器的液晶显示装置中，以往采用利用非晶硅(a-Si)的薄膜晶体管(以下称为“a-SiTFT”)作为驱动元件。但是近年来，开始采用利用微晶硅(μ c-Si)的薄膜晶体管(以下称为“ μ C-SiTFTO或者氧化物半导体(例如IGZ0)的薄膜晶体管作为驱动元件。以下，将利用IGZO的薄膜晶体管称为“IGZ0TFT”。这些μ C-SiTFT和IGZ0TFT比a-SiTFT迁移率高。因此，通过将μ c-SiTFT或者IGZ0TFT用作驱动元件，能实现液晶显示装置的边框面积的缩小和高精细化。
[0004]然而，在有源矩阵型的液晶显示装置的显示部包括多个源极线(视频信号线)、多个栅极线以及与这些多个源极线和多个栅极线的交叉点分别对应设置的多个像素形成部。这些像素形成部配置为矩阵状从而构成像素阵列。各像素形成部包括:薄膜晶体管(开关元件)，通过对应的交叉点的栅极线与其栅极端子连接，并且通过该交叉点的源极线与其源极端子连接；和用于保持像素电压值的像素电容等。在有源矩阵型的液晶显示装置中还设有上述栅极驱动器和用于驱动源极线的源极驱动器(视频信号线驱动电路)。
[0005]表示像素电压值的视频信号由源极线传递，而各源极线无法一时(同时)传递表示多个行的量的像素电压值的视频信号。因此，对配置为矩阵状的上述像素形成部内的像素电容的视频信号的写入(充电)按每I行依次进行。因此，栅极驱动器包括含有多个级的移位寄存器，使得多个栅极线按每规定期间被依次选择。移位寄存器的各级是将在各时点成为2个状态(第I状态和第2状态)中的任一个状态并表示该状态的信号(以下称为“状态信号”。)作为扫描信号输出的双稳态电路。并且，从移位寄存器内的多个双稳态电路依次输出激活的扫描信号，由此如上述那样，按每I行依次进行对像素电容的视频信号的写入。
[0006]现有的栅极驱动器中的双稳态电路例如如图32所示那样构成。例如专利文献I公开了这种双稳态电路。此外，图32中的晶体管M3和Μ7也可以如专利文献I公开的那样为多栅极化的构成。以下，将图32所示的双稳态电路称为“第I现有例”。在该第I现有例中，当从前级发送的扫描信号GOUT (1-1)(置位信号S)为高电平时，晶体管M3为导通状态，因此第2节点N2的电位为低电平。由此，晶体管M5和M6为截止状态。因此，扫描信号GOUT (1-Ι)为高电平，由此第I节点NI的电位为高电平，电容器Cl被充电。在该状态时，时钟信号CK的电位出现在栅极线。由以上过程，在各双稳态电路中从前级发送的扫描信号GOUT (1-Ι)变为高电平后，使提供给该各双稳态电路的时钟信号CK的电位为高电平，由此从移位寄存器内的多个双稳态电路依次输出激活的扫描信号。由此，多个栅极线被分别依次驱动。在各双稳态电路中，在进行用于输出激活的扫描信号的动作的期间以外的期间(后述的“通常动作期间”)，第2节点N2的电位维持为高电平，以使第I节点NI的电位维持为低电平。
[0007]如上述那样，在上述通常动作期间，为了第I节点NI的电位维持为低电平，第2节点N2的电位需要维持为高电平。因此，在该通常动作期间中，总是对上述晶体管M5和M6的栅极端子提供高电平的电位(第2节点N2的电位)。进行用于输出激活的扫描信号的动作的期间仅处于各垂直扫描期间中，因此对晶体管M5和M6的栅极端子实际上提供直流的电位。其结果是，这些晶体管M5和M6中发生的阈值变动变大，因此会导致晶体管的可靠性降低。
[0008]与本申请发明有关地，如图33所示，在专利文献2中公开了包括多个具备输入部920、上拉驱动部930、下拉驱动部940和输出部950的双稳态电路的栅极驱动器。以下将图33所示的双稳态电路称为“第2现有例”。该第2现有例中的输入部920包括晶体管Tl，上拉驱动部930是晶体管T9和T10，下拉驱动部940包括晶体管T3、T4、T7、T8和T11，输出部950包括晶体管Tl、T5、T6和电容器Cl。晶体管T4和T5的栅极端子与第2节点连接。这些晶体管T4和T5分别相当于上述晶体管M5和M6。对该双稳态电路提供2相的时钟信号CKl和CK2 (占空比1/4)。时钟信号CKl被提供给晶体管Tl的漏极端子、晶体管T9的栅极端子和漏极端子以及晶体管Tll的栅极端子。该时钟信号CKl还通过晶体管T9被提供给晶体管T4的栅极端子和晶体管T5的栅极端子。时钟信号CK2被提供给晶体管T8的栅极端子以及晶体管TlO的栅极端子和漏极端子。该时钟信号CK2还通过晶体管TlO被提供给晶体管T6的栅极端子。
[0009]在该第2现有例中，与上述第I现有例同样，在进行用于输出激活的扫描信号的动作的期间中，第2节点N2的电位为低电平。另一方面，在上述通常动作期间，第2节点N2的电位当时钟信号CKl为高电平时为高电平，当时钟信号CK2为高电平时为低电平。因此，对该第2节点N2所连接的晶体管T4和T5的栅极端子提供占空比实际上为1/2的电位。其结果是，能抑制在这些晶体管T4和T5中发生的阈值变动，因此能提高晶体管的可靠性。
[0010]专利文献1:日本的特开2006-107692号公报
[0011]专利文献2:日本的特开2006-351171号公报
【发明内容】
[0012]发明要解决的问题
[0013]但是，根据上述第2现有例，被给予时钟信号的晶体管的数量变多，因此功耗会增大。
[0014]因此，本发明的目的在于提供减少功耗并且提高开关元件的可靠性的扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置以及扫描信号线的驱动方法。
[0015]用于解决问题的方案
[0016]本发明的第I方面是一种扫描信号线驱动电路，驱动多个扫描信号线，其特征在于，
[0017]具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号，
[0018]各双稳态电路具有:
[0019]第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化；
[0020]第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及
[0021]输出部，其与上述第I节点和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号，
[0022]上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子，
[0023]上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子，
[0024]上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
[0025]本发明的第2方面的特征在于，在本发明的第I方面中，在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
[0026]本发明的第3方面的特征在于，在本发明的第2方面中，上述规定期间越长，上述时钟信号的频率越高。
[0027]本发明的第4方面的特征在于，在本发明的第2方面中，上述第I驱动部和第2驱动部在从电源接通后到最初的垂直扫描期间开始为止的期间还将上述第I节点的电位和上述第2节点的电位分别维持为截止电平，
[0028]在从电源接通后到最初的垂直扫描期间开始为止的期间，还停止对上述多个双稳态电路提供上述时钟信号。
[0029]本发明的第5方面的特征在于，在本发明的第2方面中，还具备时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
[0030]本发明的第6方面的特征在于，在本发明的第2方面中，最终级的双稳态电路中的第I驱动部还具有第I终止用开关元件，上述终止信号被提供给上述第I终止用开关元件的控制端子，上述第I节点与上述第I终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I终止用开关元件的另一方导通端子，
[0031]各双稳态电路中的上述第2驱动部还具有第2终止用开关元件，上述终止信号被提供给上述第2终止用开关元件的控制端子，上述第2节点与上述第2终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2终止用开关元件的另一方导通端子。
[0032]本发明的第7方面的特征在于，在本发明的第6方面中，最终级以外的各级的双稳态电路中的第I驱动部还具有上述第I终止用开关元件。
[0033]本发明的第8方面的特征在于，在本发明的第6方面中，最前级以外的各级的双稳态电路中的第2驱动部还具有启动用开关元件，上述启动用开关元件基于在各垂直扫描期间的开始的定时成为导通电平的启动信号，使上述第2节点的电位向导通电平变化。
[0034]本发明的第9方面的特征在于，在本发明的第8方面中，上述第I驱动部还具有第I节点开启用开关元件，上述第I节点开启用开关元件基于置位信号使上述第I节点的电位向导通电平变化，
[0035]最前级的双稳态电路中的上述置位信号是上述启动信号，
[0036]最前级以外的双稳态电路中的上述置位信号是该双稳态电路的前级的双稳态电路的输出信号。
[0037]本发明的第10方面的特征在于，在本发明的第9方面中，上述输出部还具有:
[0038]输出控制用开关元件，上述第I节点与上述输出控制用开关元件的控制端子连接，上述时钟信号被提供给上述输出控制用开关元件的一方导通端子，上述输出节点与上述输出控制用开关元件的另一方导通端子连接；以及
[0039]电容元件，上述输出控制用开关元件的上述控制端子与上述电容元件的一端连接，上述输出节点与上述电容元件的另一端连接。
[0040]本发明的第11方面的特征在于，在本发明的第10方面中，上述第2驱动部还具有第2节点关闭用开关元件，上述第2节点与上述第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2节点关闭用开关元件的另一方导通端子。
[0041]本发明的第12方面的特征在于，在本发明的第11方面中，在上述第2驱动部中，作为上述第2节点关闭用开关元件设有:
[0042]第I个第2节点关闭用开关元件，上述置位信号被提供给上述第I个第2节点关闭用开关元件的控制端子，上述第2节点与上述第I个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I个第2节点关闭用开关元件的另一方导通端子；以及
[0043]第2个第2节点关闭用开关元件，上述输出节点与上述第2个第2节点关闭用开关元件的控制端子连接，上述第2节点与上述第2个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2个第2节点关闭用开关元件的另一方导通端子。
[0044]本发明的第13方面的特征在于，在本发明的第11方面中，上述第2节点关闭用开关元件的控制端子与上述第I节点连接。
[0045]本发明的第14方面的特征在于，在本发明的第11方面中，最前级以外的各级的双稳态电路中的第2驱动部还具有第2节点开启用开关元件，上述第2节点开启用开关元件基于该双稳态电路的后级的双稳态电路的输出信号使上述第2节点的电位向导通电平变化。
[0046]本发明的第15方面的特征在于，在本发明的第11方面中，上述时钟信号包括相位相互偏离I水平扫描期间的第I时钟信号和第2时钟信号，[0047]对上述输出控制用开关元件的一方导通端子提供上述第I时钟信号，
[0048]上述第2驱动部还具有电荷补充用开关元件，上述电荷补充用开关元件基于上述第2时钟信号使上述第2节点的电位向导通电平变化。
[0049]本发明的第16方面是一种显示装置，其特征在于，
[0050]具备:
[0051]显示部，其配置有多个扫描信号线；
[0052]扫描信号线驱动电路，其驱动上述多个扫描信号线；以及
[0053]显示控制电路，其对上述扫描信号线驱动电路提供周期性地重复导通电平和截止电平的时钟信号，
[0054]上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述时钟信号来依次激活上述多个双稳态电路的输出信号，
[0055]各双稳态电路具有:
[0056]第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化；
[0057]第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及
[0058]输出部，其与上述第I节点和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号，
[0059]上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子，
[0060]上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子，
[0061]上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
[0062]本发明的第17方面的特征在于，在本发明的第16方面中，在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
[0063]本发明的第18方面的特征在于，在本发明的第17方面中，上述扫描信号线驱动电路还包括时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
[0064]本发明的第19方面的特征在于，在本发明的第17方面中，上述显示控制电路在上述规定期间中使得停止对上述多个双稳态电路提供上述时钟信号。
[0065]本发明的第20方面的特征在于，在本发明的第17方面中，在上述显示控制电路中，上述规定期间越长，上述时钟信号的频率越高。
[0066]本发明的第21方面的特征在于，在本发明的第16方面至第20方面的任一方案中，上述显示部和上述扫描信号线驱动电路一体地形成。
[0067]本发明的第22方面是一种驱动方法，由扫描信号线驱动电路驱动多个扫描信号线，上述扫描信号线驱动电路具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号，
[0068]上述驱动方法的特征在于，具备:
[0069]在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第I节点的电位变化的步骤；
[0070]在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第2节点的电位变化的步骤；
[0071]在上述第I节点的电位和上述第2节点的电位分别为导通电平和截止电平并且在使上述第I节点的电位变化的步骤中各双稳态电路接受的信号的电位为截止电平时，输出激活的上述输出信号的步骤，
[0072]各双稳态电路具有:
[0073]第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子；以及
[0074]输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子，
[0075]在使上述第I节点的电位变化的步骤中，在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位维持为截止电平，
[0076]在使上述第2节点的电位变化的步骤中，在上述规定期间中将上述第2节点的电位维持为截止电平。
[0077]本发明的第23方面的特征在于，在本发明的第22方面中，还具备如下步骤:在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
[0078]本发明的第24方面的特征在于，在本发明的第23方面中，上述规定期间越长，上述时钟信号的频率越高。
[0079]本发明的第25方面的特征在于，在本发明的第23方面中，在使上述第I节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第I节点的电位维持为截止电平，
[0080]在使上述第2节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第2节点的电位维持为截止电平，
[0081]在停止提供上述时钟信号的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，停止提供上述时钟信号。
_2]发明效果
[0083]根据本发明的第I方面，在各垂直扫描期间中的2个水平扫描期间以上的规定期间中，各双稳态电路中的第2节点的电位为截止电平。因此，提供给第I节点关闭用开关元件的控制端子和输出节点关闭用开关元件的控制端子的电位的占空比实际上比以往减少。由此，第I节点关闭用开关元件和输出节点关闭用开关元件的阈值变动被抑制。这些第I节点关闭用开关元件和输出节点关闭用开关元件的可靠性提高，由此能缩小第I节点关闭用开关元件和输出节点关闭用开关元件的尺寸。这样，能通过缩小第I节点关闭用开关元件和输出节点关闭用开关元件的尺寸来减少功耗。根据以上方案，能减少功耗并且提高第I节点关闭用开关元件和输出节点关闭用开关元件的可靠性。另外，能通过缩小第I节点关闭用开关元件和输出节点关闭用开关元件的尺寸来缩小扫描信号线驱动电路的尺寸。
[0084]根据本发明的第2方面，还在该上述规定期间中，停止对双稳态电路提供时钟信号。因此，在上述规定期间中，第I节点的电位和第2节点的电位被可靠地维持为低电平。由此，各双稳态电路中的第2节点的电位被可靠地维持为截止电平。因此，各双稳态电路中的第2节点的电位的占空比可靠地比以往减少。其结果是，可靠地抑制第I节点关闭用开关元件和输出节点关闭用开关元件的阈值变动，由此能可靠地提高它们的可靠性。
[0085]根据本发明的第3方面，上述规定期间越长，时钟信号的频率越高。因此，I垂直扫描期间的长度固定。由此，不使实际的驱动频率降低，就能提高第I节点关闭用开关元件和输出节点关闭用开关元件的可靠性。
[0086]根据本发明的第4方面，在电源接通后，第I节点的电位和第2节点的电位复位为截止电平。另外，在从电源接通后到最初的垂直扫描期间的开始时点为止的期间，停止对双稳态电路提供时钟信号。因此，第I节点的电位和第2节点的电位被可靠地维持为截止电平。由此，能进一步使电路动作稳定。
[0087]根据本发明的第5方面，时钟控制电路基于终止信号来控制对双稳态电路提供时钟信号。因此，可靠地进行时钟信号的提供的控制。由此，能使电路动作稳定。
[0088]根据本发明的第6方面，基于终止信号，在垂直回扫期间的开始时，各双稳态电路中的第2节点的电位可靠地成为截止电平，并且至少最终级的双稳态电路中的第I节点的电位可靠地成为截止电平。由此，能与以往相比可靠地减少提供给第I节点关闭用开关元件的控制端子和输出节点关闭用开关元件的控制端子的电位的占空比，并且进一步使电路动作稳定。
[0089]根据本发明的第7方面，基于终止信号，在垂直回扫期间的开始时，各双稳态电路中的第I节点的电位可靠地成为截止电平。由此，能与以往相比可靠地减少提供给第I节点关闭用开关元件的控制端子和输出节点关闭用开关元件的控制端子，并且进一步使电路动作稳定。
[0090]根据本发明的第8方面，在垂直扫描期间的开始时，根据启动信号，最前级以外的双稳态电路的第2节点的电位被可靠地设为导通电平。由此，能进一步使电路动作稳定。
[0091]根据本发明的第9方面，基于置位信号，第I节点的电位被可靠地设为导通电平。由此，能进一步使电路动作稳定。
[0092]根据本发明的第10方面，基于第I节点的电位和第2节点的电位，可靠地输出基于时钟信号的输出信号。由此，能进一步使电路动作稳定。
[0093]根据本发明的第11方面，能使第2节点的电位可靠地维持为导通电平或者截止电平。由此，能进一步使电路动作稳定。
[0094]根据本发明的第12方面或者第13方面，能使第2节点的电位更可靠地维持为截止电平。由此，能进一步使电路动作稳定。
[0095]根据本发明的第14方面，基于复位信号，第2节点的电位被可靠地设为导通电平。由此，能进一步使电路动作稳定。[0096]根据本发明的第15方面，在进行用于输出激活的输出信号的动作的期间以外的期间中的第2时钟信号为导通电平的期间，第2节点的电位上升。因此，在进行用于输出激活的输出信号的动作的期间以外的期间中，能将第2节点的电位可靠地维持为高电平。由此，能进一步使电路动作稳定。
[0097]根据本发明的第16方面、第17方面和第20方面，在显示装置中，能分别实现与本发明的第I方面、第2方面和第3方面同样的效果。
[0098]根据本发明的第18方面，在扫描信号线驱动电路侧，能可靠地停止提供时钟信号。
[0099]根据本发明的第19方面，在显示控制电路侧，能可靠地停止提供时钟信号。
[0100]根据本发明的第21方面，能使显示装置的边框面积缩小。
[0101]根据本发明的第22方面?第25方面，在扫描信号线的驱动方法中，能分别实现与本发明的第I方面?第4方面同样的效果。
【专利附图】
【附图说明】
[0102]图1是示出本发明的第I实施方式的液晶显示装置的整体构成的框图。
[0103]图2是用于说明上述第I实施方式中的栅极驱动器的构成的框图。
[0104]图3是示出上述第I实施方式中的移位寄存器的构成的框图。
[0105]图4是示出上述第I实施方式中的移位寄存器的最前级侧的构成框图。
[0106]图5是示出上述第I实施方式中的移位寄存器的最后级侧的构成的框图。
[0107]图6是用于说明上述第I实施方式中的栅极驱动器的动作的信号波形图。
[0108]图7是示出上述第I实施方式中的最前级和最后级以外的双稳态电路的构成的电路图。
[0109]图8是示出上述第I实施方式中的最前级的双稳态电路的构成的电路图。
[0110]图9是示出上述第I实施方式中的最后级的双稳态电路的构成的电路图。
[0111]图10是用于说明上述第I实施方式中的双稳态电路的动作的信号波形图。
[0112]图11是示出上述第I实施方式中的时钟控制电路的构成的框图。
[0113]图12是示出上述第I实施方式中的第I控制信号生成电路的构成的电路图。
[0114]图13是示出上述第I实施方式中的第2控制信号生成电路的构成的电路图。
[0115]图14是示出上述第I实施方式中的时钟输出电路的构成的电路图。
[0116]图15是用于说明上述第I实施方式中的时钟控制电路的动作的信号波形图。
[0117]图16是用于说明上述第I实施方式中的栅极驱动器的详细动作的信号波形图。
[0118]图17是示出上述第I实施方式的第I变形例中的最前级和最后级以外的双稳态电路的构成的电路图。
[0119]图18是示出上述第I实施方式的第I变形例中的最前级的双稳态电路的构成的电路图。
[0120]图19是用于说明上述第I实施方式的第2变形例中的栅极驱动器的详细动作的信号波形图。
[0121]图20是用于说明上述第I实施方式的第3变形例中的栅极驱动器的详细动作的信号波形图。[0122]图21是示出上述第I实施方式的第4变形例中的最前级和最后级以外的双稳态电路的构成的电路图。
[0123]图22是用于说明本发明的第2实施方式中的栅极驱动器的详细动作的信号波形图。
[0124]图23是用于说明本发明的第3实施方式在的栅极驱动器的详细动作的信号波形图。
[0125]图24是用于说明本发明的第4实施方式中的栅极驱动器的详细动作的信号波形图。
[0126]图25是用于说明本发明的第5实施方式中的栅极驱动器中从电源接通后到最初的垂直扫描期间的开始时点为止的动作的信号波形图。
[0127]图26是示出本发明的第6实施方式中的移位寄存器的构成的框图。
[0128]图27是示出上述第6实施方式中的移位寄存器的最前级侧的构成的框图。
[0129]图28是示出上述第6实施方式中的移位寄存器的最后级侧的构成的框图。
[0130]图29是示出上述第6实施方式中的最前级和最后级以外的双稳态电路的构成的电路图。
[0131]图30是示出上述第6实施方式中的最前级的双稳态电路的构成的电路图。
[0132]图31是示出上述第6实施方式中的最后级的双稳态电路的构成的电路图。
[0133]图32是示出第I现有例的双稳态电路的构成的电路图。
[0134]图33是示出第2现有例的双稳态电路的构成的电路图。
【具体实施方式】
[0135]以下，参照【专利附图】
【附图说明】本发明的实施方式。此外，在以下的说明中，薄膜晶体管的栅极端子相当于控制端子，漏极端子相当于一方导通端子，源极端子相当于另一方导通端子。另外，按设于双稳态电路内的薄膜晶体管全部为η沟道型的方案进行说明。
[0136]< 1.第I实施方式>
[0137]< 1.1整体构成和动作>
[0138]图1是示出本发明的第I实施方式的有源矩阵型的液晶显示装置的整体构成的框图。如图1所示，该液晶显示装置具备:电源100、DC/DC转换器110、显示控制电路200、源极驱动器(视频信号线驱动电路)300、栅极驱动器(扫描信号线驱动电路)400、共用电极驱动电路500以及显示部600。此外，栅极驱动器400采用非晶硅、多晶硅、微晶硅或者氧化物半导体(例如IGZ0)等，形成在包括显示部600的显示面板上。即，在本实施方式中，栅极驱动器400和显示部600形成在相同基板(作为构成液晶面板的2个基板中的一方基板的阵列基板)上。由此，能使液晶显示装置的边框面积缩小。
[0139]在显示部600中形成有像素电路，该像素电路包括:η个源极线(视频信号线)SLl?SLn、m个栅极线(扫描信号线)GLl?GLm以及与这些源极线SLl?SLn和栅极线的交叉点分别对应设置的mXn个像素形成部。上述多个像素形成部被配置为矩阵状从而构成像素阵列。各像素形成部包括:作为开关元件的薄膜晶体管80，其栅极端子与通过对应的交叉点的栅极线连接，并且其源极端子与通过该交叉点的源极线连接；像素电极，其与该薄膜晶体管80的漏极端子连接；作为相对电极的共用电极Ec，其设为由上述多个像素形成部共用；以及液晶层，其设为由上述多个像素形成部共用，被夹持在像素电极和共用电极Ec之间。并且，利用由像素电极和共用电极Ec形成的液晶电容形成像素电容Cp。此外，通常，为了使像素电容Cp可靠地保持电压，与液晶电容并联地设有辅助电容，但是辅助电容与本发明没有直接关系，因此省略其说明和图示。
[0140]电源100对DC/DC转换器110、显示控制电路200以及共用电极驱动电路500提供规定的电源电压。DC/DC转换器110从电源电压生成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压，将其提供给源极驱动器300和栅极驱动器400。共用电极驱动电路500对共用电极Ec提供规定的电位Vcom。
[0141]显示控制电路200接受从外部发送的图像信号DAT和水平同步信号、垂直同步信号等的定时信号组TG，输出数字视频信号DV、用于控制显示部600的图像显示的源极启动脉冲信号SSP、源极时钟信号SCK、锁存选通信号LS、栅极启动脉冲信号GSP、栅极终止脉冲信号GEP和栅极时钟信号GCKf (以下称为“控制前栅极时钟信号”)。此外，在本实施方式中，控制前栅极时钟信号GCK包括2相的时钟信号GCKfl (以下称为“控制前第I栅极时钟信号”)和时钟信号GCKf2 (以下称为“控制前第2栅极时钟信号”)。另外，控制前栅极时钟信号GCKf的高电平侧的电位为Vdd，低电平侧的电位为Vss。
[0142]源极驱动器300接受从显示控制电路200输出的数字视频信号DV、源极启动脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对源极线SLl?SLn分别施加视频信号SS(I)?SS (η)。
[0143]栅极驱动器400基于从显示控制电路200输出的栅极启动脉冲信号GSP、栅极终止脉冲信号GEP和控制前栅极时钟信号GCKf，以I垂直扫描期间为周期重复对栅极总线GLl?GLm分别施加激活的扫描信号GOUT (I)?GOUT U)。此外，后面说明该栅极驱动器400的详细说明。
[0144]如以上那样，对源极线SLl?SLn分别施加视频信号SS (I)?SS (n)，对栅极线GLl?GLm分别施加扫描信号GOUT (I)?GOUT Cm),由此在显示部600显示基于从外部发送的图像信号DAT的图像。
[0145]< 1.2栅极驱动器的构成和动作>
[0146]图2是用于说明本实施方式的栅极驱动器400的构成的框图。如图2所示，栅极驱动器400包括移位寄存器410和时钟控制电路420，移位寄存器410包括m个(级)双稳态电路40 (I)?40 (m)。时钟控制电路420接受上述栅极启动脉冲信号GSP、栅极终止脉冲信号GEP和控制前栅极时钟信号GCKf，将作为使该控制前栅极时钟信号GCKf在部分期间停止的信号的栅极时钟信号GCK (以下称为“控制后栅极时钟信号”)提供给移位寄存器410。此外，后面详细说明该时钟控制电路420。
[0147]在显示部600中如上述那样形成有m行Xn列的像素矩阵，与这些像素矩阵的各行I对I对应地在各级设有上述双稳态电路。该双稳态电路在各时点为2个状态(第I状态和第2状态)中的任一个状态，输出表示该状态的信号(以下称为“状态信号”。)。在本实施方式中，如果双稳态电路为第I状态，则从该双稳态电路输出高电平(导通电平)的状态信号，如果双稳态电路为第2状态，则从该双稳态电路输出低电平(截止电平)的状态信号。另夕卜，以下将从双稳态电路输出高电平的状态信号，对与该双稳态电路对应的栅极线施加高电平的扫描信号的期间称为“选择期间”。[0148]图3是不出本实施方式的移位寄存器410的最如级和最后级以外的构成的框图。图4是示出本实施方式的移位寄存器410的最前级侧的构成的框图。图5是示出本实施方式的移位寄存器410的最后级侧的构成的框图。此外，在以下的说明中，第X级(X= I?m)的双稳态电路简称“第X级”。如上述那样，该移位寄存器410包括m个双稳态电路40(I)?40 (m)。图3示出第1-2级40 (i_2)?第i + I级40 (i + I),图4示出第I级40 (I)和第2级40 (2),图5示出第m-Ι级40 (m_l)和第m级40 (m)。
[0149]如图3?图5所不,在各双稳态电路中设有:用于接受时钟信号CKA的输入端子；用于接受时钟信号CKB的输入端子；用于接受低电平的直流电源电位Vss (该电位的大小也称为“Vss电位”。)的输入端子；用于接受置位信号S的输入端子；用于接受终止信号ED的输入端子；以及用于输出状态信号Q的输出端子。此外，以下关注信号的功能，将时钟信号CKA称为“动作控制用时钟信号”，将时钟信号CKB称为“电荷补充用时钟信号”。另外，在除了第m级(最后级)以外的各级中还设有用于接受复位信号R的输入端子。在除了第I级(最前级)以外的各级中还设有用于接受启动信号ST的输入端子。
[0150]对移位寄存器410提供2相的时钟信号GCKl (以下称为“控制后第I栅极时钟信号”)和时钟信号GCK2 (以下称为“控制后第2栅极时钟信号”)作为控制后栅极时钟信号GCK。如图6所示，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的相位相互偏离I水平扫描期间，在任意2个水平扫描期间中均只有I水平扫描期间为高电平(Vdd电平)的状态(其中，除了后述的垂直回扫期间以外)。
[0151]对移位寄存器410的各级(各双稳态电路)的输入端子提供的信号如下。此外，在此假设i和m为偶数。如图3?图5所示，对第奇数级提供控制后第I栅极时钟信号GCKl作为动作控制用时钟信号CKA，提供控制后第2栅极时钟信号GCK2作为电荷补充用时钟信号CKB。对第偶数级提供控制后第I栅极时钟信号GCKl作为电荷补充用时钟信号CKB，提供控制后第2栅极时钟信号GCK2作为动作控制用时钟信号CKA。另外，对第奇数级和第偶数级的双方提供从前级输出的状态信号Q作为置位信号S，提供从次级输出的状态信号Q作为复位信号R。其中，对第I级(最前级)40 (I)提供栅极启动脉冲信号GSP作为置位信号S。另一方面，对第m级(最后级)40 (m)不提供复位信号R。另外，对各级共用地提供栅极终止脉冲信号GEP作为终止信号ED，并且共用地提供低电平的直流电源电位Vss。另外，对除了第I级40 (I)以外的各级提供栅极启动脉冲信号GSP作为启动信号。
[0152]在如以上那样的构成中，当对移位寄存器410的第I级40 (I)提供作为置位信号S的栅极启动脉冲信号GSP时，基于控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2,栅极启动脉冲信号GSP中包含的脉冲(该脉冲包含于从各级输出的状态信号Q)被从第I级40 (I)依次向第m级40 (m)转发。并且，与该脉冲的转发相应地，从第I级40
(I)?第m级40 (m)分别输出的状态信号Q依次成为高电平。从这些第I级40 (I)?第m级40 Cm)分别输出的状态信号Q作为扫描信号GOUT (I)?GOUT Cm)被分别提供给栅极线GLl?GLm。此外，从第I级40 (I)?第m级40 (m)分别输出的状态信号Q也可以在由电平移位器提高电压之后，作为扫描信号GOUT (I)?GOUT (m)被分别提供给栅极线GLl?GLm。根据以上方案，如图6所示，在每I水平扫描期间依次为高电平(激活)的扫描信号被提供给显示部600内的栅极线。此外，后面说明栅极驱动器400的详细动作。
[0153]< 1.3双稳态电路的构成>[0154]图7是示出本实施方式的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。如图7所示，该双稳态电路包括第I驱动部61、第2驱动部62和输出部63。另外，在该双稳态电路中，除了低电平的直流电源电位Vss用的输入端子以外，还设有6个输入端子41?44、46和47以及I个输出端子(输出节点)51。在此，对接受置位信号S的输入端子标注附图标记41，对接受复位信号R的输入端子标注附图标记42，对接受终止信号ED的输入端子标注附图标记43，对接受启动信号ST的输入端子标注附图标记44，对接受动作控制用时钟信号CKA的输入端子标注附图标记46，对接受电荷补充用时钟信号CKB的输入端子标注附图标记47。另外，对输出状态信号Q的输出端子标注附图标记51。
[0155]第I驱动部61包括3个薄膜晶体管Ml、M5和MA。第2驱动部62包括6个薄膜晶体管M3、M4、M7?M9和MB以及I个电容器C2。输出部63包括2个薄膜晶体管M2和M6以及I个电容器Cl。
[0156]下面说明该双稳态电路内的构成要素间的连接关系。薄膜晶体管Ml的源极端子、薄膜晶体管M2的栅极端子、薄膜晶体管M5的漏极端子和电容器Cl的一端相互连接。此夕卜，为了方便，将它们相互连接的连接点(配线)称为“第I节点”。薄膜晶体管M3的漏极端子、薄膜晶体管M4的漏极端子、薄膜晶体管M5的栅极端子、薄膜晶体管M6的栅极端子、薄膜晶体管M7的源极端子、薄膜晶体管M8的源极端子、薄膜晶体管M9的源极端子、薄膜晶体管MB的漏极端子、电容器C2的一端相互连接。此外，为了方便，将它们相互连接的连接点(配线)称为“第2节点”。对上述第I节点标注附图标记NI，对上述第2节点标注附图标记N2。这样，设于第I驱动部61内的薄膜晶体管Ml的源极端子、薄膜晶体管M5的漏极端子和薄膜晶体管MA的漏极端子与第I节点NI连接。另外，设于第2驱动部62内的薄膜晶体管M3的漏极端子、薄膜晶体管M4的漏极端子、薄膜晶体管M7的源极端子、薄膜晶体管M8的源极端子、薄膜晶体管M9的源极端子、薄膜晶体管MB的漏极端子、电容器C2的一端与第2节点N2连接。而且，设于输出部63内的薄膜晶体管M2的栅极端子和电容器Cl的一端与第I节点NI连接，薄膜晶体管M6的栅极端子与第2节点N2连接。
[0157]关于薄膜晶体管M1，栅极端子和漏极端子与输入端子41连接(即连接成二极管)，源极端子与第I节点NI连接。关于薄膜晶体管M2，栅极端子与第I节点NI连接，漏极端子与输入端子46连接，源极端子与输出端子51连接。关于薄膜晶体管M3，栅极端子与输入端子41连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M4，栅极端子与输出端子51连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M5，栅极端子与第2节点N2连接，漏极端子与第I节点NI连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M6，栅极端子与第2节点N2连接，漏极端子与输出端子51连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M7，栅极端子和漏极端子与输入端子42连接(即连接成二极管)，源极端子与第2节点N2连接。关于薄膜晶体管M8，栅极端子和漏极端子与输入端子44连接(即连接成二极管)，源极端子与第2节点N2连接。关于薄膜晶体管M9，栅极端子和漏极端子与输入端子47连接(即连接成二极管)，源极端子与第2节点N2连接。关于薄膜晶体管MA，栅极端子与输入端子43连接，漏极端子与第I节点NI连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管MB，栅极端子与输入端子43连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。关于电容器Cl，一端与第I节点连接，另一端与输出端子51连接。关于电容器C2，一端与第2节点N2连接，另一端与直流电源电位Vss用的输入端子连接。
[0158]下面说明该双稳态电路中的各构成要素的功能。在薄膜晶体管Ml中，当置位信号S的电位变为高电平时，使第I节点NI的电位向高电平变化。在薄膜晶体管M2中，当第2节点N2的电位变为高电平时，将动作控制用时钟信号CKA的电位提供给输出端子51。在薄膜晶体管M3中，当置位信号S的电位变为高电平时，使第2节点N2的电位向Vss电位变化。在薄膜晶体管M4中，当状态信号Q的电位(输出端子51的电位)变为高电平时，使第2节点N2的电位向Vss电位变化。在薄膜晶体管M5中，当第2节点N2的电位变为高电平时，使第I节点NI的电位向Vss电位变化。在薄膜晶体管M6中，当第2节点N2的电位变为高电平时，使输出端子51的电位向Vss电位变化。在薄膜晶体管M7中，当复位信号R的电位变为高电平时，使第2节点N2的电位向高电平变化。在薄膜晶体管M8中，当启动信号ST的电位变为高电平时，使第2节点N2的电位向高电平变化。在薄膜晶体管M9中，当电荷补充用时钟信号CKB的电位变为高电平时，使第2节点N2的电位向高电平变化。在薄膜晶体管MA中，当终止信号ED变为高电平时，使第I节点NI的电位向Vss电位变化。在薄膜晶体管MB中，当终止信号ED变为高电平时，使第2节点N2的电位向Vss电位变化。电容器Cl发挥用于在与该双稳态电路连接的栅极线变为选择状态的期间中使第I节点的电位维持为高电平的补偿电容的功能。电容器C2发挥用于在通常动作期间使第2节点N2的电位维持为高电平的补偿电容的功能。
[0159]图8是示出本实施方式的第I级(最前级)的双稳态电路的构成的电路图。如图8所示，在该双稳态电路中，与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M8和输入端子44。此外，该双稳态电路的其它的构成与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路同样，因此省略其说明。
[0160]图9是示出本实施方式的第m级(最后级)的双稳态电路的构成的电路图。如图9所示，在该双稳态电路中，与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M7和输入端子42。此外，该双稳态电路的其它的构成与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路同样，因此省略其说明。
[0161]在本实施方式中，利用薄膜晶体管Ml实现第I节点开启用开关元件，利用薄膜晶体管M2实现输出控制用开关元件，利用薄膜晶体管M3实现第I个第2节点关闭用开关元件，利用薄膜晶体管M4实现第2个第2节点关闭用开关元件，利用薄膜晶体管M5实现第I节点关闭用开关元件，利用薄膜晶体管M6实现输出节点关闭用开关元件，利用薄膜晶体管M7实现第2节点开启用开关元件，利用薄膜晶体管M8实现启动用开关元件，利用薄膜晶体管M9实现电荷补充用开关元件，利用薄膜晶体管MA实现第I终止用开关元件，利用薄膜晶体管MB实现第2终止用开关元件。另外，利用电容器Cl实现电容元件。
[0162]< 1.4双稳态电路的动作>
[0163]图10是用于说明本实施方式的第i级的双稳态电路40(i)的动作的信号波形图。此外，其它双稳态电路也是同样的动作，因此省略说明。在图10中，从时点tl到时点t2的期间相当于选择期间。以下将选择期间紧前的I水平扫描期间称为“置位期间”，将选择期间紧后的I水平扫描期间称为“复位期间”。另外，I垂直扫描期间中的从启动信号ST (栅极启动脉冲信号GSP)上升的时点到终止信号ED (栅极终止脉冲信号GEP)上升的时点的期间称为“写入期间”。另外，I垂直扫描期间中的从终止信号ED上升的时点到后续的垂直扫描期间中启动信号ST上升的时点的期间(规定期间)称为“垂直回扫期间”。此外，该垂直回扫期间中的终止信号ED为低电平的期间特别称为“中止期间”。另外，写入期间中的选择期间、置位期间和复位期间以外的期间称为“通常动作期间”。
[0164]在通常动作期间(写入期间中，时点t0以前的期间和时点t3以后的期间)中，第2节点N2的电位被维持为高电平。因此，薄膜晶体管M5、M6为导通状态。在薄膜晶体管M2的栅极-漏极间存在寄生电容，因此动作控制用第I时钟CKl的波形的变动(参照图10)导致在第I节点NI产生噪声，但是薄膜晶体管M5为导通状态，因此第I节点NI的电位被拉向低电平。另外，在第I节点NI产生的噪声、视频信号电压的变动导致状态信号Q(输出端子51)中也产生噪声，但是薄膜晶体管M6为导通状态，因此状态信号Q的电位被拉向低电平。如上所述，在该期间中，第I节点NI的电位和状态信号Q的电位被维持为低电平。
[0165]另外，在通常动作期间中，电荷补充用时钟信号CKB的电位按每I水平期间重复高电平和低电平，由此在每2个水平扫描期间的I水平期间中薄膜晶体管M9为导通状态。因此，通过薄膜晶体管M9对第2节点N2提供电荷。由此，即使由于薄膜晶体管(例如薄膜晶体管M3)的电流泄漏导致第2节点N2的电位降低，在电荷补充用时钟信号CKB为高电平的期间，第2节点N2的电位也会上升，并且电容器C2被充电。因此，在通常动作期间中，第2节点N2的电位被可靠地维持为高电平。
[0166]在置位期间时(为时点t0时)，置位信号S从低电平变化为高电平。薄膜晶体管Ml如图7所示连接为二极管，因此置位信号S为高电平从而薄膜晶体管Ml为导通状态，电容器Cl被充电(在此为预充电)。由此，第I节点NI的电位从低电平变化为高电平，薄膜晶体管M2为导通状态。但是，在置位期间，动作控制用时钟信号CKA的电位为低电平，因此状态信号Q的电位被维持为低电平。另外，置位信号S为高电平，由此薄膜晶体管M3为导通状态。因此，第2节点N2的电位为低电平。由此，薄膜晶体管M5和M6为截止状态。
[0167]在选择期间时(为时点tl时)，置位信号S从高电平变化为低电平。由此，薄膜晶体管Ml为截止状态。此时，第2节点N2的电位变为低电平，因此薄膜晶体管M5变为截止状态。因此，第I节点NI为悬浮状态。在该时点t2，动作控制用时钟信号CKA的电位从低电平变化为高电平。如上述那样，在薄膜晶体管M2的栅极-漏极间存在寄生电容，因此随着输入端子46的电位的上升，第I节点NI的电位也会上升(第I节点NI自举)。其结果是，薄膜晶体管M2完全为导通状态，为了与该双稳态电路的输出端子51连接的栅极线成为选择状态而状态信号Q的电位上升到足够的电平为止。这样，在输出部63中，第I节点NI和第2节点N2的电位分别为高电平(导通电平)和低电平(截止电平)，并且作为第I驱动部61接受的信号(提供给薄膜晶体管Ml的信号)的置位信号S为低电平(截止电平)时，输出激活的状态信号。另外，状态信号Q的电位为高电平，由此薄膜晶体管M4为导通状态，因此第2节点N2的电位可靠地成为低电平。由此，在选择期间中，薄膜晶体管M5和M6被可靠地维持为截止状态。
[0168]在复位期间时(为时点t2时)，动作控制用时钟信号CKA的电位从高电平变化为低电平。在时点t4，薄膜晶体管M2变为导通状态，因此输入端子43的电位降低并且状态信号Q的电位降低。这样，状态信号Q的电位降低，由此通过电容器Cl，第I节点NI的电位也降低。另外，在该期间，复位信号R从低电平变化为高电平。因此，薄膜晶体管M7为导通状态，第2节点N2的电位为高电平。由此，薄膜晶体管M5和M6为导通状态。其结果是，在复位期间，第I节点NI的电位和状态信号Q的电位降低到低电平。另外，随着第2节点N2的电位的上升，电容器C2被充电，因此该第2节点N2的电位(高电平)在该复位期间后也被维持。此外，关于第m级(最后级)的双稳态电路40 (m)，在复位期间中，终止信号Ed从低电平变化为高电平，由此薄膜晶体管M5和M6为导通状态。其结果是，关于第m级的双稳态电路40 (m)，在复位期间，第I节点NI的电位和状态信号Q的电位也降低到低电平。
[0169]以上说明了写入期间的双稳态电路的动作，关于垂直回扫期间的双稳态电路的动作，在后面与栅极驱动器400的详细动作一起说明。
[0170]< 1.5时钟控制电路的构成>
[0171]图11是示出本实施方式的时钟控制电路420的构成的框图。该时钟控制电路420如上述那样设置在栅极驱动器400内。如图11所示，该时钟控制电路420包括第I控制信号生成电路71、第2控制信号生成电路72和时钟输出电路73。
[0172]对于第I控制信号生成电路71，从显示控制电路200提供栅极启动脉冲信号GSP和栅极终止脉冲信号GEP。该第I控制信号生成电路71基于接受的栅极启动脉冲信号GSP和栅极终止脉冲信号GEP生成并输出第I控制信号CT。例如如图12所示，该第I控制信号生成电路71由RS锁存电路实现。该第I控制信号生成电路71分别接受栅极启动脉冲信号GSP和栅极终止脉冲信号GEP作为置位信号S和复位信号R，输出第I控制信号CTl作为状态信号Q。
[0173]对于第2控制信号生成电路72，从第I控制信号生成电路71提供第I控制信号CT,并且从显示控制电路200提供栅极启动脉冲信号GSP。该第2控制信号生成电路72基于接受的第I控制信号CT和栅极启动脉冲信号GSP生成并输出第2控制信号CT2。例如如图13所示，该第2控制信号生成电路72由XOR (异或)电路实现。该第2控制信号生成电路72分别接受第I控制信号CTl和栅极终止脉冲信号GEP作为第I输入和第2输入，输出第2控制信号CT2。
[0174]对于时钟输出电路73，从显示控制电路200提供控制前栅极时钟信号GCKf (控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2)，并且从第2控制信号生成电路72提供第2控制信号CT。该时钟输出电路73基于接受的控制前栅极时钟信号GCKf和第2控制信号CT生成并输出控制后栅极时钟信号GCK (控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2)。例如如图14所示，该时钟输出电路73由2个与电路(AND电路)73a和73b实现。此外，以下将作为2个与电路中的一方与电路73a称为“第I与电路”，将作为另一方与电路73b称为“第2与电路”。第I与电路73a接受控制前第I栅极时钟信号GCKfl和第2控制信号CT2，将它们的逻辑积作为控制后第I栅极时钟信号GCKl输出。同样，第2与电路73b接受控制前第2栅极时钟信号GCKf2和第2控制信号CT2，将它们的逻辑积作为控制后第2栅极时钟信号GCK2输出。从第I与电路73a和第2与电路73b分别输出的制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2被提供给移位寄存器410内的各双稳态电路。此外，以上所示的时钟控制电路420的构成仅是例示，本发明不限于此。
[0175]< 1.6时钟控制电路的动作>
[0176]图15是用于说明本实施方式的时钟控制电路420的动作的信号波形图。如图15所示，控制前第I栅极时钟信号GCKlf和控制前第2栅极时钟信号GCKf2周期性地重复高电平和低电平。
[0177]首先，当写入期间开始时(为时点ta时)，栅极启动脉冲信号GSP从低电平变化为高电平。另外，栅极终止脉冲信号GEP变为低电平。此时，图12所示的第I控制信号生成电路71的置位信号为高电平，复位信号R为低电平。因此，如图15所示，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl为高电平。由此，图13所示的第2控制信号生成电路72的第I输入为高电平，第2输入为高电平。因此，如图15所示，作为该第2控制信号生成电路72的输出的第2控制信号CT2为低电平。其结果是，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2为低电平。即，此时，对控制前栅极时钟信号GCKf的各双稳态电路的提供变为停止的状态。
[0178]然后，当为时点tb时，栅极启动脉冲信号GSP从高电平变化为低电平。另外，栅极终止脉冲信号GEP变为低电平。此时，图12所示的第I控制信号生成电路71的置位信号为低电平，复位信号R为低电平。因此，如图15所示，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl维持作为之前的状态(时点ta的状态)的高电平。由此，图13所示的第2控制信号生成电路72的第I输入为高电平，第2输入为低电平。因此，如图15所示，作为该第2控制信号生成电路72的输出的第2控制信号CT2为高电平。其结果是，控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2分别作为控制后第
I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2输出。即，此时，成为控制前栅极时钟信号GCKf被提供给各双稳态电路的状态。该状态被维持到栅极终止脉冲信号GEP从低电平变化为高电平为止(时点tc为止)。
[0179]然后，当为时点tc时，栅极终止脉冲信号GEP从低电平变化为高电平。另外，栅极启动脉冲信号GSP变为低电平。此时，图12所示的第I控制信号生成电路71的置位信号为低电平，复位信号R为高电平。因此，如图15所示，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl为低电平。由此，图13所示的第2控制信号生成电路72的第I输入为低电平，第2输入为低电平。因此，如图15所示，作为该第2控制信号生成电路72的输出的第2控制信号CT2为低电平。其结果是，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2为低电平。即，此时，成为停止对各双稳态电路提供控制前栅极时钟信号GCKf的状态。该状态维持到后续的垂直扫描期间的写入期间中栅极启动脉冲信号GSP从高电平变化为低电平为止(时点td为止)。
[0180]如以上那样，在本实施方式中，在I垂直扫描期间中的从栅极终止脉冲信号GEP(终止信号ED)下降的时点到后续的垂直扫描期间中栅极启动脉冲信号GSP (启动信号ST)上升的时点为止的期间即垂直回扫期间中，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的双方为低电平。即，在垂直回扫期间，停止对各双稳态电路提供控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2。此外，以上所示的时钟控制电路420的动作仅为例示，本发明不限于此。
[0181]< 1.7栅极驱动器的详细动作>
[0182]图16是用于说明本实施方式的栅极驱动器400的详细动作的信号波形图。在本实施方式和后述的各实施方式中，将I垂直扫描期间作为以一般的驱动频率即60Hz (约
16.7msec)进行驱动来进行说明。如图16所示，在本实施方式中，设有I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)。与此相应，将写入期间的驱动频率设为一般的驱动频率的倍速的120Hz (约8.3msec)。即，在本实施方式中，写入期间的长度与垂直回扫期间的长度相互大致相等。此外，以下为了便于说明，将第I级40 (I)?第m级40 (m)中的第I节点NI分别用附图标记NI (I)?NI (m)表示，将第2节点N2分别用附图标记N2
(1)?N2(m)表示。另外，将第I节点NI (I)?NI (m)分别称为“第I级第I节点?第m级第I节点”，将第2节点N2 (I)?N2 Cm)分别称为“第I级第2节点?第m级第2节点”。
[0183]首先说明写入期间的栅极驱动器400的动作。当为第I级40 (I)的置位期间时，作为该第I级40 (I)的置位信号S的栅极启动脉冲信号GSP的电位从低电平变化为高电平，因此第I级第I节点NI (I)被预充电。另外，置位信号S从低电平变化为高电平，因此薄膜晶体管M3为导通状态，第I级第2节点N2 (I)维持为低电平。此外，此时，控制后第I栅极时钟信号GCKl的电位和控制后第2栅极时钟信号GCK2的电位变为低电平。另外，栅极启动脉冲信号GSP的电位从低电平变化为高电平，由此如图7和图8所示，第2级40
(2)?第m级40(m)中的薄膜晶体管M8为导通状态。因此，第2级第2节点N2 (2)?第m级N2 (m)的电位从低电平变化为高电平。这样，第2级第2节点N2 (2)?第m级N2 Cm)的电位为高电平，由此能使第2级第I节点NI (2)?第m级NI (m)的电位可靠地维持为低电平。
[0184]然后，当为第I级40 (I)的选择期间(第2级40 (2)的置位期间)时，作为该第I级40 (I)的动作控制用时钟信号CKA的控制后第I栅极时钟信号GCKl的电位从低电平变化为高电平，由此第I级第I节点NI (I)自举。其结果是，第I级40 (I)的扫描信号GOUT(I)的电位为高电平(激活)。另外，关于第2级40 (2)，作为置位信号S的第I级40 (I)的扫描信号GOUT (I)的电位从低电平变化为高电平，因此第2级第I节点NI (2)被预充电。另外，置位信号S从低电平变化为高电平，因此薄膜晶体管M3为为导通状态，第2级第2节点N2 (2)的电位从高电平变化为低电平。
[0185]然后，为第I级40 (I)的复位期间(第2级40 (2)的选择期间以及第3级40 (3)的置位期间)，作为该第I级40 (I)的复位信号R的第2级40 (2)的扫描信号线GOUT (2)的电位从低电平变化为高电平，因此第I级第2节点N2 (I)的电位从低电平变化为高电平。由此，第I级第I节点NI (I)的电位从高电平变化为低电平。因此，第I级40 (I)的扫描信号GOUT (I)的电位从高电平变化为低电平。此外，第I级第2节点N2 (I)的电位(高电平)维持到写入期间的结束时点(栅极终止脉冲信号GEP上升的时点)。另外，关于第
2级40 (2)，作为动作控制用时钟信号CKA的控制后第2栅极时钟信号GCK2的电位从低电平变化为高电平，由此第2级第I节点NI (2)自举。其结果是，第2级40 (2)的扫描信号线GOUT (I)的电位为高电平(激活)。另外，关于第3级，作为置位信号S的第2级40 (2)的扫描信号GOUT (2)从低电平变化为高电平，因此第3级第I节点NI (3)被预充电。另夕卜，置位信号S从低电平变化为高电平，因此薄膜晶体管M3为导通状态，第3级第2节点N2
(3)的电位从高电平变化为低电平。
[0186]以下，到写入期间的结束时点为止，在除了第m级40 (m)的各级中，按每I水平扫描期间进行同样的动作。在第m级40 (m)中未如上述那样设有薄膜晶体管M7和输入端子42。因此，用于使第m级40 (m)中的扫描信号GOUT (m)从高电平变化为低电平的动作是代替复位信号R而基于终止信号ED (栅极终止脉冲信号GEP)进行的。此外，以下将各级的复位期间中用于使扫描信号从高电平变化为低电平的动作称为“复位动作”。第m级40(m)的复位动作在垂直回扫期间中的最初的I水平扫描期间进行。
[0187]下面说明垂直回扫期间中的栅极驱动器400的动作。首先，当为垂直回扫期间时，栅极终止脉冲信号GEP从低电平变化为高电平。因此，在将该栅极终止脉冲信号GEP作为终止信号ED接受的各级中，薄膜晶体管MA和MB为导通状态。由此，第I级第I节点NI(I)?第m-Ι级第I节点NI (m-Ι)的电位被可靠地维持为低电平，并且第I级第2节点N2
(I)?第m-Ι级第2节点N2 (m-Ι)的电位从高电平变化为低电平。在第m级40 (m)中，薄膜晶体管MA和MB为导通状态，由此第m级第I节点NI (m)的电位从高电平变化为低电平，因此扫描信号GOUT (m)的电位从高电平变化为低电平。这样，在第m级40 (m)中，与其它级不同，基于终止信号ED来进行复位动作。另外，在第m级40 (m)中，薄膜晶体管MA和MB为导通状态，由此第m级第2节点N2 (m)的电位维持为低电平。这样，当栅极终止脉冲信号GEP从低电平变化为高电平时，所有级中的第I节点NI的电位和第2节点N2的电位为低电平。另外，当栅极终止脉冲信号GEP从低电平变化为高电平时，利用上述时钟控制电路420停止控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2的提供。即，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的电位为低电平。
[0188]然后，当垂直回扫期间中栅极终止脉冲信号GEP从高电平变化为低电平(为中止期间)时，各级中的薄膜晶体管MA和MB为截止状态。另外，其它全部的薄膜晶体管也为截止状态。因此，各级中第I节点NI和第2节点N2为悬浮状态。但是，在垂直回扫期间，如上述那样控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的电位变为低电平。由此，输入端子46的电位不变动，因此不会发生该输入端子46与漏极端子连接的薄膜晶体管M2的栅极-漏极间的寄生电容引起的第I节点NI的电位变动。同样，不会发生输入端子47与漏极端子连接的薄膜晶体管M9的栅极-漏极间的寄生电容引起的第2节点N2的电位变动。这样，到下一个垂直扫描期间的写入期间(下一次栅极启动脉冲信号GSP上升)为止，各级的第I节点NI的电位和第2节点N2的电位被可靠地维持为低电平。通过如上动作，在本实施方式中，设有提供给m个双稳态电路的全部的信号的电位、各级中的第I节点NI的电位和第2节点N2的电位为低电平的中止期间。
[0189]<1.8效果>
[0190]在本实施方式中，通过如上动作，各级中的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，垂直回扫期间的长度为I垂直扫描期间的约1/2。因此，各级的第2节点N2的电位的占空比实际上为1/2。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比实际上为1/2。由此，这些薄膜晶体管M5和M6的阈值变动被抑制。因此，根据本实施方式，能提高薄膜晶体管M5和M6的可靠性。提高了这些薄膜晶体管M5和M6的可靠性，由此能缩小薄膜晶体管M5和M6的尺寸。通过这样缩小薄膜晶体管M5和M6的尺寸能减少功耗。如上所述，根据本实施方式，能减少功耗并且提高薄膜晶体管M5和M6的可靠性。另外，能通过缩小薄膜晶体管M5和M6的尺寸来缩小液晶显示装置的边框面积。
[0191]另外，根据本实施方式，在垂直回扫期间中，控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2的提供被停止，由此各级的第I节点NI的电位和第2节点N2的电位被可靠地维持为低电平。因此，各级的第2节点N2的电位的占空比可靠地比以往减少。由此，可靠地抑制薄膜晶体管M5和M6的阈值变动，由此能可靠地提高它们的可靠性。
[0192]此外，一般，电容性负载的驱动所需的功耗W与电压(振幅)V的平方、电容值C以及频率f之积成比例。在栅极驱动器中，由栅极端子接受时钟信号的薄膜晶体管的数量越多，上述电容值C越大。即，在栅极驱动器中，由栅极端子接受时钟信号的薄膜晶体管的数量越多，功耗W越大。在专利文献2记载的栅极驱动器中，直接或者通过其它晶体管由栅极端子接受时钟信号的晶体管对于时钟信号CKl来说是晶体管T4、T5、T9和Tll这4个，对于时钟信号CK2来说是晶体管Τ6、Τ8和TlO这3个。与此相对，在本实施方式中，直接或者通过其它晶体管由栅极端子接受时钟信号的晶体管针对动作控制用时钟信号CKA为薄膜晶体管Τ4这I个，针对电荷补充用时钟信号CKB为薄膜晶体管Μ5、Μ6和Μ9这3个。因此，本实施方式的栅极驱动器400的功耗W与专利文献2记载的栅极驱动器相比减少。
[0193]另外，根据本实施方式，与垂直回扫期间的长度相应，提高了写入期间的驱动频率(缩短了写入期间)，即提高了控制前栅极时钟信号GCKf的频率，因此I垂直扫描期间的长度与以往相比不变。由此，不使实际的驱动频率降低而能提高薄膜晶体管Μ5和Μ6的可靠性。
[0194]另外，根据本实施方式，时钟控制电路420基于栅极启动脉冲信号GSP和栅极终止脉冲信号GEP，控制控制前栅极时钟信号GCKf(控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2)对双稳态电路的提供。因此，可靠地进行控制前栅极时钟信号GCKf的提供的控制。由此，能使电路动作稳定。
[0195]另外，根据本实施方式，薄膜晶体管MB被设于各级，因此在垂直回扫期间在开始时各级的第2节点N2的电位可靠地成为低电平。由此，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比可靠地减少，并且使电路动作稳定。
[0196]另外，根据本实施方式，薄膜晶体管MA被设于各级，因此在垂直回扫期间的开始时，各级的第I节点NI的电位可靠地为低电平。由此，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比更可靠地减少，并且进一步使电路动作稳定。
[0197]另外，根据本实施方式，设有薄膜晶体管M4，因此在选择期间，第2节点N2的电位可靠地成为低电平。由此，进一步使电路动作稳定。
[0198]<1.9第I变形例>
[0199]图17是示出上述第I实施方式的第I变形例的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。图18是示出本变形例的第I级(最前级)的双稳态电路的构成的电路图。在上述第I实施方式中，在各级中设有薄膜晶体管MA，但是在本变形例中，如图17和图18所示，在第I级40 (I)?第m-Ι级40 (m_l)中未设有薄膜晶体管MA。在垂直回扫期间开始时，如图16所示第I级第I节点NI (I)?第m-Ι级第I节点NI (m-Ι)的电位为低电平，因此在第I级40 (I)?第m_l级40 (m-Ι)中不设置薄膜晶体管MA的方式中，也能在垂直回扫期间中将第I级第I节点NI (I)?第m-Ι级第I节点NI(m-Ι)的电位设为低电平。此外，关于本变形例中的第m级40 (m)，与上述第I实施方式同样地设有薄膜晶体管MA。根据本变形例，薄膜晶体管的数量减少，因此能进一步减少功耗，并且能进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。[0200]< 1.10 第 2 变形例>
[0201]图19是用于说明上述第I实施方式的第2变形例的栅极驱动器400的详细动作的信号波形图。在上述第I实施方式中，以驱动频率60Hz (约16.7msec)来驱动I垂直扫描期间，但是在本变形例中，如图19所示，以驱动频率30Hz (约33.3msec)来驱动I垂直扫描期间。例如，当将写入期间的驱动频率设为60Hz (约16.7msec)时，垂直回扫期间的长度为垂直扫描期间的长度的约1/2即约16.7msec0在这种情况下，各级的第2节点N2的电位的占空比实际上为1/2，因此能得到与上述第I实施方式同样的效果。
[0202]另外，在本变形例中，将写入期间的驱动频率设为120Hz(约8.3msec)，垂直回扫期间的长度为垂直扫描期间的长度的约3/4即约25msec。在这种情况下，垂直回扫期间的长度为写入期间的长度的约3倍，因此各级的第2节点N2的电位的占空比实际上为1/4。因此，薄膜晶体管M5和M6的阈值变动被进一步抑制。
[0203]< 1.11 第 3 变形例>
[0204]图20是用于说明上述第I实施方式的第3变形例的栅极驱动器400的详细动作的信号波形图。在上述第I实施方式中，以驱动频率60Hz (约16.7msec)来驱动I垂直扫描期间，而在本变形例中，如图20所示，以驱动频率15Hz (约66.6msec)来驱动I垂直扫描期间。例如，当将写入期间的驱动频率与上述第2变形例同样地设为60Hz (约16.7msec)时，垂直回扫期间的长度为垂直扫描期间的长度的约3/4即约50msec。在这种情况下，垂直回扫期间的长度为写入期间的长度的约3倍，因此各级的第2节点N2的电位的占空比实际上为1/4。因此，薄膜晶体管M5和M6的阈值变动与上述第I实施方式相比被抑制。
[0205]另外，在本变形例中当将写入期间的驱动频率设为120Hz (约8.3msec)时，垂直回扫期间的长度为垂直扫描期间的长度的约7/8即约58.3msec0在这种情况下，垂直回扫期间的长度为写入期间的长度的约7倍，因此各级的第2节点N2的电位的占空比实际上为1/8。因此，薄膜晶体管M5和M6的阈值变动进一步被抑制。
[0206]< 1.12 第 4 变形例>
[0207]图21是示出上述第I实施方式的第4变形例的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。在上述第I实施方式中设有各级中薄膜晶体管M3和M4，但是在本变形例中，如图21所示，代替这些薄膜晶体管M3和M4而设有薄膜晶体管MlO。此外，关于第I级(最前级)和第m级(最后级)也同样，因此省略它们的说明和图示。关于该薄膜晶体管M10，栅极端子与第I节点NI连接，漏极端子与第2节点连接，源极端子与直流电源电位Vss用的输入端子连接。该薄膜晶体管MlO在第I节点NI的电位为高电平时，使第2节点N2的电位向Vss电位变化。在本变形中，利用薄膜晶体管MlO实现第2节点关闭用开关元件。根据本变形例，代替薄膜晶体管M3和M4而将薄膜晶体管MlO设于各双稳态电路，由此能在置位期间和选择期间中将第2节点N2的电位可靠地维持为低电平。
[0208]< 2.第2实施方式>
[0209]< 2.1栅极驱动器的详细动作>
[0210]图22是用于说明本发明的第2实施方式的栅极驱动器400的详细动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。[0211]在上述第I实施方式中，设置I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)，并且将写入期间的驱动频率设为一般的驱动频率(60Hz)的倍速即120Hz (约8.3msec)。与此相对，在本实施方式中，如图22所示，设置I垂直扫描期间的约2/3的长度的垂直回扫期间(约11.1msec),并且将写入期间的驱动频率设为一般的驱动频率的3倍速即180Hz (约5.6msec)。即，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约2倍。此外，本实施方式的写入期间和垂直回扫期间的动作与上述第I实施方式是同样的，因此省略说明。
[0212]<2.2效果>
[0213]在本实施方式中，各级的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约2倍。因此，各级的第2节点N2的电位的占空比实际上为1/3。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比实际上为1/3。因此，根据本实施方式，薄膜晶体管M5和M6的阈值变动与上述第I实施方式相比被进一步抑制。因此，进一步提高了薄膜晶体管M5和M6的可靠性，因此能进一步缩小该薄膜晶体管的尺寸。在这样缩小薄膜晶体管M5和M6的尺寸的情况下，能进一步减少功耗，并且进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0214]< 3.第3实施方式>
[0215]< 3.1栅极驱动器的详细动作>
[0216]图23是用于说明本发明的第3实施方式的栅极驱动器400的详细动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0217]在上述第I实施方式中，设置I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)，并且将写入期间的驱动频率设为一般的驱动频率(60Hz)的倍速即120Hz (约8.3msec)。另外，在上述第2实施方式中，设置I垂直扫描期间的约2/3的长度的垂直回扫期间(约11.1msec)，并且将写入期间的驱动频率设为一般的驱动频率的3倍速即180Hz(约5.6msec)。而在本实施方式中，设置I垂直扫描期间的约3/4的长度的垂直回扫期间(约12.5msec)，并且将写入期间的驱动频率设为一般的驱动频率的4倍速即240Hz (约4.2msec)。即，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约3倍。此外，本实施方式的写入期间和垂直回扫期间的动作与上述第I实施方式同样，因此省略说明。
[0218]<3.2效果>
[0219]在本实施方式中，与上述第I实施方式同样，各级的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约3倍。因此，各级的第2节点N2的电位的占空比实际上为1/4。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子电位的占空比实际上为1/4。因此，根据本实施方式，薄膜晶体管M5和M6的阈值变动与上述第2实施方式相比被进一步抑制。因此，提高了薄膜晶体管的可靠性，因此能进一步缩小该薄膜晶体管的尺寸。其结果是，能进一步减少功耗，并且进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0220]< 4.第4实施方式>
[0221]< 4.1栅极驱动器的详细动作>
[0222]图24是用于说明本发明的第4实施方式的栅极驱动器400的详细动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0223]在上述第I实施方式中，设置I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)，并且将写入期间的驱动频率设为一般的驱动频率(60Hz)的倍速即120Hz (约
8.3msec)。而在本实施方式中，如图24所示，设置I垂直扫描期间的约1/3的长度的垂直回扫期间(约5.6msec),并且将写入期间的驱动频率设为一般的驱动频率的1.5倍速即90Hz(约11.1msec)。即，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约1/2倍。此外，本实施方式的写入期间和垂直回扫期间的动作与上述第I实施方式是同样的，因此省略说明。
[0224]< 4.2 效果 >
[0225]在本实施方式中，各级的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约1/2倍。因此，各级的第2节点N2的电位的占空比实际上为2/3。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比实际上为2/3。由此，薄膜晶体管M5和M6的阈值变动与以往相比被抑制。另外，本实施方式的写入期间的驱动频率比上述第I实施方式的驱动频率低。其结果是，进一步减少功耗并且进一步使电路动作稳定。因此，根据本实施方式，能进一步减少功耗并进一步使电路动作稳定，并且与以往相比能提高薄膜晶体管的可靠性。
[0226]< 5.第5实施方式>
[0227]< 5.1栅极驱动器的电源接通后的动作>
[0228]图25是用于说明本发明的第5实施方式的栅极驱动器400的从电源接通后到最初的垂直扫描期间的开始时点(栅极启动脉冲信号GSP最初从低电平变化为高电平的时点)的动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成和电源接通紧后以外的动作、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0229]如图25所示，从电源接通紧后，开始对栅极驱动器400 (时钟输出电路73)提供控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2。在本实施方式中，在电源接通后紧后，栅极终止脉冲信号GEP的电位从低电平变化为高电平。此时，栅极启动脉冲信号GSP的电位为低电平。因此，图12所示的第I控制信号生成电路71的置位信号为低电平，复位信号R为高电平，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl为低电平。由此，图13所示的第2控制信号生成电路72的第I输入为低电平，第2输入为低电平，作为该第2控制信号生成电路72的输出的第2控制信号CT2为低电平。其结果是，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2为低电平。即，此时，成为停止对各双稳态电路提供控制前栅极时钟信号GCKf的状态。该状态维持到最初的垂直扫描期间的写入期间中栅极启动脉冲信号GSP从高电平变化为低电平为止。
[0230]另外，在电源接通紧后栅极终止脉冲信号GEP的电位从低电平变化为高电平时，在将该栅极终止脉冲信号GEP作为终止信号ED接受的各级中，薄膜晶体管MA和MB为导通状态。由此，第I级第I节点NI (I)~第m级第I节点NI (m)的电位被复位为低电平,并且第I级第2节点N2 (I)~第m级第2节点N2 (m)的电位被复位为低电平。
[0231]<5.2效果>
[0232]根据本实施方式，在从电源接通后到最初的垂直扫描期间的开始时点为止的期间中不稳定的第I节点NI的电位和第2节点N2的电位被复位为低电平。另外，在从电源接通后到最初的垂直扫描期间的开始时点为止的期间，成为停止对各双稳态电路提供控制前栅极时钟信号GCKf的状态。因此，第I节点NI的电位和第2节点N2的电位被可靠地维持为低电平。由此，能进一步使电路动作稳定。
[0233]此外，也可以在从电源接通后到最初的垂直扫描期间的开始时点为止的期间中，代替栅极终止脉冲信号GEP而利用在电源接通紧后从低电平变化为高电平的其它信号。
[0234]< 6.第6实施方式>
[0235]< 6.1移位寄存器的构成和动作>
[0236]图26是示出本发明的第6实施方式的移位寄存器410的最前级和最后级以外的构成的框图。图27是示出本实施方式的移位寄存器410的最前级侧的构成的框图。图28是示出本实施方式的移位寄存器410的最后级侧的构成的框图。此外，关于液晶显示装置的整体构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0237]如图26~图28所示，在本实施方式的各双稳态电路中，与上述第I实施方式的各双稳态电路不同，未设有用于接受电荷补充用时钟信号CKB的输入端子。对本实施方式的第奇数级，提供控制后第I栅极时钟信号GCKl作为动作控制用时钟信号CKA，提供控制后第2栅极时钟信号GCK2作为动作控制用时钟信号CKA。此外，本实施方式的各双稳态电路的其它端子(输入端子和输出端子)与上述第I实施方式的各双稳态电路中的同样。另外，本实施方式的栅极驱动器400的基本动作与上述第I实施方式的栅极驱动器400同样，因此省略说明。
[0238]< 6.2双稳态电路的构成>
[0239]图29是示出本实施方式的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。如图29所示，该双稳态电路对上述专利文献I记载的双稳态电路(图32)增加了薄膜晶体管M8、MA和MB。另外，在本实施方式的双稳态电路中，与上述第I实施方式的双稳态电路不同，未设有薄膜晶体管M4和M9。在该双稳态电路中，除了低电平的直流电源电位Vss用的输入端子以外，还设有5个输入端子41~44和46以及I个输出端子51。如上述那样，在该双稳态电路中未设有用于接受电荷补充用时钟信号CKB的输入端子47。
[0240]第I驱动部61与上述第I实施方式同样，包括3个薄膜晶体管Ml、M5和MA。第2驱动部62包括4个薄膜晶体管10^4^8^9和1?以及I个电容器C2。输出部63与上述第I实施方式同样，包括2个薄膜晶体管M2和M6以及I个电容器Cl。[0241]设在第I驱动部61内的薄膜晶体管Ml的源极端子、薄膜晶体管M5的漏极端子和薄膜晶体管MA的漏极端子与第I节点NI连接。设在第2驱动部62内的薄膜晶体管M3的漏极端子、薄膜晶体管M7的源极端子、薄膜晶体管M8的源极端子、薄膜晶体管MB的漏极端子以及电容器C2的一端与第2节点N2连接。设在输出部63内的薄膜晶体管M2的栅极端子和电容器Cl的一端与第I节点NI连接，薄膜晶体管M6的栅极端子与第2节点N2连接。此外，各薄膜晶体管和各电容器的连接和功能与上述第I实施方式是同样的，因此省略说明。
[0242]图30是示出本实施方式的第I级(最前级)的双稳态电路的构成的电路图。如图30所示，在该双稳态电路中，与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M8和输入端子44。此外，该双稳态电路的其它的构成与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路是同样的，因此省略其说明。
[0243]图31是示出本实施方式的第m级(最后级)的双稳态电路的构成的电路图。如图31所示，在该双稳态电路中，与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M7和输入端子42。此外，该双稳态电路的其它的构成与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路是同样的，因此省略其说明。
[0244]在本实施方式中，与上述第I实施方式同样，也利用薄膜晶体管Ml来实现第I节点开启用开关元件，利用薄膜晶体管M2实现输出控制用开关元件，利用薄膜晶体管M3实现第I个第2节点关闭用开关元件，利用薄膜晶体管M5实现第I节点关闭用开关元件，利用薄膜晶体管M6实现输出节点关闭用开关元件，利用薄膜晶体管M7实现第2节点开启用开关元件，利用薄膜晶体管M8实现启动用开关元件，利用薄膜晶体管MA实现第I终止用开关元件，利用薄膜晶体管MB实现第2终止用开关元件。另外，利用电容器Cl实现电容元件。
[0245]< 6.3双稳态电路的动作>
[0246]本实施方式的双稳态电路的基本动作与上述第I实施方式是同样的。因此，省略本实施方式和上述第I实施方式相互通用的动作的说明，参照上述图10仅说明相互的不同点。
[0247]在上述第I实施方式中，在通常动作期间(写入期间中、时点t0以前的期间和时点t3以后的期间)中，电荷补充用时钟信号CKB的电位按每I水平期间重复高电平和低电平，由此在每2个水平扫描期间的I水平期间中薄膜晶体管M9为导通状态。因此，通过薄膜晶体管M9对第2节点N2提供电荷。由此，在通常动作期间，第2节点N2的电位被可靠地维持为高电平。而在本实施方式中，未设有用于接受电荷补充用时钟信号CKB的输入端子47和薄膜晶体管M9，因此不会如上述第I实施方式那样，在通常动作期间中对第2节点N2提供电荷。因此，关于通常动作期间的第2节点N2的电位的稳定性，本实施方式与现有技术相比不变。
[0248]另外，在上述第I实施方式中，当为选择期间(为时点tl)时，状态信号Q的电位为高电平，由此薄膜晶体管M4为导通状态。因此，在选择期间中第2节点N2的电位可靠地为低电平。而在本实施方式中，未设有薄膜晶体管M4，因此在这种选择期间中不进行用于使第2节点N2的电位可靠地为低电平的动作。因此，关于选择期间的第2节点N2的电位，本实施方式与现有技术相比不变。
[0249]此外，关于本实施方式的栅极驱动器的详细动作，除了上述通常动作期间和选择期间的第2节点N2的电位容易不稳定这一点以外，与上述第I实施方式是同样的，因此省略说明。这样，在本实施方式中，与上述第I实施方式相比，通常动作期间和选择期间的第2节点N2的电位不稳定，因此第I节点NI的电位和状态信号Q (扫描信号)的电位容易产生噪声。即，在本实施方式中，电路动作容易不稳定。
[0250]< 6.4 效果 >
[0251]但是，根据本实施方式，薄膜晶体管M5和M6的阈值变动也会与以往相比被抑制，并且由源极端子接受时钟信号的薄膜晶体管的数量比以往少。其结果是，能减少功耗并且提高薄膜晶体管M5和M6的可靠性。而且，根据本实施方式，与上述第I实施方式同样，能通过提高薄膜晶体管M5和M6的可靠性来缩小这些薄膜晶体管M5和M6的尺寸。在这样缩小薄膜晶体管M5和M6的尺寸的情况下，能进一步减少功耗，并且缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0252]此外，也可以如上述第I实施方式的变形例那样，为在第I级40 (I)?第m-Ι级40(m-l)不设置薄膜晶体管MA的方式。在这种情况下，进一步减少薄膜晶体管的数量，因此能进一步减少功耗，并且能进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0253]< 7.其它 >
[0254]本发明的栅极驱动器400的构成不限于上述各实施方式。即，只要是栅极驱动器400在各双稳态电路内至少具备薄膜晶体管M5和M6，设有比2个水平扫描期间长的垂直回扫期间，并且在该垂直回扫期间中停止对各双稳态电路提供时钟信号，并且在该垂直回扫期间中，将与上述薄膜晶体管M5的漏极端子连接的第I节点的电位和与上述薄膜晶体管M5和M6的栅极端子连接的第2节点N2的电位维持为截止电平的构成即可。例如，也可以是在上述第2现有例中增加上述第I实施方式的薄膜晶体管M8、MA和MB的构成。此外，在上述第2现有例中，晶体管T4和T5相当于本发明的薄膜晶体管M5和M6。另外，利用输入部920实现第I驱动部61，利用下拉驱动部940实现第2驱动部62，利用输出部450实现输出部63。在这种方式中，如果使写入期间的长度和垂直回扫期间的长度与上述第I实施方式同样，则对第2节点N2所连接的晶体管T4和T5的栅极端子提供占空比实际上为1/4的电位。由此，这种方式中，能比上述第2现有例抑制晶体管T4和T5产生的阈值变动。其中，在这种方式中，第2节点N2的电位为写入期间的占空比1/2 (如果使写入期间的长度和垂直回扫期间的长度与上述第I实施方式同样则为1/4)，因此该第2节点N2的电位变动引起的噪声在第I节点N2的电位和状态信号Q的电位处产生。因此，电路动作的稳定性比上述第I实施方式低劣。
[0255]在上述各实施方式中，在垂直回扫期间中停止对各双稳态电路提供时钟信号，但是本发明不限于此。即使在垂直回扫期间中不停止对各双稳态电路提供时钟信号，也能与以往相比抑制晶体管M5和M6的阈值变动。
[0256]在上述第I?4的实施方式中，将垂直回扫期间的长度分别设为I垂直扫描期间的长度的约1/2、约2/3、约3/4和约1/3。这样，从提高薄膜晶体管的可靠性的观点出发，希望垂直回扫期间的长度充分长。
[0257]在上述各实施方式和各变形例中示出的驱动频率是例示，能够进行各种变更。[0258]在上述各实施方式中，利用时钟控制电路420进行对双稳态电路提供时钟信号的控制，但是本发明不限于此。例如，也可以不将上述时钟控制电路420设置在栅极驱动器400内，而是显示控制电路200直接生成相当于上述控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的时钟信号，提供给双稳态电路。
[0259]上述各实施方式的时钟控制电路420基于栅极启动脉冲信号GSP和栅极终止脉冲信号GEP对控制前栅极时钟信号GCKf的提供进行控制，但是本发明不限于此。在预先决定了垂直回扫期间的长度的情况下，也可以代替栅极启动脉冲信号GSP，将延迟了垂直回扫期间的长度的栅极终止脉冲信号GEP提供给上述第I控制信号生成电路71和第2控制信号生成电路72。另外，上述时钟控制电路420的构成没有特别限定。
[0260]在上述各实施方式中，在栅极驱动器400内设有I个时钟控制电路420，但是本发明不限于此。例如，也可以在各双稳态电路内设有相当于上述时钟控制电路420的电路。
[0261]在上述各实施方式中，说明了设于双稳态电路内的薄膜晶体管全部为η沟道型的情况，但是本发明不限于此。设于双稳态电路内的薄膜晶体管为P沟道型的情况也能应用本发明。
[0262]在上述各实施方式中，举例说明了液晶显示装置，但是本发明不限于此。也能将本发明应用于有机EL (Electro Luminescence:电致发光)显示装置等其它显示装置。另外，还能在不脱离本发明的主旨的范围中对上述各实施方式进行各种变形来实施。
[0263]如上所述，根据本发明，能提供减少功耗并且提高了开关元件的可靠性的扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置和扫描信号线的驱动方法。
[0264]工业h的可利用件
[0265]本发明能应用于扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置和利用该扫描信号线驱动电路的扫描信号线的驱动方法，特别适用于单片化的扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置和利用该扫描信号线驱动电路的扫描信号线的驱动方法。
[0266]附图标记说明
[0267]40 (I)~40 Cm)…双稳态电路
[0268]41~44、46、47…输入端子
[0269]51...输出端子(输出节点)
[0270]61...第I驱动部
[0271]62…第2驱动部
[0272]63…输出部
[0273]71...第I控制信号生成电路
[0274]72…第2控制信号生成电路
[0275]73…时钟输出电路
[0276]73a…第I与电路
[0277]73b…第2与电路
[0278]200…显示控制电路
[0279]300…源极驱动器(视频信号线驱动电路)
[0280]400…栅极驱动器(扫描信号线驱动电路)[0281]410…移位寄存器
[0282]420…时钟控制电路
[0283]600…显示部
[0284]Cl、C2…电容器(电容元件)
[0285]Ml~M10、MA、MB…薄膜晶体管(开关元件)
[0286]N1...第 1节点
[0287]N2…第2节点
[0288]GCKfl…控制前第1栅极时钟信号
[0289]GCKf2…控制后第2栅极时钟信号
[0290]GCK1...控制后第1栅极时钟信号
[0291]GCK2...控制后第2栅极时钟信号
[0292]GSP…栅极启动脉冲信号
[0293]GEP...栅极终止脉冲信号
[0294]CKA…动作控制用时钟信号
[0295]CKB…电荷补充用时钟信号
[0296]S…置位信号
[0297]R…复位信号
[0298]ST…启动信号
[0299]ED…终止信号
[0300]GOUT (1)~GOUT Cm)…扫描信号
[0301]Vss…低电平的直流电源电位。
【权利要求】
1.一种扫描信号线驱动电路，驱动多个扫描信号线，其特征在于， 具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号， 各双稳态电路具有: 第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化； 第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及输出部，其与上述第I节点和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号， 上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子， 上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子， 上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
2.根据权利要求1所述的扫描信号线驱动电路，其特征在于， 在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
3.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 上述规定期间越长，上述时钟信号的频率越高。
4.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 上述第I驱动部和第2驱动部在从电源接通后到最初的垂直扫描期间开始为止的期间还将上述第I节点的电位和上述第2节点的电位分别维持为截止电平， 在从电源接通后到最初的垂直扫描期间开始为止的期间，还停止对上述多个双稳态电路提供上述时钟信号。
5.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 还具备时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
6.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 最终级的双稳态电路中的第I驱动部还具有第I终止用开关元件，上述终止信号被提供给上述第I终止用开关元件的控制端子，上述第I节点与上述第I终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I终止用开关元件的另一方导通端子，各双稳态电路中的上述第2驱动部还具有第2终止用开关元件，上述终止信号被提供给上述第2终止用开关元件的控制端子，上述第2节点与上述第2终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2终止用开关元件的另一方导通端子。
7.根据权利要求6所述的扫描信号线驱动电路，其特征在于， 最终级以外的各级的双稳态电路中的第I驱动部还具有上述第I终止用开关元件。
8.根据权利要求6所述的扫描信号线驱动电路，其特征在于， 最前级以外的各级的双稳态电路中的第2驱动部还具有启动用开关元件，上述启动用开关元件基于在各垂直扫描期间的开始的定时成为导通电平的启动信号，使上述第2节点的电位向导通电平变化。
9.根据权利要求8所述的扫描信号线驱动电路，其特征在于， 上述第I驱动部还具有第I节点开启用开关元件，上述第I节点开启用开关元件基于置位信号使上述第I节点的电位向导通电平变化， 最前级的双稳态电路中的上述置位信号是上述启动信号， 最前级以外的双稳态电路中的上述置位信号是该双稳态电路的前级的双稳态电路的输出信号。
10.根据权利要求9所述的扫描信号线驱动电路，其特征在于， 上述输出部还具有: 输出控制用开关元件，上述第I节点与上述输出控制用开关元件的控制端子连接，上述时钟信号被提供给上述输出控制用开关元件的一方导通端子，上述输出节点与上述输出控制用开关元件的另一方导通端子连接；以及 电容元件，上述输出控制用开关元件的上述控制端子与上述电容元件的一端连接，上述输出节点与上述电容元件的另一端连接。
11.根据权利要求10所述的扫描信号线驱动电路，其特征在于， 上述第2驱动部还具有第2节点关闭用开关元件，上述第2节点与上述第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2节点关闭用开关元件的另一方导通端子。
12.根据权利要求11所述的扫描信号线驱动电路，其特征在于， 在上述第2驱动部中，作为上述第2节点关闭用开关元件设有: 第I个第2节点关闭用开关元件，上述置位信号被提供给上述第I个第2节点关闭用开关元件的控制端子，上述第2节点与上述第I个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I个第2节点关闭用开关元件的另一方导通端子；以及 第2个第2节点关闭用开关元件，上述输出节点与上述第2个第2节点关闭用开关元件的控制端子连接，上述第2节点与上述第2个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2个第2节点关闭用开关元件的另一方导通端子。
13.根据权利要求11所述的扫描信号线驱动电路，其特征在于， 上述第2节点关闭用开关元件的控制端子与上述第I节点连接。
14.根据权利要求11所述的扫描信号线驱动电路，其特征在于， 最前级以外的各级的双稳态电路中的第2驱动部还具有第2节点开启用开关元件，上述第2节点开启用开关元件基于该双稳态电路的后级的双稳态电路的输出信号使上述第2节点的电位向导通电平变化。
15.根据权利要求11所述的扫描信号线驱动电路，其特征在于，上述时钟信号包括相位相互偏离I水平扫描期间的第I时钟信号和第2时钟信号， 对上述输出控制用开关元件的一方导通端子提供上述第I时钟信号， 上述第2驱动部还具有电荷补充用开关元件，上述电荷补充用开关元件基于上述第2时钟信号使上述第2节点的电位向导通电平变化。
16.一种显示装置，其特征在于， 具备: 显示部，其配置有多个扫描信号线； 扫描信号线驱动电路，其驱动上述多个扫描信号线；以及 显示控制电路，其对上述扫描信号线驱动电路提供周期性地重复导通电平和截止电平的时钟信号， 上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述时钟信号来依次激活上述多个双稳态电路的输出信号， 各双稳态电路具有: 第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化； 第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及输出部，其与上述第I节点 和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号， 上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子， 上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子， 上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
17.根据权利要求16所述的显示装置，其特征在于， 在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
18.根据权利要求17所述的显示装置，其特征在于， 上述扫描信号线驱动电路还包括时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
19.根据权利要求17所述的显示装置，其特征在于， 上述显示控制电路在上述规定期间中停止对上述多个双稳态电路提供上述时钟信号。
20.根据权利要求17所述的显示装置，其特征在于， 在上述显示控制电路中，上述规定期间越长，上述时钟信号的频率越高。
21.根据权利要求16至20中的任一项所述的显示装置，其特征在于， 上述显示部和上述扫描信号线驱动电路一体地形成。
22.—种驱动方法， 由扫描信号线驱动电路驱动多个扫描信号线，上述扫描信号线驱动电路具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号， 上述驱动方法的特征在于，具备: 在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第I节点的电位变化的步骤； 在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第2节点的电位变化的步骤； 在上述第I节点的电位和上述第2节点的电位分别为导通电平和截止电平并且在使上述第I节点的电位变化的步骤中各双稳态电路接受的信号的电位为截止电平时，输出激活的上述输出信号的步骤， 各双稳态电路具有: 第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子；以及 输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子， 在使上述第I节点的电位变化的步骤中，在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的`电位维持为截止电平， 在使上述第2节点的电位变化的步骤中，在上述规定期间中将上述第2节点的电位维持为截止电平。
23.根据权利要求22所述的驱动方法，其特征在于， 还具备如下步骤:在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
24.根据权利要求23所述的驱动方法，其特征在于， 上述规定期间越长，上述时钟信号的频率越高。
25.根据权利要求23所述的驱动方法，其特征在于， 在使上述第I节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第I节点的电位维持为截止电平， 在使上述第2节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第2节点的电位维持为截止电平， 在停止提供上述时钟信号的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，停止提供上述时钟信号。
【文档编号】G09G3/20GK103503057SQ201280019583
【公开日】2014年1月8日 申请日期:2012年5月16日 优先权日:2011年5月23日
【发明者】岩濑泰章 申请人:夏普株式会社
【专利摘要】本发明的目的在于减少功耗并且提高开关元件的可靠性。在垂直回扫期间时，终止信号（ED）从低电平变化为高电平。设于扫描信号线驱动电路的移位寄存器中的相互级联连接的m级的双稳态电路的第1～m-1级第1节点（N1）的电位被可靠地维持为低电平，并且第1～m-1级第2节点（N2）的电位从高电平变化为低电平。在第m级的双稳态电路中，第m级第1节点（N1）的电位从高电平变化为低电平，并且第m级第2节点（N2）的电位维持为低电平。另外，停止对双稳态电路提供时钟信号（CKA，CKB）。到下一个垂直扫描期间的写入期间为止，各级中的第1节点（N1）的电位和第2节点（N2）的电位被维持为低电平。
【专利说明】扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
【技术领域】
[0001]本发明涉及扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法，特别涉及适于单片化的扫描信号线驱动电路、具备它的显示装置和由该扫描信号线驱动电路实现的扫描信号线的驱动方法。
【背景技术】
[0002]以往，用于驱动液晶显示装置的栅极线(扫描信号线)的栅极驱动器(扫描信号线驱动电路)多作为IC (Integrated Circuit:集成电路)芯片搭载于构成液晶面板的基板的周边部。但是近年来，在基板上直接形成栅极驱动器的情况渐渐变多。这种栅极驱动器被称为“单片栅极驱动器”等。
[0003]在具备单片栅极驱动器的液晶显示装置中，以往采用利用非晶硅(a-Si)的薄膜晶体管(以下称为“a-SiTFT”)作为驱动元件。但是近年来，开始采用利用微晶硅(μ c-Si)的薄膜晶体管(以下称为“ μ C-SiTFTO或者氧化物半导体(例如IGZ0)的薄膜晶体管作为驱动元件。以下，将利用IGZO的薄膜晶体管称为“IGZ0TFT”。这些μ C-SiTFT和IGZ0TFT比a-SiTFT迁移率高。因此，通过将μ c-SiTFT或者IGZ0TFT用作驱动元件，能实现液晶显示装置的边框面积的缩小和高精细化。
[0004]然而，在有源矩阵型的液晶显示装置的显示部包括多个源极线(视频信号线)、多个栅极线以及与这些多个源极线和多个栅极线的交叉点分别对应设置的多个像素形成部。这些像素形成部配置为矩阵状从而构成像素阵列。各像素形成部包括:薄膜晶体管(开关元件)，通过对应的交叉点的栅极线与其栅极端子连接，并且通过该交叉点的源极线与其源极端子连接；和用于保持像素电压值的像素电容等。在有源矩阵型的液晶显示装置中还设有上述栅极驱动器和用于驱动源极线的源极驱动器(视频信号线驱动电路)。
[0005]表示像素电压值的视频信号由源极线传递，而各源极线无法一时(同时)传递表示多个行的量的像素电压值的视频信号。因此，对配置为矩阵状的上述像素形成部内的像素电容的视频信号的写入(充电)按每I行依次进行。因此，栅极驱动器包括含有多个级的移位寄存器，使得多个栅极线按每规定期间被依次选择。移位寄存器的各级是将在各时点成为2个状态(第I状态和第2状态)中的任一个状态并表示该状态的信号(以下称为“状态信号”。)作为扫描信号输出的双稳态电路。并且，从移位寄存器内的多个双稳态电路依次输出激活的扫描信号，由此如上述那样，按每I行依次进行对像素电容的视频信号的写入。
[0006]现有的栅极驱动器中的双稳态电路例如如图32所示那样构成。例如专利文献I公开了这种双稳态电路。此外，图32中的晶体管M3和Μ7也可以如专利文献I公开的那样为多栅极化的构成。以下，将图32所示的双稳态电路称为“第I现有例”。在该第I现有例中，当从前级发送的扫描信号GOUT (1-1)(置位信号S)为高电平时，晶体管M3为导通状态，因此第2节点N2的电位为低电平。由此，晶体管M5和M6为截止状态。因此，扫描信号GOUT (1-Ι)为高电平，由此第I节点NI的电位为高电平，电容器Cl被充电。在该状态时，时钟信号CK的电位出现在栅极线。由以上过程，在各双稳态电路中从前级发送的扫描信号GOUT (1-Ι)变为高电平后，使提供给该各双稳态电路的时钟信号CK的电位为高电平，由此从移位寄存器内的多个双稳态电路依次输出激活的扫描信号。由此，多个栅极线被分别依次驱动。在各双稳态电路中，在进行用于输出激活的扫描信号的动作的期间以外的期间(后述的“通常动作期间”)，第2节点N2的电位维持为高电平，以使第I节点NI的电位维持为低电平。
[0007]如上述那样，在上述通常动作期间，为了第I节点NI的电位维持为低电平，第2节点N2的电位需要维持为高电平。因此，在该通常动作期间中，总是对上述晶体管M5和M6的栅极端子提供高电平的电位(第2节点N2的电位)。进行用于输出激活的扫描信号的动作的期间仅处于各垂直扫描期间中，因此对晶体管M5和M6的栅极端子实际上提供直流的电位。其结果是，这些晶体管M5和M6中发生的阈值变动变大，因此会导致晶体管的可靠性降低。
[0008]与本申请发明有关地，如图33所示，在专利文献2中公开了包括多个具备输入部920、上拉驱动部930、下拉驱动部940和输出部950的双稳态电路的栅极驱动器。以下将图33所示的双稳态电路称为“第2现有例”。该第2现有例中的输入部920包括晶体管Tl，上拉驱动部930是晶体管T9和T10，下拉驱动部940包括晶体管T3、T4、T7、T8和T11，输出部950包括晶体管Tl、T5、T6和电容器Cl。晶体管T4和T5的栅极端子与第2节点连接。这些晶体管T4和T5分别相当于上述晶体管M5和M6。对该双稳态电路提供2相的时钟信号CKl和CK2 (占空比1/4)。时钟信号CKl被提供给晶体管Tl的漏极端子、晶体管T9的栅极端子和漏极端子以及晶体管Tll的栅极端子。该时钟信号CKl还通过晶体管T9被提供给晶体管T4的栅极端子和晶体管T5的栅极端子。时钟信号CK2被提供给晶体管T8的栅极端子以及晶体管TlO的栅极端子和漏极端子。该时钟信号CK2还通过晶体管TlO被提供给晶体管T6的栅极端子。
[0009]在该第2现有例中，与上述第I现有例同样，在进行用于输出激活的扫描信号的动作的期间中，第2节点N2的电位为低电平。另一方面，在上述通常动作期间，第2节点N2的电位当时钟信号CKl为高电平时为高电平，当时钟信号CK2为高电平时为低电平。因此，对该第2节点N2所连接的晶体管T4和T5的栅极端子提供占空比实际上为1/2的电位。其结果是，能抑制在这些晶体管T4和T5中发生的阈值变动，因此能提高晶体管的可靠性。
[0010]专利文献1:日本的特开2006-107692号公报
[0011]专利文献2:日本的特开2006-351171号公报
【发明内容】
[0012]发明要解决的问题
[0013]但是，根据上述第2现有例，被给予时钟信号的晶体管的数量变多，因此功耗会增大。
[0014]因此，本发明的目的在于提供减少功耗并且提高开关元件的可靠性的扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置以及扫描信号线的驱动方法。
[0015]用于解决问题的方案
[0016]本发明的第I方面是一种扫描信号线驱动电路，驱动多个扫描信号线，其特征在于，
[0017]具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号，
[0018]各双稳态电路具有:
[0019]第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化；
[0020]第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及
[0021]输出部，其与上述第I节点和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号，
[0022]上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子，
[0023]上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子，
[0024]上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
[0025]本发明的第2方面的特征在于，在本发明的第I方面中，在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
[0026]本发明的第3方面的特征在于，在本发明的第2方面中，上述规定期间越长，上述时钟信号的频率越高。
[0027]本发明的第4方面的特征在于，在本发明的第2方面中，上述第I驱动部和第2驱动部在从电源接通后到最初的垂直扫描期间开始为止的期间还将上述第I节点的电位和上述第2节点的电位分别维持为截止电平，
[0028]在从电源接通后到最初的垂直扫描期间开始为止的期间，还停止对上述多个双稳态电路提供上述时钟信号。
[0029]本发明的第5方面的特征在于，在本发明的第2方面中，还具备时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
[0030]本发明的第6方面的特征在于，在本发明的第2方面中，最终级的双稳态电路中的第I驱动部还具有第I终止用开关元件，上述终止信号被提供给上述第I终止用开关元件的控制端子，上述第I节点与上述第I终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I终止用开关元件的另一方导通端子，
[0031]各双稳态电路中的上述第2驱动部还具有第2终止用开关元件，上述终止信号被提供给上述第2终止用开关元件的控制端子，上述第2节点与上述第2终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2终止用开关元件的另一方导通端子。
[0032]本发明的第7方面的特征在于，在本发明的第6方面中，最终级以外的各级的双稳态电路中的第I驱动部还具有上述第I终止用开关元件。
[0033]本发明的第8方面的特征在于，在本发明的第6方面中，最前级以外的各级的双稳态电路中的第2驱动部还具有启动用开关元件，上述启动用开关元件基于在各垂直扫描期间的开始的定时成为导通电平的启动信号，使上述第2节点的电位向导通电平变化。
[0034]本发明的第9方面的特征在于，在本发明的第8方面中，上述第I驱动部还具有第I节点开启用开关元件，上述第I节点开启用开关元件基于置位信号使上述第I节点的电位向导通电平变化，
[0035]最前级的双稳态电路中的上述置位信号是上述启动信号，
[0036]最前级以外的双稳态电路中的上述置位信号是该双稳态电路的前级的双稳态电路的输出信号。
[0037]本发明的第10方面的特征在于，在本发明的第9方面中，上述输出部还具有:
[0038]输出控制用开关元件，上述第I节点与上述输出控制用开关元件的控制端子连接，上述时钟信号被提供给上述输出控制用开关元件的一方导通端子，上述输出节点与上述输出控制用开关元件的另一方导通端子连接；以及
[0039]电容元件，上述输出控制用开关元件的上述控制端子与上述电容元件的一端连接，上述输出节点与上述电容元件的另一端连接。
[0040]本发明的第11方面的特征在于，在本发明的第10方面中，上述第2驱动部还具有第2节点关闭用开关元件，上述第2节点与上述第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2节点关闭用开关元件的另一方导通端子。
[0041]本发明的第12方面的特征在于，在本发明的第11方面中，在上述第2驱动部中，作为上述第2节点关闭用开关元件设有:
[0042]第I个第2节点关闭用开关元件，上述置位信号被提供给上述第I个第2节点关闭用开关元件的控制端子，上述第2节点与上述第I个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I个第2节点关闭用开关元件的另一方导通端子；以及
[0043]第2个第2节点关闭用开关元件，上述输出节点与上述第2个第2节点关闭用开关元件的控制端子连接，上述第2节点与上述第2个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2个第2节点关闭用开关元件的另一方导通端子。
[0044]本发明的第13方面的特征在于，在本发明的第11方面中，上述第2节点关闭用开关元件的控制端子与上述第I节点连接。
[0045]本发明的第14方面的特征在于，在本发明的第11方面中，最前级以外的各级的双稳态电路中的第2驱动部还具有第2节点开启用开关元件，上述第2节点开启用开关元件基于该双稳态电路的后级的双稳态电路的输出信号使上述第2节点的电位向导通电平变化。
[0046]本发明的第15方面的特征在于，在本发明的第11方面中，上述时钟信号包括相位相互偏离I水平扫描期间的第I时钟信号和第2时钟信号，[0047]对上述输出控制用开关元件的一方导通端子提供上述第I时钟信号，
[0048]上述第2驱动部还具有电荷补充用开关元件，上述电荷补充用开关元件基于上述第2时钟信号使上述第2节点的电位向导通电平变化。
[0049]本发明的第16方面是一种显示装置，其特征在于，
[0050]具备:
[0051]显示部，其配置有多个扫描信号线；
[0052]扫描信号线驱动电路，其驱动上述多个扫描信号线；以及
[0053]显示控制电路，其对上述扫描信号线驱动电路提供周期性地重复导通电平和截止电平的时钟信号，
[0054]上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述时钟信号来依次激活上述多个双稳态电路的输出信号，
[0055]各双稳态电路具有:
[0056]第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化；
[0057]第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及
[0058]输出部，其与上述第I节点和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号，
[0059]上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子，
[0060]上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子，
[0061]上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
[0062]本发明的第17方面的特征在于，在本发明的第16方面中，在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
[0063]本发明的第18方面的特征在于，在本发明的第17方面中，上述扫描信号线驱动电路还包括时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
[0064]本发明的第19方面的特征在于，在本发明的第17方面中，上述显示控制电路在上述规定期间中使得停止对上述多个双稳态电路提供上述时钟信号。
[0065]本发明的第20方面的特征在于，在本发明的第17方面中，在上述显示控制电路中，上述规定期间越长，上述时钟信号的频率越高。
[0066]本发明的第21方面的特征在于，在本发明的第16方面至第20方面的任一方案中，上述显示部和上述扫描信号线驱动电路一体地形成。
[0067]本发明的第22方面是一种驱动方法，由扫描信号线驱动电路驱动多个扫描信号线，上述扫描信号线驱动电路具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号，
[0068]上述驱动方法的特征在于，具备:
[0069]在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第I节点的电位变化的步骤；
[0070]在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第2节点的电位变化的步骤；
[0071]在上述第I节点的电位和上述第2节点的电位分别为导通电平和截止电平并且在使上述第I节点的电位变化的步骤中各双稳态电路接受的信号的电位为截止电平时，输出激活的上述输出信号的步骤，
[0072]各双稳态电路具有:
[0073]第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子；以及
[0074]输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子，
[0075]在使上述第I节点的电位变化的步骤中，在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位维持为截止电平，
[0076]在使上述第2节点的电位变化的步骤中，在上述规定期间中将上述第2节点的电位维持为截止电平。
[0077]本发明的第23方面的特征在于，在本发明的第22方面中，还具备如下步骤:在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
[0078]本发明的第24方面的特征在于，在本发明的第23方面中，上述规定期间越长，上述时钟信号的频率越高。
[0079]本发明的第25方面的特征在于，在本发明的第23方面中，在使上述第I节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第I节点的电位维持为截止电平，
[0080]在使上述第2节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第2节点的电位维持为截止电平，
[0081]在停止提供上述时钟信号的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，停止提供上述时钟信号。
_2]发明效果
[0083]根据本发明的第I方面，在各垂直扫描期间中的2个水平扫描期间以上的规定期间中，各双稳态电路中的第2节点的电位为截止电平。因此，提供给第I节点关闭用开关元件的控制端子和输出节点关闭用开关元件的控制端子的电位的占空比实际上比以往减少。由此，第I节点关闭用开关元件和输出节点关闭用开关元件的阈值变动被抑制。这些第I节点关闭用开关元件和输出节点关闭用开关元件的可靠性提高，由此能缩小第I节点关闭用开关元件和输出节点关闭用开关元件的尺寸。这样，能通过缩小第I节点关闭用开关元件和输出节点关闭用开关元件的尺寸来减少功耗。根据以上方案，能减少功耗并且提高第I节点关闭用开关元件和输出节点关闭用开关元件的可靠性。另外，能通过缩小第I节点关闭用开关元件和输出节点关闭用开关元件的尺寸来缩小扫描信号线驱动电路的尺寸。
[0084]根据本发明的第2方面，还在该上述规定期间中，停止对双稳态电路提供时钟信号。因此，在上述规定期间中，第I节点的电位和第2节点的电位被可靠地维持为低电平。由此，各双稳态电路中的第2节点的电位被可靠地维持为截止电平。因此，各双稳态电路中的第2节点的电位的占空比可靠地比以往减少。其结果是，可靠地抑制第I节点关闭用开关元件和输出节点关闭用开关元件的阈值变动，由此能可靠地提高它们的可靠性。
[0085]根据本发明的第3方面，上述规定期间越长，时钟信号的频率越高。因此，I垂直扫描期间的长度固定。由此，不使实际的驱动频率降低，就能提高第I节点关闭用开关元件和输出节点关闭用开关元件的可靠性。
[0086]根据本发明的第4方面，在电源接通后，第I节点的电位和第2节点的电位复位为截止电平。另外，在从电源接通后到最初的垂直扫描期间的开始时点为止的期间，停止对双稳态电路提供时钟信号。因此，第I节点的电位和第2节点的电位被可靠地维持为截止电平。由此，能进一步使电路动作稳定。
[0087]根据本发明的第5方面，时钟控制电路基于终止信号来控制对双稳态电路提供时钟信号。因此，可靠地进行时钟信号的提供的控制。由此，能使电路动作稳定。
[0088]根据本发明的第6方面，基于终止信号，在垂直回扫期间的开始时，各双稳态电路中的第2节点的电位可靠地成为截止电平，并且至少最终级的双稳态电路中的第I节点的电位可靠地成为截止电平。由此，能与以往相比可靠地减少提供给第I节点关闭用开关元件的控制端子和输出节点关闭用开关元件的控制端子的电位的占空比，并且进一步使电路动作稳定。
[0089]根据本发明的第7方面，基于终止信号，在垂直回扫期间的开始时，各双稳态电路中的第I节点的电位可靠地成为截止电平。由此，能与以往相比可靠地减少提供给第I节点关闭用开关元件的控制端子和输出节点关闭用开关元件的控制端子，并且进一步使电路动作稳定。
[0090]根据本发明的第8方面，在垂直扫描期间的开始时，根据启动信号，最前级以外的双稳态电路的第2节点的电位被可靠地设为导通电平。由此，能进一步使电路动作稳定。
[0091]根据本发明的第9方面，基于置位信号，第I节点的电位被可靠地设为导通电平。由此，能进一步使电路动作稳定。
[0092]根据本发明的第10方面，基于第I节点的电位和第2节点的电位，可靠地输出基于时钟信号的输出信号。由此，能进一步使电路动作稳定。
[0093]根据本发明的第11方面，能使第2节点的电位可靠地维持为导通电平或者截止电平。由此，能进一步使电路动作稳定。
[0094]根据本发明的第12方面或者第13方面，能使第2节点的电位更可靠地维持为截止电平。由此，能进一步使电路动作稳定。
[0095]根据本发明的第14方面，基于复位信号，第2节点的电位被可靠地设为导通电平。由此，能进一步使电路动作稳定。[0096]根据本发明的第15方面，在进行用于输出激活的输出信号的动作的期间以外的期间中的第2时钟信号为导通电平的期间，第2节点的电位上升。因此，在进行用于输出激活的输出信号的动作的期间以外的期间中，能将第2节点的电位可靠地维持为高电平。由此，能进一步使电路动作稳定。
[0097]根据本发明的第16方面、第17方面和第20方面，在显示装置中，能分别实现与本发明的第I方面、第2方面和第3方面同样的效果。
[0098]根据本发明的第18方面，在扫描信号线驱动电路侧，能可靠地停止提供时钟信号。
[0099]根据本发明的第19方面，在显示控制电路侧，能可靠地停止提供时钟信号。
[0100]根据本发明的第21方面，能使显示装置的边框面积缩小。
[0101]根据本发明的第22方面?第25方面，在扫描信号线的驱动方法中，能分别实现与本发明的第I方面?第4方面同样的效果。
【专利附图】
【附图说明】
[0102]图1是示出本发明的第I实施方式的液晶显示装置的整体构成的框图。
[0103]图2是用于说明上述第I实施方式中的栅极驱动器的构成的框图。
[0104]图3是示出上述第I实施方式中的移位寄存器的构成的框图。
[0105]图4是示出上述第I实施方式中的移位寄存器的最前级侧的构成框图。
[0106]图5是示出上述第I实施方式中的移位寄存器的最后级侧的构成的框图。
[0107]图6是用于说明上述第I实施方式中的栅极驱动器的动作的信号波形图。
[0108]图7是示出上述第I实施方式中的最前级和最后级以外的双稳态电路的构成的电路图。
[0109]图8是示出上述第I实施方式中的最前级的双稳态电路的构成的电路图。
[0110]图9是示出上述第I实施方式中的最后级的双稳态电路的构成的电路图。
[0111]图10是用于说明上述第I实施方式中的双稳态电路的动作的信号波形图。
[0112]图11是示出上述第I实施方式中的时钟控制电路的构成的框图。
[0113]图12是示出上述第I实施方式中的第I控制信号生成电路的构成的电路图。
[0114]图13是示出上述第I实施方式中的第2控制信号生成电路的构成的电路图。
[0115]图14是示出上述第I实施方式中的时钟输出电路的构成的电路图。
[0116]图15是用于说明上述第I实施方式中的时钟控制电路的动作的信号波形图。
[0117]图16是用于说明上述第I实施方式中的栅极驱动器的详细动作的信号波形图。
[0118]图17是示出上述第I实施方式的第I变形例中的最前级和最后级以外的双稳态电路的构成的电路图。
[0119]图18是示出上述第I实施方式的第I变形例中的最前级的双稳态电路的构成的电路图。
[0120]图19是用于说明上述第I实施方式的第2变形例中的栅极驱动器的详细动作的信号波形图。
[0121]图20是用于说明上述第I实施方式的第3变形例中的栅极驱动器的详细动作的信号波形图。[0122]图21是示出上述第I实施方式的第4变形例中的最前级和最后级以外的双稳态电路的构成的电路图。
[0123]图22是用于说明本发明的第2实施方式中的栅极驱动器的详细动作的信号波形图。
[0124]图23是用于说明本发明的第3实施方式在的栅极驱动器的详细动作的信号波形图。
[0125]图24是用于说明本发明的第4实施方式中的栅极驱动器的详细动作的信号波形图。
[0126]图25是用于说明本发明的第5实施方式中的栅极驱动器中从电源接通后到最初的垂直扫描期间的开始时点为止的动作的信号波形图。
[0127]图26是示出本发明的第6实施方式中的移位寄存器的构成的框图。
[0128]图27是示出上述第6实施方式中的移位寄存器的最前级侧的构成的框图。
[0129]图28是示出上述第6实施方式中的移位寄存器的最后级侧的构成的框图。
[0130]图29是示出上述第6实施方式中的最前级和最后级以外的双稳态电路的构成的电路图。
[0131]图30是示出上述第6实施方式中的最前级的双稳态电路的构成的电路图。
[0132]图31是示出上述第6实施方式中的最后级的双稳态电路的构成的电路图。
[0133]图32是示出第I现有例的双稳态电路的构成的电路图。
[0134]图33是示出第2现有例的双稳态电路的构成的电路图。
【具体实施方式】
[0135]以下，参照【专利附图】
【附图说明】本发明的实施方式。此外，在以下的说明中，薄膜晶体管的栅极端子相当于控制端子，漏极端子相当于一方导通端子，源极端子相当于另一方导通端子。另外，按设于双稳态电路内的薄膜晶体管全部为η沟道型的方案进行说明。
[0136]< 1.第I实施方式>
[0137]< 1.1整体构成和动作>
[0138]图1是示出本发明的第I实施方式的有源矩阵型的液晶显示装置的整体构成的框图。如图1所示，该液晶显示装置具备:电源100、DC/DC转换器110、显示控制电路200、源极驱动器(视频信号线驱动电路)300、栅极驱动器(扫描信号线驱动电路)400、共用电极驱动电路500以及显示部600。此外，栅极驱动器400采用非晶硅、多晶硅、微晶硅或者氧化物半导体(例如IGZ0)等，形成在包括显示部600的显示面板上。即，在本实施方式中，栅极驱动器400和显示部600形成在相同基板(作为构成液晶面板的2个基板中的一方基板的阵列基板)上。由此，能使液晶显示装置的边框面积缩小。
[0139]在显示部600中形成有像素电路，该像素电路包括:η个源极线(视频信号线)SLl?SLn、m个栅极线(扫描信号线)GLl?GLm以及与这些源极线SLl?SLn和栅极线的交叉点分别对应设置的mXn个像素形成部。上述多个像素形成部被配置为矩阵状从而构成像素阵列。各像素形成部包括:作为开关元件的薄膜晶体管80，其栅极端子与通过对应的交叉点的栅极线连接，并且其源极端子与通过该交叉点的源极线连接；像素电极，其与该薄膜晶体管80的漏极端子连接；作为相对电极的共用电极Ec，其设为由上述多个像素形成部共用；以及液晶层，其设为由上述多个像素形成部共用，被夹持在像素电极和共用电极Ec之间。并且，利用由像素电极和共用电极Ec形成的液晶电容形成像素电容Cp。此外，通常，为了使像素电容Cp可靠地保持电压，与液晶电容并联地设有辅助电容，但是辅助电容与本发明没有直接关系，因此省略其说明和图示。
[0140]电源100对DC/DC转换器110、显示控制电路200以及共用电极驱动电路500提供规定的电源电压。DC/DC转换器110从电源电压生成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压，将其提供给源极驱动器300和栅极驱动器400。共用电极驱动电路500对共用电极Ec提供规定的电位Vcom。
[0141]显示控制电路200接受从外部发送的图像信号DAT和水平同步信号、垂直同步信号等的定时信号组TG，输出数字视频信号DV、用于控制显示部600的图像显示的源极启动脉冲信号SSP、源极时钟信号SCK、锁存选通信号LS、栅极启动脉冲信号GSP、栅极终止脉冲信号GEP和栅极时钟信号GCKf (以下称为“控制前栅极时钟信号”)。此外，在本实施方式中，控制前栅极时钟信号GCK包括2相的时钟信号GCKfl (以下称为“控制前第I栅极时钟信号”)和时钟信号GCKf2 (以下称为“控制前第2栅极时钟信号”)。另外，控制前栅极时钟信号GCKf的高电平侧的电位为Vdd，低电平侧的电位为Vss。
[0142]源极驱动器300接受从显示控制电路200输出的数字视频信号DV、源极启动脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对源极线SLl?SLn分别施加视频信号SS(I)?SS (η)。
[0143]栅极驱动器400基于从显示控制电路200输出的栅极启动脉冲信号GSP、栅极终止脉冲信号GEP和控制前栅极时钟信号GCKf，以I垂直扫描期间为周期重复对栅极总线GLl?GLm分别施加激活的扫描信号GOUT (I)?GOUT U)。此外，后面说明该栅极驱动器400的详细说明。
[0144]如以上那样，对源极线SLl?SLn分别施加视频信号SS (I)?SS (n)，对栅极线GLl?GLm分别施加扫描信号GOUT (I)?GOUT Cm),由此在显示部600显示基于从外部发送的图像信号DAT的图像。
[0145]< 1.2栅极驱动器的构成和动作>
[0146]图2是用于说明本实施方式的栅极驱动器400的构成的框图。如图2所示，栅极驱动器400包括移位寄存器410和时钟控制电路420，移位寄存器410包括m个(级)双稳态电路40 (I)?40 (m)。时钟控制电路420接受上述栅极启动脉冲信号GSP、栅极终止脉冲信号GEP和控制前栅极时钟信号GCKf，将作为使该控制前栅极时钟信号GCKf在部分期间停止的信号的栅极时钟信号GCK (以下称为“控制后栅极时钟信号”)提供给移位寄存器410。此外，后面详细说明该时钟控制电路420。
[0147]在显示部600中如上述那样形成有m行Xn列的像素矩阵，与这些像素矩阵的各行I对I对应地在各级设有上述双稳态电路。该双稳态电路在各时点为2个状态(第I状态和第2状态)中的任一个状态，输出表示该状态的信号(以下称为“状态信号”。)。在本实施方式中，如果双稳态电路为第I状态，则从该双稳态电路输出高电平(导通电平)的状态信号，如果双稳态电路为第2状态，则从该双稳态电路输出低电平(截止电平)的状态信号。另夕卜，以下将从双稳态电路输出高电平的状态信号，对与该双稳态电路对应的栅极线施加高电平的扫描信号的期间称为“选择期间”。[0148]图3是不出本实施方式的移位寄存器410的最如级和最后级以外的构成的框图。图4是示出本实施方式的移位寄存器410的最前级侧的构成的框图。图5是示出本实施方式的移位寄存器410的最后级侧的构成的框图。此外，在以下的说明中，第X级(X= I?m)的双稳态电路简称“第X级”。如上述那样，该移位寄存器410包括m个双稳态电路40(I)?40 (m)。图3示出第1-2级40 (i_2)?第i + I级40 (i + I),图4示出第I级40 (I)和第2级40 (2),图5示出第m-Ι级40 (m_l)和第m级40 (m)。
[0149]如图3?图5所不,在各双稳态电路中设有:用于接受时钟信号CKA的输入端子；用于接受时钟信号CKB的输入端子；用于接受低电平的直流电源电位Vss (该电位的大小也称为“Vss电位”。)的输入端子；用于接受置位信号S的输入端子；用于接受终止信号ED的输入端子；以及用于输出状态信号Q的输出端子。此外，以下关注信号的功能，将时钟信号CKA称为“动作控制用时钟信号”，将时钟信号CKB称为“电荷补充用时钟信号”。另外，在除了第m级(最后级)以外的各级中还设有用于接受复位信号R的输入端子。在除了第I级(最前级)以外的各级中还设有用于接受启动信号ST的输入端子。
[0150]对移位寄存器410提供2相的时钟信号GCKl (以下称为“控制后第I栅极时钟信号”)和时钟信号GCK2 (以下称为“控制后第2栅极时钟信号”)作为控制后栅极时钟信号GCK。如图6所示，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的相位相互偏离I水平扫描期间，在任意2个水平扫描期间中均只有I水平扫描期间为高电平(Vdd电平)的状态(其中，除了后述的垂直回扫期间以外)。
[0151]对移位寄存器410的各级(各双稳态电路)的输入端子提供的信号如下。此外，在此假设i和m为偶数。如图3?图5所示，对第奇数级提供控制后第I栅极时钟信号GCKl作为动作控制用时钟信号CKA，提供控制后第2栅极时钟信号GCK2作为电荷补充用时钟信号CKB。对第偶数级提供控制后第I栅极时钟信号GCKl作为电荷补充用时钟信号CKB，提供控制后第2栅极时钟信号GCK2作为动作控制用时钟信号CKA。另外，对第奇数级和第偶数级的双方提供从前级输出的状态信号Q作为置位信号S，提供从次级输出的状态信号Q作为复位信号R。其中，对第I级(最前级)40 (I)提供栅极启动脉冲信号GSP作为置位信号S。另一方面，对第m级(最后级)40 (m)不提供复位信号R。另外，对各级共用地提供栅极终止脉冲信号GEP作为终止信号ED，并且共用地提供低电平的直流电源电位Vss。另外，对除了第I级40 (I)以外的各级提供栅极启动脉冲信号GSP作为启动信号。
[0152]在如以上那样的构成中，当对移位寄存器410的第I级40 (I)提供作为置位信号S的栅极启动脉冲信号GSP时，基于控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2,栅极启动脉冲信号GSP中包含的脉冲(该脉冲包含于从各级输出的状态信号Q)被从第I级40 (I)依次向第m级40 (m)转发。并且，与该脉冲的转发相应地，从第I级40
(I)?第m级40 (m)分别输出的状态信号Q依次成为高电平。从这些第I级40 (I)?第m级40 Cm)分别输出的状态信号Q作为扫描信号GOUT (I)?GOUT Cm)被分别提供给栅极线GLl?GLm。此外，从第I级40 (I)?第m级40 (m)分别输出的状态信号Q也可以在由电平移位器提高电压之后，作为扫描信号GOUT (I)?GOUT (m)被分别提供给栅极线GLl?GLm。根据以上方案，如图6所示，在每I水平扫描期间依次为高电平(激活)的扫描信号被提供给显示部600内的栅极线。此外，后面说明栅极驱动器400的详细动作。
[0153]< 1.3双稳态电路的构成>[0154]图7是示出本实施方式的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。如图7所示，该双稳态电路包括第I驱动部61、第2驱动部62和输出部63。另外，在该双稳态电路中，除了低电平的直流电源电位Vss用的输入端子以外，还设有6个输入端子41?44、46和47以及I个输出端子(输出节点)51。在此，对接受置位信号S的输入端子标注附图标记41，对接受复位信号R的输入端子标注附图标记42，对接受终止信号ED的输入端子标注附图标记43，对接受启动信号ST的输入端子标注附图标记44，对接受动作控制用时钟信号CKA的输入端子标注附图标记46，对接受电荷补充用时钟信号CKB的输入端子标注附图标记47。另外，对输出状态信号Q的输出端子标注附图标记51。
[0155]第I驱动部61包括3个薄膜晶体管Ml、M5和MA。第2驱动部62包括6个薄膜晶体管M3、M4、M7?M9和MB以及I个电容器C2。输出部63包括2个薄膜晶体管M2和M6以及I个电容器Cl。
[0156]下面说明该双稳态电路内的构成要素间的连接关系。薄膜晶体管Ml的源极端子、薄膜晶体管M2的栅极端子、薄膜晶体管M5的漏极端子和电容器Cl的一端相互连接。此夕卜，为了方便，将它们相互连接的连接点(配线)称为“第I节点”。薄膜晶体管M3的漏极端子、薄膜晶体管M4的漏极端子、薄膜晶体管M5的栅极端子、薄膜晶体管M6的栅极端子、薄膜晶体管M7的源极端子、薄膜晶体管M8的源极端子、薄膜晶体管M9的源极端子、薄膜晶体管MB的漏极端子、电容器C2的一端相互连接。此外，为了方便，将它们相互连接的连接点(配线)称为“第2节点”。对上述第I节点标注附图标记NI，对上述第2节点标注附图标记N2。这样，设于第I驱动部61内的薄膜晶体管Ml的源极端子、薄膜晶体管M5的漏极端子和薄膜晶体管MA的漏极端子与第I节点NI连接。另外，设于第2驱动部62内的薄膜晶体管M3的漏极端子、薄膜晶体管M4的漏极端子、薄膜晶体管M7的源极端子、薄膜晶体管M8的源极端子、薄膜晶体管M9的源极端子、薄膜晶体管MB的漏极端子、电容器C2的一端与第2节点N2连接。而且，设于输出部63内的薄膜晶体管M2的栅极端子和电容器Cl的一端与第I节点NI连接，薄膜晶体管M6的栅极端子与第2节点N2连接。
[0157]关于薄膜晶体管M1，栅极端子和漏极端子与输入端子41连接(即连接成二极管)，源极端子与第I节点NI连接。关于薄膜晶体管M2，栅极端子与第I节点NI连接，漏极端子与输入端子46连接，源极端子与输出端子51连接。关于薄膜晶体管M3，栅极端子与输入端子41连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M4，栅极端子与输出端子51连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M5，栅极端子与第2节点N2连接，漏极端子与第I节点NI连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M6，栅极端子与第2节点N2连接，漏极端子与输出端子51连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管M7，栅极端子和漏极端子与输入端子42连接(即连接成二极管)，源极端子与第2节点N2连接。关于薄膜晶体管M8，栅极端子和漏极端子与输入端子44连接(即连接成二极管)，源极端子与第2节点N2连接。关于薄膜晶体管M9，栅极端子和漏极端子与输入端子47连接(即连接成二极管)，源极端子与第2节点N2连接。关于薄膜晶体管MA，栅极端子与输入端子43连接，漏极端子与第I节点NI连接，源极端子与直流电源电位Vss用的输入端子连接。关于薄膜晶体管MB，栅极端子与输入端子43连接，漏极端子与第2节点N2连接，源极端子与直流电源电位Vss用的输入端子连接。关于电容器Cl，一端与第I节点连接，另一端与输出端子51连接。关于电容器C2，一端与第2节点N2连接，另一端与直流电源电位Vss用的输入端子连接。
[0158]下面说明该双稳态电路中的各构成要素的功能。在薄膜晶体管Ml中，当置位信号S的电位变为高电平时，使第I节点NI的电位向高电平变化。在薄膜晶体管M2中，当第2节点N2的电位变为高电平时，将动作控制用时钟信号CKA的电位提供给输出端子51。在薄膜晶体管M3中，当置位信号S的电位变为高电平时，使第2节点N2的电位向Vss电位变化。在薄膜晶体管M4中，当状态信号Q的电位(输出端子51的电位)变为高电平时，使第2节点N2的电位向Vss电位变化。在薄膜晶体管M5中，当第2节点N2的电位变为高电平时，使第I节点NI的电位向Vss电位变化。在薄膜晶体管M6中，当第2节点N2的电位变为高电平时，使输出端子51的电位向Vss电位变化。在薄膜晶体管M7中，当复位信号R的电位变为高电平时，使第2节点N2的电位向高电平变化。在薄膜晶体管M8中，当启动信号ST的电位变为高电平时，使第2节点N2的电位向高电平变化。在薄膜晶体管M9中，当电荷补充用时钟信号CKB的电位变为高电平时，使第2节点N2的电位向高电平变化。在薄膜晶体管MA中，当终止信号ED变为高电平时，使第I节点NI的电位向Vss电位变化。在薄膜晶体管MB中，当终止信号ED变为高电平时，使第2节点N2的电位向Vss电位变化。电容器Cl发挥用于在与该双稳态电路连接的栅极线变为选择状态的期间中使第I节点的电位维持为高电平的补偿电容的功能。电容器C2发挥用于在通常动作期间使第2节点N2的电位维持为高电平的补偿电容的功能。
[0159]图8是示出本实施方式的第I级(最前级)的双稳态电路的构成的电路图。如图8所示，在该双稳态电路中，与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M8和输入端子44。此外，该双稳态电路的其它的构成与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路同样，因此省略其说明。
[0160]图9是示出本实施方式的第m级(最后级)的双稳态电路的构成的电路图。如图9所示，在该双稳态电路中，与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M7和输入端子42。此外，该双稳态电路的其它的构成与图7所示的第I级(最前级)和第m级(最后级)以外的双稳态电路同样，因此省略其说明。
[0161]在本实施方式中，利用薄膜晶体管Ml实现第I节点开启用开关元件，利用薄膜晶体管M2实现输出控制用开关元件，利用薄膜晶体管M3实现第I个第2节点关闭用开关元件，利用薄膜晶体管M4实现第2个第2节点关闭用开关元件，利用薄膜晶体管M5实现第I节点关闭用开关元件，利用薄膜晶体管M6实现输出节点关闭用开关元件，利用薄膜晶体管M7实现第2节点开启用开关元件，利用薄膜晶体管M8实现启动用开关元件，利用薄膜晶体管M9实现电荷补充用开关元件，利用薄膜晶体管MA实现第I终止用开关元件，利用薄膜晶体管MB实现第2终止用开关元件。另外，利用电容器Cl实现电容元件。
[0162]< 1.4双稳态电路的动作>
[0163]图10是用于说明本实施方式的第i级的双稳态电路40(i)的动作的信号波形图。此外，其它双稳态电路也是同样的动作，因此省略说明。在图10中，从时点tl到时点t2的期间相当于选择期间。以下将选择期间紧前的I水平扫描期间称为“置位期间”，将选择期间紧后的I水平扫描期间称为“复位期间”。另外，I垂直扫描期间中的从启动信号ST (栅极启动脉冲信号GSP)上升的时点到终止信号ED (栅极终止脉冲信号GEP)上升的时点的期间称为“写入期间”。另外，I垂直扫描期间中的从终止信号ED上升的时点到后续的垂直扫描期间中启动信号ST上升的时点的期间(规定期间)称为“垂直回扫期间”。此外，该垂直回扫期间中的终止信号ED为低电平的期间特别称为“中止期间”。另外，写入期间中的选择期间、置位期间和复位期间以外的期间称为“通常动作期间”。
[0164]在通常动作期间(写入期间中，时点t0以前的期间和时点t3以后的期间)中，第2节点N2的电位被维持为高电平。因此，薄膜晶体管M5、M6为导通状态。在薄膜晶体管M2的栅极-漏极间存在寄生电容，因此动作控制用第I时钟CKl的波形的变动(参照图10)导致在第I节点NI产生噪声，但是薄膜晶体管M5为导通状态，因此第I节点NI的电位被拉向低电平。另外，在第I节点NI产生的噪声、视频信号电压的变动导致状态信号Q(输出端子51)中也产生噪声，但是薄膜晶体管M6为导通状态，因此状态信号Q的电位被拉向低电平。如上所述，在该期间中，第I节点NI的电位和状态信号Q的电位被维持为低电平。
[0165]另外，在通常动作期间中，电荷补充用时钟信号CKB的电位按每I水平期间重复高电平和低电平，由此在每2个水平扫描期间的I水平期间中薄膜晶体管M9为导通状态。因此，通过薄膜晶体管M9对第2节点N2提供电荷。由此，即使由于薄膜晶体管(例如薄膜晶体管M3)的电流泄漏导致第2节点N2的电位降低，在电荷补充用时钟信号CKB为高电平的期间，第2节点N2的电位也会上升，并且电容器C2被充电。因此，在通常动作期间中，第2节点N2的电位被可靠地维持为高电平。
[0166]在置位期间时(为时点t0时)，置位信号S从低电平变化为高电平。薄膜晶体管Ml如图7所示连接为二极管，因此置位信号S为高电平从而薄膜晶体管Ml为导通状态，电容器Cl被充电(在此为预充电)。由此，第I节点NI的电位从低电平变化为高电平，薄膜晶体管M2为导通状态。但是，在置位期间，动作控制用时钟信号CKA的电位为低电平，因此状态信号Q的电位被维持为低电平。另外，置位信号S为高电平，由此薄膜晶体管M3为导通状态。因此，第2节点N2的电位为低电平。由此，薄膜晶体管M5和M6为截止状态。
[0167]在选择期间时(为时点tl时)，置位信号S从高电平变化为低电平。由此，薄膜晶体管Ml为截止状态。此时，第2节点N2的电位变为低电平，因此薄膜晶体管M5变为截止状态。因此，第I节点NI为悬浮状态。在该时点t2，动作控制用时钟信号CKA的电位从低电平变化为高电平。如上述那样，在薄膜晶体管M2的栅极-漏极间存在寄生电容，因此随着输入端子46的电位的上升，第I节点NI的电位也会上升(第I节点NI自举)。其结果是，薄膜晶体管M2完全为导通状态，为了与该双稳态电路的输出端子51连接的栅极线成为选择状态而状态信号Q的电位上升到足够的电平为止。这样，在输出部63中，第I节点NI和第2节点N2的电位分别为高电平(导通电平)和低电平(截止电平)，并且作为第I驱动部61接受的信号(提供给薄膜晶体管Ml的信号)的置位信号S为低电平(截止电平)时，输出激活的状态信号。另外，状态信号Q的电位为高电平，由此薄膜晶体管M4为导通状态，因此第2节点N2的电位可靠地成为低电平。由此，在选择期间中，薄膜晶体管M5和M6被可靠地维持为截止状态。
[0168]在复位期间时(为时点t2时)，动作控制用时钟信号CKA的电位从高电平变化为低电平。在时点t4，薄膜晶体管M2变为导通状态，因此输入端子43的电位降低并且状态信号Q的电位降低。这样，状态信号Q的电位降低，由此通过电容器Cl，第I节点NI的电位也降低。另外，在该期间，复位信号R从低电平变化为高电平。因此，薄膜晶体管M7为导通状态，第2节点N2的电位为高电平。由此，薄膜晶体管M5和M6为导通状态。其结果是，在复位期间，第I节点NI的电位和状态信号Q的电位降低到低电平。另外，随着第2节点N2的电位的上升，电容器C2被充电，因此该第2节点N2的电位(高电平)在该复位期间后也被维持。此外，关于第m级(最后级)的双稳态电路40 (m)，在复位期间中，终止信号Ed从低电平变化为高电平，由此薄膜晶体管M5和M6为导通状态。其结果是，关于第m级的双稳态电路40 (m)，在复位期间，第I节点NI的电位和状态信号Q的电位也降低到低电平。
[0169]以上说明了写入期间的双稳态电路的动作，关于垂直回扫期间的双稳态电路的动作，在后面与栅极驱动器400的详细动作一起说明。
[0170]< 1.5时钟控制电路的构成>
[0171]图11是示出本实施方式的时钟控制电路420的构成的框图。该时钟控制电路420如上述那样设置在栅极驱动器400内。如图11所示，该时钟控制电路420包括第I控制信号生成电路71、第2控制信号生成电路72和时钟输出电路73。
[0172]对于第I控制信号生成电路71，从显示控制电路200提供栅极启动脉冲信号GSP和栅极终止脉冲信号GEP。该第I控制信号生成电路71基于接受的栅极启动脉冲信号GSP和栅极终止脉冲信号GEP生成并输出第I控制信号CT。例如如图12所示，该第I控制信号生成电路71由RS锁存电路实现。该第I控制信号生成电路71分别接受栅极启动脉冲信号GSP和栅极终止脉冲信号GEP作为置位信号S和复位信号R，输出第I控制信号CTl作为状态信号Q。
[0173]对于第2控制信号生成电路72，从第I控制信号生成电路71提供第I控制信号CT,并且从显示控制电路200提供栅极启动脉冲信号GSP。该第2控制信号生成电路72基于接受的第I控制信号CT和栅极启动脉冲信号GSP生成并输出第2控制信号CT2。例如如图13所示，该第2控制信号生成电路72由XOR (异或)电路实现。该第2控制信号生成电路72分别接受第I控制信号CTl和栅极终止脉冲信号GEP作为第I输入和第2输入，输出第2控制信号CT2。
[0174]对于时钟输出电路73，从显示控制电路200提供控制前栅极时钟信号GCKf (控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2)，并且从第2控制信号生成电路72提供第2控制信号CT。该时钟输出电路73基于接受的控制前栅极时钟信号GCKf和第2控制信号CT生成并输出控制后栅极时钟信号GCK (控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2)。例如如图14所示，该时钟输出电路73由2个与电路(AND电路)73a和73b实现。此外，以下将作为2个与电路中的一方与电路73a称为“第I与电路”，将作为另一方与电路73b称为“第2与电路”。第I与电路73a接受控制前第I栅极时钟信号GCKfl和第2控制信号CT2，将它们的逻辑积作为控制后第I栅极时钟信号GCKl输出。同样，第2与电路73b接受控制前第2栅极时钟信号GCKf2和第2控制信号CT2，将它们的逻辑积作为控制后第2栅极时钟信号GCK2输出。从第I与电路73a和第2与电路73b分别输出的制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2被提供给移位寄存器410内的各双稳态电路。此外，以上所示的时钟控制电路420的构成仅是例示，本发明不限于此。
[0175]< 1.6时钟控制电路的动作>
[0176]图15是用于说明本实施方式的时钟控制电路420的动作的信号波形图。如图15所示，控制前第I栅极时钟信号GCKlf和控制前第2栅极时钟信号GCKf2周期性地重复高电平和低电平。
[0177]首先，当写入期间开始时(为时点ta时)，栅极启动脉冲信号GSP从低电平变化为高电平。另外，栅极终止脉冲信号GEP变为低电平。此时，图12所示的第I控制信号生成电路71的置位信号为高电平，复位信号R为低电平。因此，如图15所示，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl为高电平。由此，图13所示的第2控制信号生成电路72的第I输入为高电平，第2输入为高电平。因此，如图15所示，作为该第2控制信号生成电路72的输出的第2控制信号CT2为低电平。其结果是，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2为低电平。即，此时，对控制前栅极时钟信号GCKf的各双稳态电路的提供变为停止的状态。
[0178]然后，当为时点tb时，栅极启动脉冲信号GSP从高电平变化为低电平。另外，栅极终止脉冲信号GEP变为低电平。此时，图12所示的第I控制信号生成电路71的置位信号为低电平，复位信号R为低电平。因此，如图15所示，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl维持作为之前的状态(时点ta的状态)的高电平。由此，图13所示的第2控制信号生成电路72的第I输入为高电平，第2输入为低电平。因此，如图15所示，作为该第2控制信号生成电路72的输出的第2控制信号CT2为高电平。其结果是，控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2分别作为控制后第
I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2输出。即，此时，成为控制前栅极时钟信号GCKf被提供给各双稳态电路的状态。该状态被维持到栅极终止脉冲信号GEP从低电平变化为高电平为止(时点tc为止)。
[0179]然后，当为时点tc时，栅极终止脉冲信号GEP从低电平变化为高电平。另外，栅极启动脉冲信号GSP变为低电平。此时，图12所示的第I控制信号生成电路71的置位信号为低电平，复位信号R为高电平。因此，如图15所示，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl为低电平。由此，图13所示的第2控制信号生成电路72的第I输入为低电平，第2输入为低电平。因此，如图15所示，作为该第2控制信号生成电路72的输出的第2控制信号CT2为低电平。其结果是，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2为低电平。即，此时，成为停止对各双稳态电路提供控制前栅极时钟信号GCKf的状态。该状态维持到后续的垂直扫描期间的写入期间中栅极启动脉冲信号GSP从高电平变化为低电平为止(时点td为止)。
[0180]如以上那样，在本实施方式中，在I垂直扫描期间中的从栅极终止脉冲信号GEP(终止信号ED)下降的时点到后续的垂直扫描期间中栅极启动脉冲信号GSP (启动信号ST)上升的时点为止的期间即垂直回扫期间中，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的双方为低电平。即，在垂直回扫期间，停止对各双稳态电路提供控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2。此外，以上所示的时钟控制电路420的动作仅为例示，本发明不限于此。
[0181]< 1.7栅极驱动器的详细动作>
[0182]图16是用于说明本实施方式的栅极驱动器400的详细动作的信号波形图。在本实施方式和后述的各实施方式中，将I垂直扫描期间作为以一般的驱动频率即60Hz (约
16.7msec)进行驱动来进行说明。如图16所示，在本实施方式中，设有I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)。与此相应，将写入期间的驱动频率设为一般的驱动频率的倍速的120Hz (约8.3msec)。即，在本实施方式中，写入期间的长度与垂直回扫期间的长度相互大致相等。此外，以下为了便于说明，将第I级40 (I)?第m级40 (m)中的第I节点NI分别用附图标记NI (I)?NI (m)表示，将第2节点N2分别用附图标记N2
(1)?N2(m)表示。另外，将第I节点NI (I)?NI (m)分别称为“第I级第I节点?第m级第I节点”，将第2节点N2 (I)?N2 Cm)分别称为“第I级第2节点?第m级第2节点”。
[0183]首先说明写入期间的栅极驱动器400的动作。当为第I级40 (I)的置位期间时，作为该第I级40 (I)的置位信号S的栅极启动脉冲信号GSP的电位从低电平变化为高电平，因此第I级第I节点NI (I)被预充电。另外，置位信号S从低电平变化为高电平，因此薄膜晶体管M3为导通状态，第I级第2节点N2 (I)维持为低电平。此外，此时，控制后第I栅极时钟信号GCKl的电位和控制后第2栅极时钟信号GCK2的电位变为低电平。另外，栅极启动脉冲信号GSP的电位从低电平变化为高电平，由此如图7和图8所示，第2级40
(2)?第m级40(m)中的薄膜晶体管M8为导通状态。因此，第2级第2节点N2 (2)?第m级N2 (m)的电位从低电平变化为高电平。这样，第2级第2节点N2 (2)?第m级N2 Cm)的电位为高电平，由此能使第2级第I节点NI (2)?第m级NI (m)的电位可靠地维持为低电平。
[0184]然后，当为第I级40 (I)的选择期间(第2级40 (2)的置位期间)时，作为该第I级40 (I)的动作控制用时钟信号CKA的控制后第I栅极时钟信号GCKl的电位从低电平变化为高电平，由此第I级第I节点NI (I)自举。其结果是，第I级40 (I)的扫描信号GOUT(I)的电位为高电平(激活)。另外，关于第2级40 (2)，作为置位信号S的第I级40 (I)的扫描信号GOUT (I)的电位从低电平变化为高电平，因此第2级第I节点NI (2)被预充电。另外，置位信号S从低电平变化为高电平，因此薄膜晶体管M3为为导通状态，第2级第2节点N2 (2)的电位从高电平变化为低电平。
[0185]然后，为第I级40 (I)的复位期间(第2级40 (2)的选择期间以及第3级40 (3)的置位期间)，作为该第I级40 (I)的复位信号R的第2级40 (2)的扫描信号线GOUT (2)的电位从低电平变化为高电平，因此第I级第2节点N2 (I)的电位从低电平变化为高电平。由此，第I级第I节点NI (I)的电位从高电平变化为低电平。因此，第I级40 (I)的扫描信号GOUT (I)的电位从高电平变化为低电平。此外，第I级第2节点N2 (I)的电位(高电平)维持到写入期间的结束时点(栅极终止脉冲信号GEP上升的时点)。另外，关于第
2级40 (2)，作为动作控制用时钟信号CKA的控制后第2栅极时钟信号GCK2的电位从低电平变化为高电平，由此第2级第I节点NI (2)自举。其结果是，第2级40 (2)的扫描信号线GOUT (I)的电位为高电平(激活)。另外，关于第3级，作为置位信号S的第2级40 (2)的扫描信号GOUT (2)从低电平变化为高电平，因此第3级第I节点NI (3)被预充电。另夕卜，置位信号S从低电平变化为高电平，因此薄膜晶体管M3为导通状态，第3级第2节点N2
(3)的电位从高电平变化为低电平。
[0186]以下，到写入期间的结束时点为止，在除了第m级40 (m)的各级中，按每I水平扫描期间进行同样的动作。在第m级40 (m)中未如上述那样设有薄膜晶体管M7和输入端子42。因此，用于使第m级40 (m)中的扫描信号GOUT (m)从高电平变化为低电平的动作是代替复位信号R而基于终止信号ED (栅极终止脉冲信号GEP)进行的。此外，以下将各级的复位期间中用于使扫描信号从高电平变化为低电平的动作称为“复位动作”。第m级40(m)的复位动作在垂直回扫期间中的最初的I水平扫描期间进行。
[0187]下面说明垂直回扫期间中的栅极驱动器400的动作。首先，当为垂直回扫期间时，栅极终止脉冲信号GEP从低电平变化为高电平。因此，在将该栅极终止脉冲信号GEP作为终止信号ED接受的各级中，薄膜晶体管MA和MB为导通状态。由此，第I级第I节点NI(I)?第m-Ι级第I节点NI (m-Ι)的电位被可靠地维持为低电平，并且第I级第2节点N2
(I)?第m-Ι级第2节点N2 (m-Ι)的电位从高电平变化为低电平。在第m级40 (m)中，薄膜晶体管MA和MB为导通状态，由此第m级第I节点NI (m)的电位从高电平变化为低电平，因此扫描信号GOUT (m)的电位从高电平变化为低电平。这样，在第m级40 (m)中，与其它级不同，基于终止信号ED来进行复位动作。另外，在第m级40 (m)中，薄膜晶体管MA和MB为导通状态，由此第m级第2节点N2 (m)的电位维持为低电平。这样，当栅极终止脉冲信号GEP从低电平变化为高电平时，所有级中的第I节点NI的电位和第2节点N2的电位为低电平。另外，当栅极终止脉冲信号GEP从低电平变化为高电平时，利用上述时钟控制电路420停止控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2的提供。即，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的电位为低电平。
[0188]然后，当垂直回扫期间中栅极终止脉冲信号GEP从高电平变化为低电平(为中止期间)时，各级中的薄膜晶体管MA和MB为截止状态。另外，其它全部的薄膜晶体管也为截止状态。因此，各级中第I节点NI和第2节点N2为悬浮状态。但是，在垂直回扫期间，如上述那样控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的电位变为低电平。由此，输入端子46的电位不变动，因此不会发生该输入端子46与漏极端子连接的薄膜晶体管M2的栅极-漏极间的寄生电容引起的第I节点NI的电位变动。同样，不会发生输入端子47与漏极端子连接的薄膜晶体管M9的栅极-漏极间的寄生电容引起的第2节点N2的电位变动。这样，到下一个垂直扫描期间的写入期间(下一次栅极启动脉冲信号GSP上升)为止，各级的第I节点NI的电位和第2节点N2的电位被可靠地维持为低电平。通过如上动作，在本实施方式中，设有提供给m个双稳态电路的全部的信号的电位、各级中的第I节点NI的电位和第2节点N2的电位为低电平的中止期间。
[0189]<1.8效果>
[0190]在本实施方式中，通过如上动作，各级中的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，垂直回扫期间的长度为I垂直扫描期间的约1/2。因此，各级的第2节点N2的电位的占空比实际上为1/2。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比实际上为1/2。由此，这些薄膜晶体管M5和M6的阈值变动被抑制。因此，根据本实施方式，能提高薄膜晶体管M5和M6的可靠性。提高了这些薄膜晶体管M5和M6的可靠性，由此能缩小薄膜晶体管M5和M6的尺寸。通过这样缩小薄膜晶体管M5和M6的尺寸能减少功耗。如上所述，根据本实施方式，能减少功耗并且提高薄膜晶体管M5和M6的可靠性。另外，能通过缩小薄膜晶体管M5和M6的尺寸来缩小液晶显示装置的边框面积。
[0191]另外，根据本实施方式，在垂直回扫期间中，控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2的提供被停止，由此各级的第I节点NI的电位和第2节点N2的电位被可靠地维持为低电平。因此，各级的第2节点N2的电位的占空比可靠地比以往减少。由此，可靠地抑制薄膜晶体管M5和M6的阈值变动，由此能可靠地提高它们的可靠性。
[0192]此外，一般，电容性负载的驱动所需的功耗W与电压(振幅)V的平方、电容值C以及频率f之积成比例。在栅极驱动器中，由栅极端子接受时钟信号的薄膜晶体管的数量越多，上述电容值C越大。即，在栅极驱动器中，由栅极端子接受时钟信号的薄膜晶体管的数量越多，功耗W越大。在专利文献2记载的栅极驱动器中，直接或者通过其它晶体管由栅极端子接受时钟信号的晶体管对于时钟信号CKl来说是晶体管T4、T5、T9和Tll这4个，对于时钟信号CK2来说是晶体管Τ6、Τ8和TlO这3个。与此相对，在本实施方式中，直接或者通过其它晶体管由栅极端子接受时钟信号的晶体管针对动作控制用时钟信号CKA为薄膜晶体管Τ4这I个，针对电荷补充用时钟信号CKB为薄膜晶体管Μ5、Μ6和Μ9这3个。因此，本实施方式的栅极驱动器400的功耗W与专利文献2记载的栅极驱动器相比减少。
[0193]另外，根据本实施方式，与垂直回扫期间的长度相应，提高了写入期间的驱动频率(缩短了写入期间)，即提高了控制前栅极时钟信号GCKf的频率，因此I垂直扫描期间的长度与以往相比不变。由此，不使实际的驱动频率降低而能提高薄膜晶体管Μ5和Μ6的可靠性。
[0194]另外，根据本实施方式，时钟控制电路420基于栅极启动脉冲信号GSP和栅极终止脉冲信号GEP，控制控制前栅极时钟信号GCKf(控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2)对双稳态电路的提供。因此，可靠地进行控制前栅极时钟信号GCKf的提供的控制。由此，能使电路动作稳定。
[0195]另外，根据本实施方式，薄膜晶体管MB被设于各级，因此在垂直回扫期间在开始时各级的第2节点N2的电位可靠地成为低电平。由此，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比可靠地减少，并且使电路动作稳定。
[0196]另外，根据本实施方式，薄膜晶体管MA被设于各级，因此在垂直回扫期间的开始时，各级的第I节点NI的电位可靠地为低电平。由此，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比更可靠地减少，并且进一步使电路动作稳定。
[0197]另外，根据本实施方式，设有薄膜晶体管M4，因此在选择期间，第2节点N2的电位可靠地成为低电平。由此，进一步使电路动作稳定。
[0198]<1.9第I变形例>
[0199]图17是示出上述第I实施方式的第I变形例的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。图18是示出本变形例的第I级(最前级)的双稳态电路的构成的电路图。在上述第I实施方式中，在各级中设有薄膜晶体管MA，但是在本变形例中，如图17和图18所示，在第I级40 (I)?第m-Ι级40 (m_l)中未设有薄膜晶体管MA。在垂直回扫期间开始时，如图16所示第I级第I节点NI (I)?第m-Ι级第I节点NI (m-Ι)的电位为低电平，因此在第I级40 (I)?第m_l级40 (m-Ι)中不设置薄膜晶体管MA的方式中，也能在垂直回扫期间中将第I级第I节点NI (I)?第m-Ι级第I节点NI(m-Ι)的电位设为低电平。此外，关于本变形例中的第m级40 (m)，与上述第I实施方式同样地设有薄膜晶体管MA。根据本变形例，薄膜晶体管的数量减少，因此能进一步减少功耗，并且能进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。[0200]< 1.10 第 2 变形例>
[0201]图19是用于说明上述第I实施方式的第2变形例的栅极驱动器400的详细动作的信号波形图。在上述第I实施方式中，以驱动频率60Hz (约16.7msec)来驱动I垂直扫描期间，但是在本变形例中，如图19所示，以驱动频率30Hz (约33.3msec)来驱动I垂直扫描期间。例如，当将写入期间的驱动频率设为60Hz (约16.7msec)时，垂直回扫期间的长度为垂直扫描期间的长度的约1/2即约16.7msec0在这种情况下，各级的第2节点N2的电位的占空比实际上为1/2，因此能得到与上述第I实施方式同样的效果。
[0202]另外，在本变形例中，将写入期间的驱动频率设为120Hz(约8.3msec)，垂直回扫期间的长度为垂直扫描期间的长度的约3/4即约25msec。在这种情况下，垂直回扫期间的长度为写入期间的长度的约3倍，因此各级的第2节点N2的电位的占空比实际上为1/4。因此，薄膜晶体管M5和M6的阈值变动被进一步抑制。
[0203]< 1.11 第 3 变形例>
[0204]图20是用于说明上述第I实施方式的第3变形例的栅极驱动器400的详细动作的信号波形图。在上述第I实施方式中，以驱动频率60Hz (约16.7msec)来驱动I垂直扫描期间，而在本变形例中，如图20所示，以驱动频率15Hz (约66.6msec)来驱动I垂直扫描期间。例如，当将写入期间的驱动频率与上述第2变形例同样地设为60Hz (约16.7msec)时，垂直回扫期间的长度为垂直扫描期间的长度的约3/4即约50msec。在这种情况下，垂直回扫期间的长度为写入期间的长度的约3倍，因此各级的第2节点N2的电位的占空比实际上为1/4。因此，薄膜晶体管M5和M6的阈值变动与上述第I实施方式相比被抑制。
[0205]另外，在本变形例中当将写入期间的驱动频率设为120Hz (约8.3msec)时，垂直回扫期间的长度为垂直扫描期间的长度的约7/8即约58.3msec0在这种情况下，垂直回扫期间的长度为写入期间的长度的约7倍，因此各级的第2节点N2的电位的占空比实际上为1/8。因此，薄膜晶体管M5和M6的阈值变动进一步被抑制。
[0206]< 1.12 第 4 变形例>
[0207]图21是示出上述第I实施方式的第4变形例的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。在上述第I实施方式中设有各级中薄膜晶体管M3和M4，但是在本变形例中，如图21所示，代替这些薄膜晶体管M3和M4而设有薄膜晶体管MlO。此外，关于第I级(最前级)和第m级(最后级)也同样，因此省略它们的说明和图示。关于该薄膜晶体管M10，栅极端子与第I节点NI连接，漏极端子与第2节点连接，源极端子与直流电源电位Vss用的输入端子连接。该薄膜晶体管MlO在第I节点NI的电位为高电平时，使第2节点N2的电位向Vss电位变化。在本变形中，利用薄膜晶体管MlO实现第2节点关闭用开关元件。根据本变形例，代替薄膜晶体管M3和M4而将薄膜晶体管MlO设于各双稳态电路，由此能在置位期间和选择期间中将第2节点N2的电位可靠地维持为低电平。
[0208]< 2.第2实施方式>
[0209]< 2.1栅极驱动器的详细动作>
[0210]图22是用于说明本发明的第2实施方式的栅极驱动器400的详细动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。[0211]在上述第I实施方式中，设置I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)，并且将写入期间的驱动频率设为一般的驱动频率(60Hz)的倍速即120Hz (约8.3msec)。与此相对，在本实施方式中，如图22所示，设置I垂直扫描期间的约2/3的长度的垂直回扫期间(约11.1msec),并且将写入期间的驱动频率设为一般的驱动频率的3倍速即180Hz (约5.6msec)。即，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约2倍。此外，本实施方式的写入期间和垂直回扫期间的动作与上述第I实施方式是同样的，因此省略说明。
[0212]<2.2效果>
[0213]在本实施方式中，各级的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约2倍。因此，各级的第2节点N2的电位的占空比实际上为1/3。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比实际上为1/3。因此，根据本实施方式，薄膜晶体管M5和M6的阈值变动与上述第I实施方式相比被进一步抑制。因此，进一步提高了薄膜晶体管M5和M6的可靠性，因此能进一步缩小该薄膜晶体管的尺寸。在这样缩小薄膜晶体管M5和M6的尺寸的情况下，能进一步减少功耗，并且进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0214]< 3.第3实施方式>
[0215]< 3.1栅极驱动器的详细动作>
[0216]图23是用于说明本发明的第3实施方式的栅极驱动器400的详细动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0217]在上述第I实施方式中，设置I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)，并且将写入期间的驱动频率设为一般的驱动频率(60Hz)的倍速即120Hz (约8.3msec)。另外，在上述第2实施方式中，设置I垂直扫描期间的约2/3的长度的垂直回扫期间(约11.1msec)，并且将写入期间的驱动频率设为一般的驱动频率的3倍速即180Hz(约5.6msec)。而在本实施方式中，设置I垂直扫描期间的约3/4的长度的垂直回扫期间(约12.5msec)，并且将写入期间的驱动频率设为一般的驱动频率的4倍速即240Hz (约4.2msec)。即，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约3倍。此外，本实施方式的写入期间和垂直回扫期间的动作与上述第I实施方式同样，因此省略说明。
[0218]<3.2效果>
[0219]在本实施方式中，与上述第I实施方式同样，各级的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约3倍。因此，各级的第2节点N2的电位的占空比实际上为1/4。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子电位的占空比实际上为1/4。因此，根据本实施方式，薄膜晶体管M5和M6的阈值变动与上述第2实施方式相比被进一步抑制。因此，提高了薄膜晶体管的可靠性，因此能进一步缩小该薄膜晶体管的尺寸。其结果是，能进一步减少功耗，并且进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0220]< 4.第4实施方式>
[0221]< 4.1栅极驱动器的详细动作>
[0222]图24是用于说明本发明的第4实施方式的栅极驱动器400的详细动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0223]在上述第I实施方式中，设置I垂直扫描期间的约1/2的长度的垂直回扫期间(约8.3msec)，并且将写入期间的驱动频率设为一般的驱动频率(60Hz)的倍速即120Hz (约
8.3msec)。而在本实施方式中，如图24所示，设置I垂直扫描期间的约1/3的长度的垂直回扫期间(约5.6msec),并且将写入期间的驱动频率设为一般的驱动频率的1.5倍速即90Hz(约11.1msec)。即，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约1/2倍。此外，本实施方式的写入期间和垂直回扫期间的动作与上述第I实施方式是同样的，因此省略说明。
[0224]< 4.2 效果 >
[0225]在本实施方式中，各级的第2节点N2的电位在除了该级的置位期间和选择期间以外的写入期间中为高电平，并且在该级的置位期间、选择期间以及包括上述中止期间的垂直回扫期间中为低电平。另外，在本实施方式中，垂直回扫期间的长度为写入期间的长度的约1/2倍。因此，各级的第2节点N2的电位的占空比实际上为2/3。即，提供给薄膜晶体管M5的栅极端子和薄膜晶体管M6的栅极端子的电位的占空比实际上为2/3。由此，薄膜晶体管M5和M6的阈值变动与以往相比被抑制。另外，本实施方式的写入期间的驱动频率比上述第I实施方式的驱动频率低。其结果是，进一步减少功耗并且进一步使电路动作稳定。因此，根据本实施方式，能进一步减少功耗并进一步使电路动作稳定，并且与以往相比能提高薄膜晶体管的可靠性。
[0226]< 5.第5实施方式>
[0227]< 5.1栅极驱动器的电源接通后的动作>
[0228]图25是用于说明本发明的第5实施方式的栅极驱动器400的从电源接通后到最初的垂直扫描期间的开始时点(栅极启动脉冲信号GSP最初从低电平变化为高电平的时点)的动作的信号波形图。此外，关于液晶显示装置的整体构成和动作、栅极驱动器400的构成和电源接通紧后以外的动作、双稳态电路的构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0229]如图25所示，从电源接通紧后，开始对栅极驱动器400 (时钟输出电路73)提供控制前第I栅极时钟信号GCKfl和控制前第2栅极时钟信号GCKf2。在本实施方式中，在电源接通后紧后，栅极终止脉冲信号GEP的电位从低电平变化为高电平。此时，栅极启动脉冲信号GSP的电位为低电平。因此，图12所示的第I控制信号生成电路71的置位信号为低电平，复位信号R为高电平，作为该第I控制信号生成电路71的状态信号Q的第I控制信号CTl为低电平。由此，图13所示的第2控制信号生成电路72的第I输入为低电平，第2输入为低电平，作为该第2控制信号生成电路72的输出的第2控制信号CT2为低电平。其结果是，控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2为低电平。即，此时，成为停止对各双稳态电路提供控制前栅极时钟信号GCKf的状态。该状态维持到最初的垂直扫描期间的写入期间中栅极启动脉冲信号GSP从高电平变化为低电平为止。
[0230]另外，在电源接通紧后栅极终止脉冲信号GEP的电位从低电平变化为高电平时，在将该栅极终止脉冲信号GEP作为终止信号ED接受的各级中，薄膜晶体管MA和MB为导通状态。由此，第I级第I节点NI (I)~第m级第I节点NI (m)的电位被复位为低电平,并且第I级第2节点N2 (I)~第m级第2节点N2 (m)的电位被复位为低电平。
[0231]<5.2效果>
[0232]根据本实施方式，在从电源接通后到最初的垂直扫描期间的开始时点为止的期间中不稳定的第I节点NI的电位和第2节点N2的电位被复位为低电平。另外，在从电源接通后到最初的垂直扫描期间的开始时点为止的期间，成为停止对各双稳态电路提供控制前栅极时钟信号GCKf的状态。因此，第I节点NI的电位和第2节点N2的电位被可靠地维持为低电平。由此，能进一步使电路动作稳定。
[0233]此外，也可以在从电源接通后到最初的垂直扫描期间的开始时点为止的期间中，代替栅极终止脉冲信号GEP而利用在电源接通紧后从低电平变化为高电平的其它信号。
[0234]< 6.第6实施方式>
[0235]< 6.1移位寄存器的构成和动作>
[0236]图26是示出本发明的第6实施方式的移位寄存器410的最前级和最后级以外的构成的框图。图27是示出本实施方式的移位寄存器410的最前级侧的构成的框图。图28是示出本实施方式的移位寄存器410的最后级侧的构成的框图。此外，关于液晶显示装置的整体构成和动作以及时钟控制电路420的构成和动作，本实施方式与上述第I实施方式是同样的，因此省略这些说明。
[0237]如图26~图28所示，在本实施方式的各双稳态电路中，与上述第I实施方式的各双稳态电路不同，未设有用于接受电荷补充用时钟信号CKB的输入端子。对本实施方式的第奇数级，提供控制后第I栅极时钟信号GCKl作为动作控制用时钟信号CKA，提供控制后第2栅极时钟信号GCK2作为动作控制用时钟信号CKA。此外，本实施方式的各双稳态电路的其它端子(输入端子和输出端子)与上述第I实施方式的各双稳态电路中的同样。另外，本实施方式的栅极驱动器400的基本动作与上述第I实施方式的栅极驱动器400同样，因此省略说明。
[0238]< 6.2双稳态电路的构成>
[0239]图29是示出本实施方式的第I级(最前级)和第m级(最后级)以外的双稳态电路的构成的电路图。如图29所示，该双稳态电路对上述专利文献I记载的双稳态电路(图32)增加了薄膜晶体管M8、MA和MB。另外，在本实施方式的双稳态电路中，与上述第I实施方式的双稳态电路不同，未设有薄膜晶体管M4和M9。在该双稳态电路中，除了低电平的直流电源电位Vss用的输入端子以外，还设有5个输入端子41~44和46以及I个输出端子51。如上述那样，在该双稳态电路中未设有用于接受电荷补充用时钟信号CKB的输入端子47。
[0240]第I驱动部61与上述第I实施方式同样，包括3个薄膜晶体管Ml、M5和MA。第2驱动部62包括4个薄膜晶体管10^4^8^9和1?以及I个电容器C2。输出部63与上述第I实施方式同样，包括2个薄膜晶体管M2和M6以及I个电容器Cl。[0241]设在第I驱动部61内的薄膜晶体管Ml的源极端子、薄膜晶体管M5的漏极端子和薄膜晶体管MA的漏极端子与第I节点NI连接。设在第2驱动部62内的薄膜晶体管M3的漏极端子、薄膜晶体管M7的源极端子、薄膜晶体管M8的源极端子、薄膜晶体管MB的漏极端子以及电容器C2的一端与第2节点N2连接。设在输出部63内的薄膜晶体管M2的栅极端子和电容器Cl的一端与第I节点NI连接，薄膜晶体管M6的栅极端子与第2节点N2连接。此外，各薄膜晶体管和各电容器的连接和功能与上述第I实施方式是同样的，因此省略说明。
[0242]图30是示出本实施方式的第I级(最前级)的双稳态电路的构成的电路图。如图30所示，在该双稳态电路中，与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M8和输入端子44。此外，该双稳态电路的其它的构成与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路是同样的，因此省略其说明。
[0243]图31是示出本实施方式的第m级(最后级)的双稳态电路的构成的电路图。如图31所示，在该双稳态电路中，与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路不同，未设有薄膜晶体管M7和输入端子42。此外，该双稳态电路的其它的构成与图29所示的第I级(最前级)和第m级(最后级)以外的双稳态电路是同样的，因此省略其说明。
[0244]在本实施方式中，与上述第I实施方式同样，也利用薄膜晶体管Ml来实现第I节点开启用开关元件，利用薄膜晶体管M2实现输出控制用开关元件，利用薄膜晶体管M3实现第I个第2节点关闭用开关元件，利用薄膜晶体管M5实现第I节点关闭用开关元件，利用薄膜晶体管M6实现输出节点关闭用开关元件，利用薄膜晶体管M7实现第2节点开启用开关元件，利用薄膜晶体管M8实现启动用开关元件，利用薄膜晶体管MA实现第I终止用开关元件，利用薄膜晶体管MB实现第2终止用开关元件。另外，利用电容器Cl实现电容元件。
[0245]< 6.3双稳态电路的动作>
[0246]本实施方式的双稳态电路的基本动作与上述第I实施方式是同样的。因此，省略本实施方式和上述第I实施方式相互通用的动作的说明，参照上述图10仅说明相互的不同点。
[0247]在上述第I实施方式中，在通常动作期间(写入期间中、时点t0以前的期间和时点t3以后的期间)中，电荷补充用时钟信号CKB的电位按每I水平期间重复高电平和低电平，由此在每2个水平扫描期间的I水平期间中薄膜晶体管M9为导通状态。因此，通过薄膜晶体管M9对第2节点N2提供电荷。由此，在通常动作期间，第2节点N2的电位被可靠地维持为高电平。而在本实施方式中，未设有用于接受电荷补充用时钟信号CKB的输入端子47和薄膜晶体管M9，因此不会如上述第I实施方式那样，在通常动作期间中对第2节点N2提供电荷。因此，关于通常动作期间的第2节点N2的电位的稳定性，本实施方式与现有技术相比不变。
[0248]另外，在上述第I实施方式中，当为选择期间(为时点tl)时，状态信号Q的电位为高电平，由此薄膜晶体管M4为导通状态。因此，在选择期间中第2节点N2的电位可靠地为低电平。而在本实施方式中，未设有薄膜晶体管M4，因此在这种选择期间中不进行用于使第2节点N2的电位可靠地为低电平的动作。因此，关于选择期间的第2节点N2的电位，本实施方式与现有技术相比不变。
[0249]此外，关于本实施方式的栅极驱动器的详细动作，除了上述通常动作期间和选择期间的第2节点N2的电位容易不稳定这一点以外，与上述第I实施方式是同样的，因此省略说明。这样，在本实施方式中，与上述第I实施方式相比，通常动作期间和选择期间的第2节点N2的电位不稳定，因此第I节点NI的电位和状态信号Q (扫描信号)的电位容易产生噪声。即，在本实施方式中，电路动作容易不稳定。
[0250]< 6.4 效果 >
[0251]但是，根据本实施方式，薄膜晶体管M5和M6的阈值变动也会与以往相比被抑制，并且由源极端子接受时钟信号的薄膜晶体管的数量比以往少。其结果是，能减少功耗并且提高薄膜晶体管M5和M6的可靠性。而且，根据本实施方式，与上述第I实施方式同样，能通过提高薄膜晶体管M5和M6的可靠性来缩小这些薄膜晶体管M5和M6的尺寸。在这样缩小薄膜晶体管M5和M6的尺寸的情况下，能进一步减少功耗，并且缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0252]此外，也可以如上述第I实施方式的变形例那样，为在第I级40 (I)?第m-Ι级40(m-l)不设置薄膜晶体管MA的方式。在这种情况下，进一步减少薄膜晶体管的数量，因此能进一步减少功耗，并且能进一步缩小具备栅极驱动器400的液晶显示装置的边框面积。
[0253]< 7.其它 >
[0254]本发明的栅极驱动器400的构成不限于上述各实施方式。即，只要是栅极驱动器400在各双稳态电路内至少具备薄膜晶体管M5和M6，设有比2个水平扫描期间长的垂直回扫期间，并且在该垂直回扫期间中停止对各双稳态电路提供时钟信号，并且在该垂直回扫期间中，将与上述薄膜晶体管M5的漏极端子连接的第I节点的电位和与上述薄膜晶体管M5和M6的栅极端子连接的第2节点N2的电位维持为截止电平的构成即可。例如，也可以是在上述第2现有例中增加上述第I实施方式的薄膜晶体管M8、MA和MB的构成。此外，在上述第2现有例中，晶体管T4和T5相当于本发明的薄膜晶体管M5和M6。另外，利用输入部920实现第I驱动部61，利用下拉驱动部940实现第2驱动部62，利用输出部450实现输出部63。在这种方式中，如果使写入期间的长度和垂直回扫期间的长度与上述第I实施方式同样，则对第2节点N2所连接的晶体管T4和T5的栅极端子提供占空比实际上为1/4的电位。由此，这种方式中，能比上述第2现有例抑制晶体管T4和T5产生的阈值变动。其中，在这种方式中，第2节点N2的电位为写入期间的占空比1/2 (如果使写入期间的长度和垂直回扫期间的长度与上述第I实施方式同样则为1/4)，因此该第2节点N2的电位变动引起的噪声在第I节点N2的电位和状态信号Q的电位处产生。因此，电路动作的稳定性比上述第I实施方式低劣。
[0255]在上述各实施方式中，在垂直回扫期间中停止对各双稳态电路提供时钟信号，但是本发明不限于此。即使在垂直回扫期间中不停止对各双稳态电路提供时钟信号，也能与以往相比抑制晶体管M5和M6的阈值变动。
[0256]在上述第I?4的实施方式中，将垂直回扫期间的长度分别设为I垂直扫描期间的长度的约1/2、约2/3、约3/4和约1/3。这样，从提高薄膜晶体管的可靠性的观点出发，希望垂直回扫期间的长度充分长。
[0257]在上述各实施方式和各变形例中示出的驱动频率是例示，能够进行各种变更。[0258]在上述各实施方式中，利用时钟控制电路420进行对双稳态电路提供时钟信号的控制，但是本发明不限于此。例如，也可以不将上述时钟控制电路420设置在栅极驱动器400内，而是显示控制电路200直接生成相当于上述控制后第I栅极时钟信号GCKl和控制后第2栅极时钟信号GCK2的时钟信号，提供给双稳态电路。
[0259]上述各实施方式的时钟控制电路420基于栅极启动脉冲信号GSP和栅极终止脉冲信号GEP对控制前栅极时钟信号GCKf的提供进行控制，但是本发明不限于此。在预先决定了垂直回扫期间的长度的情况下，也可以代替栅极启动脉冲信号GSP，将延迟了垂直回扫期间的长度的栅极终止脉冲信号GEP提供给上述第I控制信号生成电路71和第2控制信号生成电路72。另外，上述时钟控制电路420的构成没有特别限定。
[0260]在上述各实施方式中，在栅极驱动器400内设有I个时钟控制电路420，但是本发明不限于此。例如，也可以在各双稳态电路内设有相当于上述时钟控制电路420的电路。
[0261]在上述各实施方式中，说明了设于双稳态电路内的薄膜晶体管全部为η沟道型的情况，但是本发明不限于此。设于双稳态电路内的薄膜晶体管为P沟道型的情况也能应用本发明。
[0262]在上述各实施方式中，举例说明了液晶显示装置，但是本发明不限于此。也能将本发明应用于有机EL (Electro Luminescence:电致发光)显示装置等其它显示装置。另外，还能在不脱离本发明的主旨的范围中对上述各实施方式进行各种变形来实施。
[0263]如上所述，根据本发明，能提供减少功耗并且提高了开关元件的可靠性的扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置和扫描信号线的驱动方法。
[0264]工业h的可利用件
[0265]本发明能应用于扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置和利用该扫描信号线驱动电路的扫描信号线的驱动方法，特别适用于单片化的扫描信号线驱动电路、具备该扫描信号线驱动电路的显示装置和利用该扫描信号线驱动电路的扫描信号线的驱动方法。
[0266]附图标记说明
[0267]40 (I)~40 Cm)…双稳态电路
[0268]41~44、46、47…输入端子
[0269]51...输出端子(输出节点)
[0270]61...第I驱动部
[0271]62…第2驱动部
[0272]63…输出部
[0273]71...第I控制信号生成电路
[0274]72…第2控制信号生成电路
[0275]73…时钟输出电路
[0276]73a…第I与电路
[0277]73b…第2与电路
[0278]200…显示控制电路
[0279]300…源极驱动器(视频信号线驱动电路)
[0280]400…栅极驱动器(扫描信号线驱动电路)[0281]410…移位寄存器
[0282]420…时钟控制电路
[0283]600…显示部
[0284]Cl、C2…电容器(电容元件)
[0285]Ml~M10、MA、MB…薄膜晶体管(开关元件)
[0286]N1...第 1节点
[0287]N2…第2节点
[0288]GCKfl…控制前第1栅极时钟信号
[0289]GCKf2…控制后第2栅极时钟信号
[0290]GCK1...控制后第1栅极时钟信号
[0291]GCK2...控制后第2栅极时钟信号
[0292]GSP…栅极启动脉冲信号
[0293]GEP...栅极终止脉冲信号
[0294]CKA…动作控制用时钟信号
[0295]CKB…电荷补充用时钟信号
[0296]S…置位信号
[0297]R…复位信号
[0298]ST…启动信号
[0299]ED…终止信号
[0300]GOUT (1)~GOUT Cm)…扫描信号
[0301]Vss…低电平的直流电源电位。
【权利要求】
1.一种扫描信号线驱动电路，驱动多个扫描信号线，其特征在于， 具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号， 各双稳态电路具有: 第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化； 第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及输出部，其与上述第I节点和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号， 上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子， 上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子， 上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
2.根据权利要求1所述的扫描信号线驱动电路，其特征在于， 在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
3.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 上述规定期间越长，上述时钟信号的频率越高。
4.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 上述第I驱动部和第2驱动部在从电源接通后到最初的垂直扫描期间开始为止的期间还将上述第I节点的电位和上述第2节点的电位分别维持为截止电平， 在从电源接通后到最初的垂直扫描期间开始为止的期间，还停止对上述多个双稳态电路提供上述时钟信号。
5.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 还具备时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
6.根据权利要求2所述的扫描信号线驱动电路，其特征在于， 最终级的双稳态电路中的第I驱动部还具有第I终止用开关元件，上述终止信号被提供给上述第I终止用开关元件的控制端子，上述第I节点与上述第I终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I终止用开关元件的另一方导通端子，各双稳态电路中的上述第2驱动部还具有第2终止用开关元件，上述终止信号被提供给上述第2终止用开关元件的控制端子，上述第2节点与上述第2终止用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2终止用开关元件的另一方导通端子。
7.根据权利要求6所述的扫描信号线驱动电路，其特征在于， 最终级以外的各级的双稳态电路中的第I驱动部还具有上述第I终止用开关元件。
8.根据权利要求6所述的扫描信号线驱动电路，其特征在于， 最前级以外的各级的双稳态电路中的第2驱动部还具有启动用开关元件，上述启动用开关元件基于在各垂直扫描期间的开始的定时成为导通电平的启动信号，使上述第2节点的电位向导通电平变化。
9.根据权利要求8所述的扫描信号线驱动电路，其特征在于， 上述第I驱动部还具有第I节点开启用开关元件，上述第I节点开启用开关元件基于置位信号使上述第I节点的电位向导通电平变化， 最前级的双稳态电路中的上述置位信号是上述启动信号， 最前级以外的双稳态电路中的上述置位信号是该双稳态电路的前级的双稳态电路的输出信号。
10.根据权利要求9所述的扫描信号线驱动电路，其特征在于， 上述输出部还具有: 输出控制用开关元件，上述第I节点与上述输出控制用开关元件的控制端子连接，上述时钟信号被提供给上述输出控制用开关元件的一方导通端子，上述输出节点与上述输出控制用开关元件的另一方导通端子连接；以及 电容元件，上述输出控制用开关元件的上述控制端子与上述电容元件的一端连接，上述输出节点与上述电容元件的另一端连接。
11.根据权利要求10所述的扫描信号线驱动电路，其特征在于， 上述第2驱动部还具有第2节点关闭用开关元件，上述第2节点与上述第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2节点关闭用开关元件的另一方导通端子。
12.根据权利要求11所述的扫描信号线驱动电路，其特征在于， 在上述第2驱动部中，作为上述第2节点关闭用开关元件设有: 第I个第2节点关闭用开关元件，上述置位信号被提供给上述第I个第2节点关闭用开关元件的控制端子，上述第2节点与上述第I个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I个第2节点关闭用开关元件的另一方导通端子；以及 第2个第2节点关闭用开关元件，上述输出节点与上述第2个第2节点关闭用开关元件的控制端子连接，上述第2节点与上述第2个第2节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第2个第2节点关闭用开关元件的另一方导通端子。
13.根据权利要求11所述的扫描信号线驱动电路，其特征在于， 上述第2节点关闭用开关元件的控制端子与上述第I节点连接。
14.根据权利要求11所述的扫描信号线驱动电路，其特征在于， 最前级以外的各级的双稳态电路中的第2驱动部还具有第2节点开启用开关元件，上述第2节点开启用开关元件基于该双稳态电路的后级的双稳态电路的输出信号使上述第2节点的电位向导通电平变化。
15.根据权利要求11所述的扫描信号线驱动电路，其特征在于，上述时钟信号包括相位相互偏离I水平扫描期间的第I时钟信号和第2时钟信号， 对上述输出控制用开关元件的一方导通端子提供上述第I时钟信号， 上述第2驱动部还具有电荷补充用开关元件，上述电荷补充用开关元件基于上述第2时钟信号使上述第2节点的电位向导通电平变化。
16.一种显示装置，其特征在于， 具备: 显示部，其配置有多个扫描信号线； 扫描信号线驱动电路，其驱动上述多个扫描信号线；以及 显示控制电路，其对上述扫描信号线驱动电路提供周期性地重复导通电平和截止电平的时钟信号， 上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器具有相互级联连接的多个双稳态电路，基于上述时钟信号来依次激活上述多个双稳态电路的输出信号， 各双稳态电路具有: 第I驱动部，其与第I节点连接，基于接受的信号使该第I节点的电位变化； 第2驱动部，其与第2节点连接，基于接受的信号使该第2节点的电位变化；以及输出部，其与上述第I节点 和上述第2节点连接，在该第I节点的电位和该第2节点电位分别为导通电平和截止电平并且该第I驱动部接受的信号的电位为截止电平时，基于上述时钟信号输出激活的上述输出信号， 上述第I驱动部具有第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子， 上述输出部具有输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子， 上述第I驱动部和上述第2驱动部在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的电位和上述第2节点的电位分别维持为截止电平。
17.根据权利要求16所述的显示装置，其特征在于， 在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
18.根据权利要求17所述的显示装置，其特征在于， 上述扫描信号线驱动电路还包括时钟控制电路，上述时钟控制电路基于为了在上述移位寄存器中的最终级的双稳态电路的输出信号激活后使该输出信号非激活而电位为导通电平的终止信号，在上述规定期间中，使得停止对上述多个双稳态电路提供上述时钟信号。
19.根据权利要求17所述的显示装置，其特征在于， 上述显示控制电路在上述规定期间中停止对上述多个双稳态电路提供上述时钟信号。
20.根据权利要求17所述的显示装置，其特征在于， 在上述显示控制电路中，上述规定期间越长，上述时钟信号的频率越高。
21.根据权利要求16至20中的任一项所述的显示装置，其特征在于， 上述显示部和上述扫描信号线驱动电路一体地形成。
22.—种驱动方法， 由扫描信号线驱动电路驱动多个扫描信号线，上述扫描信号线驱动电路具备移位寄存器，上述移位寄存器包括相互级联连接的多个双稳态电路，基于从外部输入的周期性地重复导通电平和截止电平的时钟信号来依次激活上述多个双稳态电路的输出信号， 上述驱动方法的特征在于，具备: 在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第I节点的电位变化的步骤； 在各双稳态电路中接受信号，基于该信号使该双稳态电路中的第2节点的电位变化的步骤； 在上述第I节点的电位和上述第2节点的电位分别为导通电平和截止电平并且在使上述第I节点的电位变化的步骤中各双稳态电路接受的信号的电位为截止电平时，输出激活的上述输出信号的步骤， 各双稳态电路具有: 第I节点关闭用开关元件，上述第2节点与上述第I节点关闭用开关元件的控制端子连接，上述第I节点与上述第I节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述第I节点关闭用开关元件的另一方导通端子；以及 输出节点关闭用开关元件，上述第2节点与上述输出节点关闭用开关元件的控制端子连接，用于输出上述输出信号的输出节点与上述输出节点关闭用开关元件的一方导通端子连接，截止电平的电位被提供给上述输出节点关闭用开关元件的另一方导通端子， 在使上述第I节点的电位变化的步骤中，在各垂直扫描期间中的2个水平扫描期间以上的规定期间中将上述第I节点的`电位维持为截止电平， 在使上述第2节点的电位变化的步骤中，在上述规定期间中将上述第2节点的电位维持为截止电平。
23.根据权利要求22所述的驱动方法，其特征在于， 还具备如下步骤:在上述规定期间中，停止对上述多个双稳态电路提供上述时钟信号。
24.根据权利要求23所述的驱动方法，其特征在于， 上述规定期间越长，上述时钟信号的频率越高。
25.根据权利要求23所述的驱动方法，其特征在于， 在使上述第I节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第I节点的电位维持为截止电平， 在使上述第2节点的电位变化的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，还将上述第2节点的电位维持为截止电平， 在停止提供上述时钟信号的步骤中，在从电源接通后到最初的垂直扫描期间开始为止的期间，停止提供上述时钟信号。
【文档编号】G09G3/20GK103503057SQ201280019583
【公开日】2014年1月8日 申请日期:2012年5月16日 优先权日:2011年5月23日
【发明者】岩濑泰章 申请人:夏普株式会社
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1