画素单元及驱动电路的制作方法
【专利摘要】一种画素单元及驱动电路，画素单元包含一发光元件及一驱动电路，该驱动电路包括一第一晶体管、一第一开关、一第一电容器、及一控制模块，该第一开关用于接收一数据电压、电连接该第一晶体管的控制端、及接收一第一控制信号，该第一电容器电连接该第一晶体管的控制端，该控制模块电连接于该第一晶体管的第二端、该第一电容器、及该发光元件间，且接收该第一控制信号，并至少根据该第一控制信号，决定是否使该第一晶体管的第二端的电压值等同于该数据电压与该第一晶体管的临界电压的差值，再决定是否使该第一晶体管根据其控制端与第二端的跨压，产生一相关于该数据电压的驱动电流，以克服第一晶体管的临界电压及第一电源电压与第二电源电压的影响。
【专利说明】画素单元及驱动电路
【技术领域】
[0001]本实用新型涉及一种显示系统，特别是涉及一种显示系统中的画素单元及驱动电路。
【背景技术】
[0002]现今，利用如发光二极管(LED)和有机发光二极管(OLED)的发光元件作为光源，已是相当普遍的应用。而发光元件的亮度是根据流过其上的驱动电流来决定，因此，对于一用于驱动该发光元件的驱动电路来说，其中，用于产生该驱动电流的晶体管及电源电压的特性，往往对该发光元件的发光性能有最大的影响。
[0003]对于产生该驱动电流的晶体管来说，因为制程上会有均匀性问题，使得由数个发光元件与对应的驱动电路所组成的面板，其中，每个用于产生驱动电流的晶体管的临界电压都不相同，导致驱动电流有差异。此外，随着长时间的操作与使用，每个用于产生驱动电流的晶体管会有不同程度的劣化现象，也使得临界电压的偏移程度不一致，也导致驱动电流有差异。这些都会造成在相同的数据输入下，却产生不相等的驱动电流，而使得由这些发光元件与对应的驱动电路所组成的面板呈现亮度不均或烙印的现象。
[0004]另一方面，对于产生该驱动电流的电源电压来说，在由数个发光元件与对应的驱动电路所组成的面板中，提供该电源电压的数个信号线都具有导线电阻，使得每个驱动电路的电源电压发生不同程度的衰减效应(IR-drop)，将导致各驱动电路的驱动电流发生不同程度的下降，而使得由这些发光元件与对应的驱动电路所组成的面板也会呈现亮度不均的现象。
【发明内容】
[0005]本实用新型的目的在于提供一种不受产生驱动电流的晶体管的临界电压及电源电压衰减效应影响的画素单元及驱动电路。
[0006]本实用新型画素单元包含一驱动电路及一具有一第一端及一第二端的发光元件。驱动电路包括一第一晶体管、一第一开关、一第一电容器、及一控制模块。
[0007]第一晶体管包括一第一端、一第二端、及一控制端。第一开关包括接收一数据电压的一第一端、电连接第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据第一控制信号的控制，决定是否输出数据电压至第一晶体管的控制端。第一电容器包括电连接第一晶体管的控制端的一第一端，及一第二端。
[0008]控制模块电连接于第一晶体管的第二端、第一电容器的第二端、及发光元件的第一端间，且接收第一控制信号，控制模块根据第一控制信号的控制，决定是否使第一晶体管的控制端的电压变化追随第一晶体管的第二端的电压变化，使第一晶体管根据其控制端与第二端的跨压，产生相关于数据电压的一驱动电流。
[0009]较佳地，该控制模块包括:
[0010]一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；
[0011]一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及
[0012]一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换。
[0013]更佳地，该驱动电路还包括一第四开关，该第四开关包括接收一第二电源电压的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作:
[0014]在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关不导通，该数据电压经由该第一开关输出到该第一晶体管的控制端，且电压值为一第一电压值；
[0015]在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关导通，该第四开关将该第二电源电压输入至该第一晶体管的第一端，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；
[0016]在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关不导通，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及
[0017]在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关导通，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
[0018]较佳地，该控制模块包括:
[0019]一第二电容器，具有电连接该第一电容器的第二端的一第一端，及分别电连接该第一晶体管的第二端与该发光兀件的第一端的一第二端；及
[0020]一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。
[0021]更佳地，该驱动电路还包括一第四开关，该第四开关包括接收一第三控制信号的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作:
[0022]在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；[0023]在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；
[0024]在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关不导通，该第三控制信号为高电平，该数据电压输出到该第一晶体管Tl的控制端的大小为一第二电压值；及
[0025]在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
[0026]更佳地，该驱动电路的第一晶体管的第一端接收一第二控制信号，该画素单元根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作:
[0027]在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；
[0028]在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管Tl的临界电压的差值；
[0029]在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及
[0030]在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
[0031]较佳地，该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括:
[0032]一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；
[0033]一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及
[0034]一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换。
[0035]更佳地，画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作:
[0036]在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；
[0037]在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；
[0038]在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及
[0039]在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第三控制信号使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
[0040]较佳地，该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括:
[0041]一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；
[0042]一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及
[0043]一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。
[0044]更佳地，画素单元根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作:
[0045]在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；
[0046]在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；
[0047]在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及
[0048]在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，并使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
[0049]本实用新型驱动电路，该驱动电路包含:
[0050]一第一晶体管，包括一第一端、一第二端、及一控制端；
[0051]一第一开关，包括接收一数据电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该数据电压至该第一晶体管的控制端；
[0052]一第一电容器，包括电连接该第一晶体管的控制端的一第一端，及一第二端；及
[0053]一控制模块，电连接于该第一晶体管的第二端，及该第一电容器的第二端间，且接收该第一控制信号，该控制模块根据该第一控制信号的控制，决定是否使该第一晶体管的控制端的电压变化追随其第二端的电压变化，使该第一晶体管根据其控制端与第二端的跨压产生一相关于该数据电压的驱动电流。
[0054]本实用新型通过控制模块至少根据第一控制信号，产生相关于数据电压的驱动电流，而不受第一晶体管的临界电压及第一电源电压与第二电源电压的影响。
【专利附图】
【附图说明】
[0055]图1是一电路示意图，说明本实用新型画素单元的一第一较佳实施例；
[0056]图2是一时序图，辅助图1说明该第一较佳实施例；
[0057]图3是一电路示意图，说明该第一较佳实施例在一重置阶段的态样；
[0058]图4是一电路示意图，说明该第一较佳实施例在一补偿阶段的态样；
[0059]图5是一电路本意图，说明该第一较佳实施例在一规划阶段的态样；
[0060]图6是一电路本意图，说明该第一较佳实施例在一发光阶段的态样；
[0061]图7是一电路示意图，说明本实用新型画素单元的一第二较佳实施例；
[0062]图8是一时序图，辅助图7说明该第二较佳实施例；
[0063]图9是一电路示意图，说明本实用新型画素单元的一第三较佳实施例；
[0064]图10是一时序图，辅助图9说明该第三较佳实施例；
[0065]图11是一电路示意图，说明本实用新型画素单元的一第四较佳实施例；
[0066]图12是一时序图，辅助图11说明该第四较佳实施例；
[0067]图13是一电路示意图，说明本实用新型画素单元的一第五较佳实施例；及
[0068]图14是一时序图，辅助图13说明该第五较佳实施例。
【具体实施方式】
[0069]参阅图1，本实用新型画素单元的一第一较佳实施例，包含一发光元件91及一驱动电路71，发光兀件91具有一第一端及一第二端，驱动电路71包括一第一晶体管Tl、一第一开关SW1、一第一电容器Cl、一控制模块81、及一第四开关SW4。
[0070]第一晶体管Tl包括一第一端、一第二端、及一控制端。第一开关SWl包括接收一数据电压DATA的一第一端、电连接第一晶体管Tl的控制端的一第二端、及接收一第一控制信号SI的一控制端，且根据第一控制信号SI的控制，决定是否输出数据电压DATA至第一晶体管Tl的控制端。第一电容器Cl包括电连接第一晶体管Tl的控制端的一第一端，及一
AA- ~- Λ 山
弟一W O
[0071]控制模块81电连接于第一晶体管Tl的第二端、第一电容器Cl的第二端、及发光元件91的第一端间，且接收第一控制信号SI，控制模块81至少根据第一控制信号SI的控制，决定是否使第一晶体管Tl的控制端的电压变化追随第一晶体管Tl的第二端的电压变化，使第一晶体管Tl根据第一晶体管Tl的控制端与第二端的跨压，产生相关于数据电压DATA的一驱动电流。
[0072]控制模块81包括一第二电容器C2、一第二开关SW2、及一第三开关SW3。第二电容器C2具有电连接第一电容器Cl的第二端的一第一端，及电连接第一晶体管Tl的第二端的一第二端。第二开关SW2具有电连接第一电容器Cl的第二端的一第一端、接收一第一电源电压VSS的一第二端、及接收第一控制信号SI的一控制端，且根据第一控制信号SI的控制，于导通与不导通间切换。第三开关SW3具有电连接第一晶体管Tl的第二端的一第一端、电连接发光元件91的第一端的一第二端、及接收第二控制信号S2的一控制端，且根据第二控制信号S2的控制，于导通与不导通间切换。
[0073]第四开关SW4包括接收一第二电源电压VDD的一第一端、电连接第一晶体管Tl的第一端的一第二端、及接收一第三控制信号S3的一控制端，且根据第三控制信号S3的控制，于导通与不导通间切换。
[0074]定义第一晶体管Tl的控制端为A点，第一电容器Cl的第二端为B点，第一晶体管的第二端为C点。
[0075]在本实施例中，发光兀件91为有机发光二极管，第一晶体管Tl、第一开关SW1、第二开关SW2、第三开关SW3、及第四开关SW4可以用任何N型晶体管(NMOS)来实现。
[0076]参阅图2，是一时序图，辅助图1说明该第一较佳实施例。画素单元根据第一控制信号S1、第二控制信号S2及第三控制信号S3，在一重置阶段P1、一补偿阶段P2、一规划阶段P3、及一发光阶段P4操作，且为方便说明在以下图标中以画叉符号代表开关不导通。
[0077]图3是一电路示意图，说明该第一较佳实施例在一重置阶段Pl的态样。参阅图2与图3，在重置阶段Pl时，第一控制信号SI为高电平，使第一开关SWl与第二开关SW2导通，第二控制信号S2为高电平，使第三开关SW3导通，第三控制信号S3为低电平，使第四开关SW4不导通。数据电压DATA经由第一开关SWl输出到第一晶体管Tl的控制端，且电压值为一第一电压值Vo，使A点的电压Va为Vo，B点的电压Vb为VSS，C点的电压\为接近VSS。
[0078]图4是一电路示意图，说明该第一较佳实施例在一补偿阶段P2的态样。参阅图2与图4，在补偿阶段P2时，第一控制信号SI为高电平，使第一开关SWl与第二开关SW2导通，第二控制信号S2为低电平，使第三开关SW3不导通，第三控制信号S3为高电平，使第四开关SW4导通。数据电压DATA经由第一开`关SWl输出到第一晶体管Tl的控制端，且电压值为第一电压值Vo，第四开关SW4将第二电源电压VDD输入至第一晶体管Tl的第一端，且第一晶体管Tl根据第一电压值Vo,将第一晶体管Tl的第二端充电至第一电压值Vo与第一晶体管Tl的临界电压Vnu的差值，使得第一晶体管Tl因此关闭，且使A点的电压VaSVo，B点的电压Vb为VSS，C点的电压Vc为Vo-Vth, !。
[0079]图5是一电路示意图，说明该第一较佳实施例在一规划阶段P3的态样。参阅图2与图5，在规划阶段P3时，第一控制信号SI为高电平，使第一开关SWl与第二开关SW2导通，第二控制信号S2为低电平，使第三开关SW3不导通，第三控制信号S3为低电平，使第四开关SW4不导通。数据电压DATA输出到第一晶体管Tl的控制端的大小为一第二电压值Vdata,使A点的电压Va为Vdata。由于第二开关SW2导通且其第二端接收该第一电源电压VSS，使B点的电压Vb为VSS。由于第四开关SW4不导通，即使第一晶体管Tl的控制端与第二端的电压差大于其临界电压Vnu，也无法对C点充电，又因为第二开关SW2导通，第一电容器Cl与第二电容器C2未产生耦合效应，使C点的电压能保持与补偿状态P2相同，即Ve为Vo-Vmio第一电容器Cl与第二电容器C2在规划阶段P3时的跨压分别为VA_VB=Vdata_VSS、Vb-Vc=VSS- (Vo-Vth.丨。
[0080]图6是一电路本意图，说明该第一较佳实施例在一发光阶段P4的态样。参阅图2与图6，在发光阶段P4时，第一控制信号SI为低电平，使第一开关SWl与第二开关SW2不导通，第二控制信号S2为高电平，使第三开关SW3导通，第三控制信号S3为高电平，使第四开关SW4导通。由第二电源电压VDD经第四开关SW4、第一晶体管Tl、第三开关SW3而流向发光元件91的驱动电流，使C点的电压V。为第一电源电压VSS加上发光元件91导通时的跨压，即V。为VSS+VaED，Voled为发光元件91导通时的跨压。由于第一开关Sffl及第二开关SW2不导通，使发光阶段的第一电容器Cl及第二电容器C2的跨压能保持与规划阶段P3相同，即第一电容器Cl的跨压为VA-VB=Vdata-VSS，第二电容器C2的跨压为Vb-Vc=VSS-(Vo-Vthi1)。由C点、第一电容器Cl及第二电容器C2的跨压能得知B点的电压Vb为 VSS+ (VSS+V0LED) - (Vo-Vth, !)，A 点的电压 Va 为 Vdata+ (VSS+V0LED) - (Vo-Vth,:)。
[0081]由发光阶段P4的第一晶体管Tl根据其控制端及第二端的电压，也就是A点及C点电压，产生驱动电流为
[0082]K (VGS, rVTH, i)2 = K (Va-Vc-Vth,:)2
[0083]
【权利要求】
1.一种画素单兀，包含一发光兀件，该发光兀件具有一第一端及一第二端；其特征在于:该画素单元还包含: 一驱动电路，包括: 一第一晶体管，包括一第一端、一第二端、及一控制端； 一第一开关，包括接收一数据电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该数据电压至该第一晶体管的控制端； 一第一电容器，包括电连接该第一晶体管的控制端的一第一端，及一第二端；及 一控制模块，电连接于该第一晶体管的第二端、该第一电容器的第二端、及该发光元件的第一端间，且接收该第一控制信号，该控制模块至少根据该第一控制信号的控制，决定是否使该第一晶体管的控制端的电压变化追随该第一晶体管的第二端的电压变化，使该第一晶体管根据该第一晶体管的控制端与第二端的跨压，产生相关于该数据电压的一驱动电流。
2.根据权利要求1所述的画素单元，其特征在于:该控制模块包括: 一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端； 一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及 一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换。
3.根据权利要求2所述的画素单元，其特征在于:该驱动电路还包括一第四开关，该第四开关包括接收一第二电源电压的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作: 在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关不导通，该数据电压经由该第一开关输出到该第一晶体管的控制端，且电压值为一第一电压值； 在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关导通，该第四开关将该第二电源电压输入至该第一晶体管的第一端，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值； 在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关不导通，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及 在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关导通，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
4.根据权利要求1所述的画素单元，其特征在于:该控制模块包括: 一第二电容器，具有电连接该第一电容器的第二端的一第一端，及分别电连接该第一晶体管的第二端与该发光元件的第一端的一第二端；及 一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。
5.根据权利要求4所述的画素单元，其特征在于:该驱动电路还包括一第四开关，该第四开关包括接收一第三控制信号的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作: 在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值； 在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值； 在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关不导通，该第三控制信号为高电平，该数据电压输出到该第一晶体管Tl的控制端的大小为一第二电压值；及 在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
6.根据权利要求4所述的画素单元，其特征在于:该驱动电路的第一晶体管的第一端接收一第二控制信号，该画素单元根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作: 在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值； 在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管Tl的临界电压的差值； 在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及 在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
7.根据权利要求1所述的画素单元，其特征在于:该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括:一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端； 一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及 一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换。
8.根据权利要求7所述的画素单元，其特征在于:根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作: 在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值； 在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值； 在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及 在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第三控制信号使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
9.根据权利要求1所述的画素单元，其特征在于:该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括: 一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端； 一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及 一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。
10.根据权利要求9所述的画素单元，其特征在于:根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作: 在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值； 在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值； 在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及 在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，并使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。
11.一种驱动电路，其特征在于:该驱动电路包含: 一第一晶体管，包括一第一端、一第二端、及一控制端； 一第一开关，包括接收一数据电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该数据电压至该第一晶体管的控制端； 一第一电容器，包括电连接该第一晶体管的控制端的一第一端，及一第二端；及 一控制模块，电连接于该第一晶体管的第二端，及该第一电容器的第二端间，且接收该第一控制信号，该控制模块根据该第一控制信号的控制，决定是否使该第一晶体管的控制端的电压变化追随其第二端的电压变化，使该第一晶体管根据其控制端与第二端的跨压产生一相关于该数据电压的驱动电流。
【文档编号】G09G3/32GK203607086SQ201320775513
【公开日】2014年5月21日 申请日期:2013年11月28日 优先权日:2013年11月28日
【发明者】刘维钧, 张祖强, 刘振宇 申请人:宸鸿光电科技股份有限公司