Gip电路及其驱动方法以及显示面板的制作方法
【专利摘要】本发明的GIP电路，包括驱动电路，所述驱动电路包括一第一电路和一第二电路，所述第一电路包括第一晶体管、第二晶体管、第三晶体管和第一电容，所述第二电路包括第四晶体管、第五晶体管、第六晶体管和第二电容。本发明中，GIP电路的第一发射控制线、第一扫描线、第二发射控制线与第二扫描线之间的信号相互独立，从而提高了GIP电路的可靠性；GIP电路的第一发射控制线与第一扫描线、第二发射控制线与第二扫描线之间具有固定的时间关系，使得显示面板的点屏效果更好。
【专利说明】GIP电路及其驱动方法以及显示面板
【技术领域】
[0001]本发明涉及OLED显示领域，尤其涉及一种GIP电路及其驱动方法以及显示面板。
【背景技术】
[0002]OLED(Organic Light-Emitting D1de，有机发光二极管)显示装置以其具有的重量轻、体积小、厚度薄等特点，已广泛地应用在各种尺寸的终端显示设备中，近几年，随着科学技术的发展，出现了一种将OLED显示装置的栅极驱动器通过掩模板镀膜技术直接制作在玻璃基板上的新型技术一一GIP(Gate in Panel，门面板)技术。目前，GIP技术是把扫描芯片集成在OLED面板上的技术，可以达到节省扫描芯片，降低材料成本、减少工艺数量并缩短工艺时间，从而降低液晶面板成本、实现更窄边框的目的。
[0003]现有技术中的GIP电路的电路图参考图1所示，GIP电路包括第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5。第一时钟信号线XCK连接第一晶体管Tl的栅极和第三晶体管T3的栅极，第二时钟信号线CK连接第二晶体管T2的源极。第一栅极线Vgh连接第四晶体管T4的源极和第五晶体管T5的源极，第二栅极线Vgl连接第三晶体管T3的源极。一般的，显示面板中包括多级GIP电路，第η级GIP电路的第一晶体管Tl的源极连接一输入信号线SIN (η)，为第η级电路的输入信号。第η级GIP电路的第二晶体管Τ2的漏极连接第η级电路的输出信号线，并且，第η级GIP电路的输出信号作为第η+1级GIP电路的输入信号SIN(η+1)。
[0004]现有技术中GIP电路驱动的波形图参考图2所示，第一栅极线Vgh为高电平，第二栅极线Vgl为低电平，第一时钟信号线XCK和第二时钟信号线CK分别输出高低电平相反的数字信号。在第一时钟信号线XCK跳变为低电平时，第I级GIP电路输入信号线SIN(I)级输入一低电平，在第二时钟信号线CK跳变为低电平时，第I级GIP电路输出低电平，作为第
2级GIP电路的输入信号SIN(2)，并以此类推，第η级电路的输出信号作为第η+1级电路的输入信号。然而，如果某一级电路的输出信号异常，则会导致后续的所有信号异常，给显示面板带来严重不良。此外，现有技术中的GIP电路结构复杂，工艺难度大。
【发明内容】
[0005]本发明的目的在于，提供一种GIP电路及其驱动方法，上一级GIP电路和下一级GIP电路之间的信号相互独立，使GIP电路简单，并避免出现某一级信号异常导致后续信号异常的情况。
[0006]为解决上述技术问题，本发明提供一种GIP电路，包括驱动电路，所述驱动电路包括一第一电路和一第二电路；
[0007]所述第一电路包括:第一晶体管，连接在第一栅极线与第一节点之间，其栅极连接到第一发射控制线；第二晶体管，连接在所述第一栅极线与第一扫描线之间，其栅极连接到所述第一发射控制线；第三晶体管，连接在第二栅极线与所述第一扫描线之间，其栅极连接到所述第一节点；以及第一电容，连接在第一时钟信号线与所述第一节点之间；
[0008]所述第二电路包括:第四晶体管，连接在所述第一栅极线和第二节点之间，其栅极连接到第二发射控制线；第五晶体管，连接在所述第一栅极线和第二扫描线之间，其栅极连接到所述第二发射控制线；第六晶体管，连接在所述第二栅极线与所述第二扫描线之间，其栅极连接到所述第二节点；以及第二电容，连接在所述第二节点与第二时钟信号线之间。
[0009]可选的，所述第一晶体管至所述第六晶体管均为P型薄膜晶体管。
[0010]可选的，所述第一晶体管和所述第二晶体管均通过所述第一发射控制线控制，所述第四晶体管和第五晶体管均通过所述第二发射控制线控制。
[0011]可选的，所述第三晶体管通过所述第一时钟信号线控制，所述第六晶体管通过所述第二时钟信号线控制。
[0012]可选的，所述GIP电路包括多个所述驱动电路重复排列，所述每个驱动电路分别与第一栅极线、第二栅极线、第一时钟信号线以及第二时钟信号线连接。
[0013]可选的，所述第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平。
[0014]相应的，本发明还提供一种上述GIP电路的驱动方法，扫描周期包括第一时间段、第二时间段、第三时间段和第四时间段，第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平，其中，
[0015]第一电路中:
[0016]在第一时间段内，第一发射控制线提供的控制信号为低电平，第一晶体管和第二晶体管打开，第三晶体管关闭，第一扫描线输出高电平；
[0017]在第二时间段内，第一发射控制线提供的控制信号为高电平，第一晶体管和第二晶体管均关闭，第一时钟信号线提供的时钟信号为高电平，第一电容充电，使得第一节点保持高电平，第三晶体管关闭，第一扫描线输出高电平；
[0018]在第三时间段内，第一发射控制线提供的控制信号为高电平，第一晶体管和第二晶体管均关闭，第一时钟信号线提供的时钟信号为低电平，第一电容放电，使得第一节点为低电平，第三晶体管打开，第一扫描线输出低电平；
[0019]在第四时间段内，第一发射控制线提供的控制信号为低电平，第一晶体管和第二晶体管打开，第三晶体管关闭，第一扫描线输出高电平；
[0020]第二电路中:
[0021]在第一时间段和第二时间段内，第二发射控制线提供的控制信号为低电平，第四晶体管和第五晶体管打开，第六晶体管关闭，第二扫描线输出高电平；
[0022]在第三时间段内，第二发射控制线提供的控制信号为高电平，第四晶体管和第五晶体管均关闭，第二时钟信号线提供的时钟信号为高电平，第二电容充电，使得第二节点保持高电平，第六晶体管关闭，第二扫描线输出高电平；
[0023]在第四时间段内，第二发射控制线提供的控制信号为高电平，第四晶体管和第五晶体管均关闭，第二时钟信号线提供的时钟信号为低电平，第二电容放电，使得第二节点为低电平，第六晶体管打开，第二扫描线输出低电平。
[0024]可选的，在第三时间段与第四时间段之间还包括第五时间段，在第五时间内段内，第一发射控制线提供的控制信号为高电平，第一时钟信号线提供的信号由低电平变为高电平，第一扫描线输出低电平。
[0025]可选的，在第四时间段之后还包括第六时间段，在第六时间内段内，第二发射控制线提供的控制信号为高电平，第二时钟信号线提供的信号由低电平变为高电平，第二扫描线输出低电平。
[0026]本发明还提供一种显示面板，包括OLED像素驱动电路以及上述的GIP电路，所述OLED像素驱动电路采用所述GIP电路的第一扫描线和第二扫描线输出的信号作为栅极驱动信号，所述OLED像素驱动电路的发光控制信号作为所述GIP电路的第一发射控制线和第一发射控制线的输入信号。
[0027]与现有技术相比，本发明提供的GIP电路，通过在驱动电路中设置第一电路和第二电路，其中，第一电路中的第一扫描线与第二电路中的第二扫描线之间相互独立，从而避免出现某一级信号异常导致后续信号异常的情况，此外，本发明中的GIP电路结构简单，可以减少晶体管的数以及电路中的走线。
【专利附图】
【附图说明】
[0028]图1为现有技术中GIP电路的电路图；
[0029]图2为现有技术中GIP电路的驱动波形信号图；
[0030]图3为本发明GIP电路的电路图；
[0031]图4为本发明GIP电路的驱动波形信号图。
【具体实施方式】
[0032]下面将结合示意图对本发明的GIP电路及其驱动方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0033]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0034]本发明的核心思想在于，显示面板中具有OLED像素驱动电路以及GIP电路，GIP电路中的输出信号作为OLED像素驱动电路的栅极驱动信号，OLED像素驱动电路的发光控制信号作为GIP电路中的输入信号。GIP电路中的第一电路的输出信号与第二电路的输入信号相互之间独立，使得第一电路与第二电路之间相互之间不影响，因此，可以提高GIP电路以及像素驱动电路的可靠性。并且，驱动过程中，GIP电路的输出信号与输入信号之间具有固定的时间关系，使得显示面板的点屏效果更好。
[0035]以下结合图3-图4对本发明的GIP电路及其驱动方法进行具体的描述。
[0036]本发明提供GIP电路，包括驱动电路1，所述驱动电路I包括以第一电路10和一第二电路20。所述第一电路10包括第一晶体管Tl、第二晶体管T2、第三晶体管T3以及一第一电容Cl。其中，第一晶体管Tl连接在第一栅极线Vgh与第一节点A之间，其栅极连接到第一发射控制线EMl ;第二晶体管T2连接在所述第一栅极线Vgh与第一扫描线Scanl之间，其栅极连接到所述第一发射控制线EMl ;第三晶体管T3连接在第二栅极线Vgl与所述第一扫描线Scanl之间，其栅极连接到所述第一节点A ;第一电容Cl连接在第一时钟信号线XCK与所述第一节点A之间。其中，第一晶体管Tl和所述第二晶体管T2均通过所述第一发射控制线EMl控制，所述第三晶体管T3通过所述第一时钟信号线XCK控制。
[0037]所述第二电路20包括第四晶体管T4、第五晶体管T5、第六晶体管T6以及第二电容C2。其中，第四晶体管T4连接在第一栅极线Vgh与第二节点B之间，其栅极连接到第二发射控制线EM2 ;第五晶体管T5连接在所述第一栅极线Vgh与第二扫描线Scan2之间，其栅极连接到所述第二发射控制线EM2 ;第六晶体管T6连接在第二栅极线Vgl与所述第二扫描线Scan2之间，其栅极连接到所述第二节点B ;第二电容C2连接在第二时钟信号线CK与所述第二节点B之间。其中，所述第四晶体管T4和第五晶体管T5均通过所述第二发射控制线EM2控制，所述第六晶体管T6通过所述第二时钟信号线CK控制。
[0038]可以理解的是，所述GIP电路包括多个所述驱动电路I重复排列，分别与第一栅极线Vgh、第二栅极线Vgl、第一时钟信号线XCK以及第二时钟信号线CK连接。
[0039]参考图4所示，作为本发明的另一面，本发明还提供一种以上所述的GIP电路的驱动方法。在本发明的驱动方法中，所述第一栅极线Vgh —直处于高电平，第二栅极线Vgl —直处于低电平。本发明的驱动方法的扫描周期包括第一时间段tl、第二时间段t2、第三时间段t3以及第四时间段t4。
[0040]以下分别对第一电路10和第二电路20的每个时间段的状态进行描述:
[0041]第一电路10:
[0042]在第一时间段tl内，第一发射控制线EMl提供的控制信号为低电平，此时，第一晶体管T1和第二晶体管T2打开，第一栅极线Vgh的输出信号通过第一晶体管Tl输入第一节点A，第三晶体管T3的栅极电压为高电平，第三晶体管T3关闭，此外，第一扫描线scanl直接与第一栅极线Vgh导通，第一扫描线scanl输出高电平；
[0043]在第二时间段t2内，第一发射控制线EMl提供的控制信号由低电平变为高电平，第一晶体管Tl和第二晶体管T2均关闭，第一时钟信号线XCK提供的时钟信号为高电平，此时，第一电容Cl充电，使得第一节点A保持高电平，第三晶体管T3的栅极为高电平而关闭。在第二时间段t2内，由于第一扫描线scanl中存在寄生电容(图中为不出)使得第一扫描线scanl保持第一时间段tl的状态而输出高电平。
[0044]在第三时间段t3内，第一发射控制线EMl提供的控制信号为高电平，第一晶体管Tl和第二晶体管T2均关闭，第一时钟信号线XCK提供的时钟信号由高电平跳变为低电平，第一电容Cl放电，使得第一节点A的电位拉低为低电平，第三晶体管T3的栅极为低电平而打开，此时，第一扫描线scanl与第二栅极线Vgl导通而输出低电平。
[0045]在第四时间段t4内，第一发射控制线EMl提供的控制信号为低电平，第一晶体管Tl和第二晶体管T2打开，第一扫描线scanl通过第五晶体管T2与第一栅极线Vgh导通而输出高电平。第四时间段t4内，第一电路10的状态与第一时间段tl的状态相同。
[0046]较佳的，在第三时间段t3与第四时间段t4之间，本发明的驱动方法还包括一第五时间段t5，在第五时间段t5内，第一发射控制线EMl提供的控制信号为高电平，此时第一晶体管Tl和第二晶体管T2关闭，第一时钟信号线XCK提供的信号由低电平跳变为高电平，第三晶体管T3关闭。第一扫描线scanl中存在寄生电容(图中未不)使得第一扫描线scanl保持第三时间段t3的状态而输出低电平。当进入第四时间段t4，第一发射控制线EMl由高电平跳变为低电平，第一晶体管Tl和第二晶体管T2打开，第一扫描线scanl输出高电平。
[0047]第二电路20:
[0048]在第一时间段tl和第二时间段t2内，第二发射控制线EM2提供的控制信号为低电平，第四晶体管T4和第五晶体管T5打开，第二节点B为高电平，则第六晶体管T6关闭，第二扫描线scan2输出高电平。
[0049]在第三时间段t3内，第二发射控制线EM2提供的控制信号为高电平，第四晶体管T4和第五晶体管T5均关闭，第二时钟信号线CK提供的时钟信号为高电平，第二电容C2充电，使得第二节点B保持高电平，第六晶体管T6关闭。可以理解的是，在第三时间段t3内，由于第二扫描线scan2中同样存在寄生电容(图中为示出)使得第二扫描线scan2保持第二时间段t2的状态而输出高电平。
[0050]在第四时间段t4内，第二发射控制线EM2提供的控制信号保持高电平，第四晶体管T4和第五晶体管T5关闭，第二时钟信号线CK提供的时钟信号由高电平跳变为低电平，第二电容C2放电，使得第二节点B为低电平，第六晶体管T6打开，第二扫描线scan2通过第六晶体管T6与第二栅极线Vgl连通输出低电平。
[0051]较佳的，在第四时间段t4之后还包括第六时间段t6，在第六时间内段t6内，第二发射控制线EM2提供的控制信号保持高电平，第四晶体管T4与第五晶体管T5关闭，第二时钟信号线CK提供的信号由低电平跳变为高电平。同样的，在第四时间段t4内，由于第二扫描线scan2中存在的寄生电容使得第二扫描线scan2保持第四时间段t4的状态而输出低电平。而当第六时间段t6之后，第二发射控制线EM2提供的控制信号由高电平跳变为低电平，第二时钟信号线CK保持高电平，第四晶体管T4与第五晶体管T5打开，第六晶体管T6关闭，第二扫描线scan2输出高电平。
[0052]GIP电路中的第二电路20的驱动方法与第一电路10的驱动方法相似，使得GIP第一电路10与第二电路20输出信号到OLED像素电路。
[0053]需要说明的是，本发明中采用第一电路10与第二电路20均采用三个晶体管和一个电容，相对于现有技术，减少了晶体管的数量，并且减少了现有技术中的SIN的输入走线，减少芯片的面积，使得通过本发明的GIP电路可以实现更窄边框的显示面板。
[0054]一般的，显示面板中具有OLED像素驱动电路以及GIP电路，因此，本发明还提供一种显不面板，GIP电路中的第一扫描线scanl和第二扫描线scan2的输出信号作为OLED像素驱动电路中的栅极驱动信号，OLED像素驱动电路的发光控制信号作为GIP电路中的第一发射控制信号EMl和第二发射控制信号EM2。本发明的显示面板中，所述GIP电路中的第一电路10的输出信号与第二电路20的输入信号相互之间独立，互不影响，从而提高了 GIP电路以及像素驱动电路的可靠性。
[0055]此外，GIP电路的第一发射控制线EMl与第一扫描线scanl、第二发射控制线EM2与第二扫描线scan2之间具有固定的时间关系，使得显示面板的点屏效果更好。
[0056]可以理解的是，本发明的GIP电路既可以用于液晶显示面板(Liquid CrystalDisplay，IXD)，也可以用于主动矩阵有机发光二极体面板(Active Matrix/Organic LightEmitting D1de，AMOLED)，只要可以实现本发明GIP电路中的每一级电路的信号之间相互独立互不影响，提高显示面板的可靠性以及显示效果，亦在本发明保护的思想范围之内。
[0057]综上所述，本发明提供的GIP电路及其驱动方法中，GIP电路中的第一电路10的输出信号与第二电路20的输入信号相互之间独立，使得第一电路10与第二电路20之间相互之间不影响，因此，可以提高GIP电路可靠性。并且，本发明提供的显示面板中，GIP电路的输出信号与输入信号之间具有固定的时间关系，使得显示面板的点屏效果更好。
[0058]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种GIP电路，其特征在于，包括驱动电路，所述驱动电路包括一第一电路和一第二电路； 所述第一电路包括:第一晶体管，连接在第一栅极线与第一节点之间，其栅极连接到第一发射控制线；第二晶体管，连接在所述第一栅极线与第一扫描线之间，其栅极连接到所述第一发射控制线；第三晶体管，连接在第二栅极线与所述第一扫描线之间，其栅极连接到所述第一节点；以及第一电容，连接在第一时钟信号线与所述第一节点之间； 所述第二电路包括:第四晶体管，连接在所述第一栅极线和第二节点之间，其栅极连接到第二发射控制线；第五晶体管，连接在所述第一栅极线和第二扫描线之间，其栅极连接到所述第二发射控制线；第六晶体管，连接在所述第二栅极线与所述第二扫描线之间，其栅极连接到所述第二节点；以及第二电容，连接在所述第二节点与第二时钟信号线之间。
2.如权利要求1所述的GIP电路，其特征在于，所述第一晶体管至所述第六晶体管均为P型薄膜晶体管。
3.如权利要求1所述的GIP电路，其特征在于，所述第一晶体管和所述第二晶体管均通过所述第一发射控制线控制，所述第四晶体管和第五晶体管均通过所述第二发射控制线控制。
4.如权利要求1所述的GIP电路，其特征在于，所述第三晶体管通过所述第一时钟信号线控制，所述第六晶体管通过所述第二时钟信号线控制。
5.如权利要求1所述的GIP电路，其特征在于，所述GIP电路包括多个所述驱动电路重复排列，所述每个驱动电路分别与第一栅极线、第二栅极线、第一时钟信号线以及第二时钟信号线连接。
6.如权利要求1所述的GIP电路，其特征在于，所述第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平。
7.一种如权利要求1-6任意一项所述的GIP电路的驱动方法，其特征在于，扫描周期包括第一时间段、第二时间段、第三时间段和第四时间段，第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平，其中， 第一电路中: 在第一时间段内，第一发射控制线提供的控制信号为低电平，第一晶体管和第二晶体管打开，第三晶体管关闭，第一扫描线输出高电平； 在第二时间段内，第一发射控制线提供的控制信号为高电平，第一晶体管和第二晶体管均关闭，第一时钟信号线提供的时钟信号为高电平，第一电容充电，使得第一节点保持高电平，第三晶体管关闭，第一扫描线输出高电平； 在第三时间段内，第一发射控制线提供的控制信号为高电平，第一晶体管和第二晶体管均关闭，第一时钟信号线提供的时钟信号为低电平，第一电容放电，使得第一节点为低电平，第三晶体管打开，第一扫描线输出低电平； 在第四时间段内，第一发射控制线提供的控制信号为低电平，第一晶体管和第二晶体管打开，第三晶体管关闭，第一扫描线输出高电平； 第二电路中: 在第一时间段和第二时间段内，第二发射控制线提供的控制信号为低电平，第四晶体管和第五晶体管打开，第六晶体管关闭，第二扫描线输出高电平； 在第三时间段内，第二发射控制线提供的控制信号为高电平，第四晶体管和第五晶体管均关闭，第二时钟信号线提供的时钟信号为高电平，第二电容充电，使得第二节点保持高电平，第六晶体管关闭，第二扫描线输出高电平； 在第四时间段内，第二发射控制线提供的控制信号为高电平，第四晶体管和第五晶体管均关闭，第二时钟信号线提供的时钟信号为低电平，第二电容放电，使得第二节点为低电平，第六晶体管打开，第二扫描线输出低电平。
8.如权利要求7所述的GIP电路的驱动方法，其特征在于，在第三时间段与第四时间段之间还包括第五时间段，在第五时间内段内，第一发射控制线提供的控制信号为高电平，第一时钟信号线提供的信号由低电平变为高电平，第一扫描线输出低电平。
9.如权利要求7所述的GIP电路的驱动方法，其特征在于，在第四时间段之后还包括第六时间段，在第六时间内段内，第二发射控制线提供的控制信号为高电平，第二时钟信号线提供的信号由低电平变为高电平，第二扫描线输出低电平。
10.一种显示面板，包括OLED像素驱动电路以及如权利要求1-6任意一项所述的GIP电路，其特征在于，所述OLED像素驱动电路采用所述GIP电路的第一扫描线和第二扫描线输出的信号作为栅极驱动信号，所述OLED像素驱动电路的发光控制信号作为所述GIP电路的第一发射控制线和第一发射控制线的输入信号。
【文档编号】G09G3/32GK104464642SQ201410843334
【公开日】2015年3月25日 申请日期:2014年12月30日 优先权日:2014年12月30日
【发明者】胡小叙, 刘青刚, 魏朝刚 申请人:昆山国显光电有限公司