电压保持电路及驱动方法、GOA单元和电路、显示面板与流程

本发明涉及显示技术领域，尤其涉及一种电压保持电路及驱动方法、GOA单元和电路、显示面板。

背景技术：

薄膜晶体管液晶显示屏(英文全程：Thin Film Transistor Liquid Crystal Display，简称：TFT-LCD)目前已在显示器、手机、数码相机、电子相框等电子产品中得到了广泛的应用。为了进一步的实现人机互动，提高用户体验，现有技术中还提出了触控式显示面板，而内嵌式触控(英文全称：In Cell Touch)显示面板集成触控面板功能和显示功能于一体，具体轻薄、低成本等优点，更是嵌式触控显示面板的主流发展方向。

通常，内嵌式触控显示面板采用分时驱动的方式进行驱动。具体的，内嵌式触控显示面板将一帧时间划分为显示阶段和触控阶段，在显示阶段逐行向各栅线中输入栅极驱动信号，显示面板进行显示，此阶段中不进行触控驱动信号的输出；在触控阶段向触控驱动电极输入触控驱动信号，显示面板进行触控感应，此阶段中暂停栅极驱动信号的输入，进入下一个显示阶段时继续进行栅极驱动信号的输入。通常，栅极驱动信号的输入通过集成栅极驱动电路(英文：Gate Drive On Array，简称:GOA)进行。GOA电路包括多个GOA单元，每一个GOA单元连接一条栅线，用于向与其连接的栅线中输入栅极驱动信号。触控显示过程中，若第n级GOA单元输出栅极驱动信号后进入触控阶段，则在触控阶段结束进入下一次显示阶段时需要保证第n+1级GOA单元可以正常输出栅极驱动信号。而保证第n+1级GOA单元可以正常输出栅极驱动信号的关键点在于保证在触控阶段结束时第n+1级GOA单元中的上拉结点仍保持高电平。然而，由于触控阶段时间较长且TFT截至后仍会有少量电荷流过，因此触控阶段结束后第一个需要输出栅极驱动信号的GOA单元的上拉结点可能变为低电平。

技术实现要素：

本发明的实施例提供一种电压保持电路、GOA单元、GOA电路以及显示面板，用于解决现有技术中节点的电压可能无法保持的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种电压保持电路，包括：第一控制单元、第二控制单元以及输出单元；

所述第一控制单元连接第一电平端、第二电平端、第一节点以及电压保持结点，用于在所述电压保持结点的电压的控制下将所述第一节点的电压与所述第一电平端的电压拉齐或者将所述第一节点的电压与所述第二电平端的电压拉齐；

所述第二控制单元连接控制信号输入端、第二节点、所述第一电平端、所述第二电平端以及所述第一节点，用于在所述控制信号输入端输入的控制信号和所述第一节点的电压的控制下将所述第二节点的电压与所述第一电平端的电压拉齐或者将所述第二节点的电压与所述第二电平端的电压拉齐；

所述输出单元连接所述第一电平端、所述第二节点以及所述电压保持结点，用于在所述第二节点的电压的控制下向所述电压保持结点输入所述第一电平端的电压。

可选的，所述第一控制单元包括：第一晶体管和第二晶体管；

所述第一晶体管的第一极连接所述第一电平端，所述第一晶体管的第二极连接所述第一节点，所述第一晶体管的栅极连接所述第一晶体管的第一极；

所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极连接所述第二电平端，所述第二晶体管的栅极连接所述电压保持结点。

可选的，所述第二控制单元包括：第三晶体管和第四晶体管；

所述第三晶体管的第一极连接所述第一电平端，所述第三晶体管的第二极连接所述第二节点，所述第三晶体管的栅极连接所述控制信号输入端；

所述第四晶体管的第一极连接所述第二节点，所述第四晶体管的第二极连接所述第二电平端，所述第四晶体管的栅极连接所述第一节点。

可选的，所述输出单元包括：第五晶体管；

所述第五晶体管的第一极连接所述第一电平端，所述第五晶体管的第二极连接所述GOA单元的上拉节点，所述第五晶体管的栅极连接所述第二节点。

可选的，各个晶体管均为N型晶体管。

第二方面，提供一种电压保持电路的驱动方法，用于驱动第一方面任一项所述的电压保持电路；所述方法包括：

第一阶段，第一控制单元在电压保持结点的电压的控制下将第一节点的电压与第二电平端的电压拉齐；第二控制单元在控制信号输入端输入的控制信号和第一节点的电压的控制下将第二节点的电压与第一电平端的电压拉齐；

第二阶段，第一控制单元在电压保持结点的电压的控制下保持第一节点的电压；第二控制单元在控制信号输入端输入的控制信号和第一节点的电压的控制下保持第二节点的电压；输出单元在所述第二节点的电压的控制下通过第一电平端对电压保持结点进行充电；

第三阶段，第一控制单元在电压保持结点的电压的控制下将第一节点的电压与第一电平端的电压拉齐；第二控制单元在控制信号输入端输入的控制信号和第一节点的电压的控制下将第二节点的电压与第二电平端的电压拉齐。

第三方面，提供一种GOA单元，所述GOA单元包括：信号输入端、时钟信号端、栅极驱动信号输出端、上拉结点、复位信号端以及第一方面任一项所述的电压保持电路；

其中，所述上拉结点连接所述电压保持电路的电压保持节点。

第四方面，提供一种GOA电路，包括多个级联的第三方面所述的GOA单元；

第1级GOA单元的信号输入端连接起始信号端，所述第1级GOA单元的复位信号端连接第2级GOA单元的信号输出端，所述第1级GOA单元的信号输出端连接第2级GOA单元的信号输入端；

第n级GOA单元的信号输入端连接第n-1级GOA单元的信号输出端，所述第n级GOA单元的复位信号端连接第n+1级GOA单元的信号输出端，所述第n级GOA单元的信号输出端连接第n+1级GOA单元的信号输入端；

其中，n为大于1的正整数。

可选的，第n级GOA单元的电压保持电路的控制信号输入端连接第n-1级GOA单元的信号输出端。

第五方面，提供一种显示面板，包括第四方面任一项所述的GOA电路。

本发明实施例提供的电压保持电路，包括第一控制单元、第二控制单元以及输出单元，其中第一控制单元能够将第一节点的电压与第一电平端的电压拉齐或者将第一节点的电压与第二电平端的电压拉齐，第二控制单元能够将第二节点的电压与第一电平端的电压拉齐或者将第二节点的电压与第二电平端的电压拉齐，输出单元能够在第二节点的电压的控制下向电压保持结点输入第一电平端的电压，即上述实施例可以通过电压保持结点的电压控制第一节点的电压，然后通过第一节点的电压以及控制信号输入端输入的控制信号控制第二节点的电压，最后在第二节点的电压控制下通过第一电平端向电压保持结点充电，所以本发明实施例可以在电压保持结点为高电平时保持电压保持结点的高电平，即通过上述电压保持电路可以解决现有技术中节点电压可能无法保持的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的实施例提供的电压保持电路的示意性结构图；

图2为本发明的实施例提供的电压保持电路的电路图；

图3为本发明的实施例提供的电压保持电路的驱动方法的步骤流程图；

图4为本发明的实施例提供的电压保持电路的扫描信号的时序状态示意图；

图5为本发明的实施例提供的GOA单元的示意性结构图；

图6为本发明的实施例提供的GOA电路的示意性结构图；

图7为本发明的实施例提供的GOA电路的扫描信号的时序状态示意图；

图8为本发明的实施例提供的另一种GOA电路的示意性结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止；N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

此外，还需要说明的是，本申请中的“第一”、“第二”等字样仅仅是为了对功能和作用基本相同的相同项或相似项进行区分，“第一”、“第二”等字样并不是在对数量和执行次序进行限定。

本发明的实施例提供一种电压保持电路，具体的，参照图1所示，该电压保持电路包括：第一控制单元11、第二控制单元12以及输出单元13。

其中，第一控制单元11连接第一电平端V1、第二电平端V2、第一节点a以及电压保持结点PU1，用于在电压保持结点PU1的电压的控制下将第一节点a的电压与第一电平端V1的电压拉齐或者将第一节点a的电压与第二电平端V2的电压拉齐。

第二控制单元12连接控制信号输入端Input、第二节点b、第一电平端V1、第二电平端V2以及第一节点a，用于在控制信号输入端Input输入的控制信号和第一节点a的电压的控制下将第二节点b的电压与第一电平端V1的电压拉齐或者将第二节点b的电压与第二电平端V2的电压拉齐。

输出单元13连接第一电平端V1、第二节点b以及电压保持结点PU1，用于在第二节点b的电压的控制下向电压保持结点PU1输入第一电平端V1的电压。

本发明实施例提供的电压保持电路，包括第一控制单元、第二控制单元以及输出单元，其中第一控制单元能够将第一节点的电压与第一电平端的电压拉齐或者将第一节点的电压与第二电平端的电压拉齐，第二控制单元能够将第二节点的电压与第一电平端的电压拉齐或者将第二节点的电压与第二电平端的电压拉齐，输出单元能够在第二节点的电压的控制下向电压保持结点输入第一电平端的电压，即上述实施例可以通过电压保持结点的电压控制第一节点的电压，然后通过第一节点的电压以及控制信号输入端输入的控制信号控制第二节点的电压，最后在第二节点的电压控制下通过第一电平端向电压保持结点充电，所以本发明实施例可以在电压保持结点为高电平时保持电压保持结点的高电平，即通过上述电压保持电路可以解决现有技术中节点电压可能无法保持的问题。

进一步的，参照图2所示，第一控制单元11包括：第一晶体管T1和第二晶体管T2；

第一晶体管T1的第一极连接第一电平端V1，第一晶体管T1的第二极连接第一节点a，第一晶体管T1的栅极连接第一晶体管T1的第一极；

第二晶体管T2的第一极连接第一节点a，第二晶体管T2的第二极连接第二电平端V2，第二晶体管T2的栅极连接电压保持结点PU1。

第二控制单元12包括：第三晶体管T3和第四晶体管T4；

第三晶体管T3的第一极连接第一电平端V1，第三晶体管的第二极连接第二节点b，第三晶体管T3的栅极连接控制信号输入端Input；

第四晶体管T4的第一极连接第二节点b，第四晶体管T4的第二极连接第二电平端V2，第四晶体管T4的栅极连接第一节点a。

输出单元13包括：第五晶体管T5；

第五晶体管T5的第一极连接第一电平端V1，第五晶体管T5的第二极连接电压保持结点PU1，第五晶体管T5的栅极连接第二节点b。

本发明再一实施例提供一种用于驱动上述任一实施例提供的电压保持电路的驱动方法，具体的，参照图3所示，该方法包括如下步骤：

S31、第一阶段，第一控制单元在电压保持结点的电压的控制下将第一节点的电压与第二电平端的电压拉齐；第二控制单元在控制信号输入端输入的控制信号和第一节点的电压的控制下将第二节点的电压与第一电平端的电压拉齐。

S32、第一控制单元在电压保持结点的电压的控制下保持第一节点的电压；第二控制单元在控制信号输入端输入的控制信号和第一节点的电压的控制下保持第二节点的电压；输出单元在第二节点的电压的控制下通过第一电平端对电压保持结点进行充电。

S33、第三阶段，第一控制单元在电压保持结点的电压的控制下将第一节点的电压与第一电平端的电压拉齐；第二控制单元在控制信号输入端输入的控制信号和第一节点的电压的控制下将第二节点的电压与第二电平端的电压拉齐。

上述实施例提供的电压保持电路的驱动方法，在第一阶段第一控制单元将第一节点的电压与第二电平端的电压拉齐，第二控制单元将第二节点的电压与第一电平端的电压拉齐；在第二阶段第一控制单元保持第一节点的电压，第二控制单元保持第二节点的电压，输出单元在第二节点的电压的控制下通过第一电平端对电压保持结点进行充电，在第三阶段第一控制单元将第一节点的电压与第一电平端的电压拉齐，第二控制单元将第二节点的电压与第二电平端的电压拉齐，即上述实施例在第三阶段之前均可以对电压保持结点进行充电，因此上述实施例提供的电压保持电路的驱动方法可以解决现有技术中节点电压可能无法保持的问题。

以下参照图4所示的时序状态图对图2所示电压保持电路以及图3所示电压保持电路的驱动方法的工作原理进行说明。其中，以电压保持电路中各个晶体管均为栅极高电平时导通的N型晶体管、第一电平端V1和第二电平端V2均提供稳定直流电压且第一电平端V1提供的高电平电压、第二电平端V2提供低电平电压为例进行说明。示例性的，第二电平端V2可以接地。图4中示出了控制信号输出端Input的控制信号、第一节点a的电压、第二节点b的电压以及电压保持节点PU1的电压的时序状态，且提供了三个阶段的时序状态，其中，第一阶段为t1；第二阶段为t2；第三阶段为t3。

t1阶段，电压保持节点PU1高电平，因此第二晶体管T2导通，第二电平端V2通过第二晶体管T2将低电平输入第一节点a，第一节点a为低电平，第四晶体管T4截止。又因为控制信号输入端Input为高电平，因此第三晶体管T3导通，第一电平端V1通过第三晶体管T3将高电平输入第二节点b，第二节点b为高电平。因为第二节点b高电平，因此第五晶体管T5导通，第一电平端V1通过第五晶体管T5对电压保持节点PU1进行充电。

t2阶段，控制信号输入端Input低电平，第三晶体管T3截止，又因为电压保持节点PU1为高电平，因此第二晶体管T2截止，第二电平端V2通过第二晶体管T2将低电平输入第一节点a，第一节点a变为低电平，第四晶体管T4截止。因为第三晶体管T3和和第四晶体管T4均截止，因此第二节点b浮接。由于第三晶体管T3以及第四晶体管T4的寄生电容，在t1阶段中存储了电荷，而此阶段中没有放电路径，因此存储的电荷仍使第二节点b保持高点平，因为第二节点b保持高电平，因此第五晶体管T5导通，第一电平端V1通过第五晶体管T5对电压保持节点PU1进行充电，电压保持节点PU1保持高电平。

t3阶段，第一晶体管T1的栅极连接第一电平端V1，因此第一晶体管T1导通；因为电压保持节点PU1为低电平，所以第二晶体管T2截止；第一电平端V1通过第一晶体管T1将高电平输入第一节点a，第一节点a高电平。又因为控制信号输入端Input低电平，第三晶体管T3截止，第一节点a高电平，第四晶体管T4导通，第二电平端V2通过第四晶体管T4将低电平输入第二节点b，第二节点b低电平。

进一步的，t3阶段之后电压保持电路的Input再次输入高电平之前，压保持节点PU1始终保持低电平。

因为电压保持电路在压保持节点PU1为高电平时对压保持节点PU1进行充电，因此可以避免电压保持节点PU1变为低电平，所以上述实施例提供的电压保持电路可以解决节点电压无法保持的问题。

进一步的，上述实施例提供的电压保持电路中的晶体管还可以同时包括N型晶体管和P型晶体管，此时需重新调整电压保持电路各个输入信号的时序状态即可，例如：将第三晶体管T3设置为P型晶体管，调整控制信号输入端Input在t1阶段输入低电平且在t2、t3阶段输入高电平。当然也可以将其他晶体管设置为P型晶体管，这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围。然而考虑到晶体管的制程工艺，由于不同类型的晶体管的有源层掺杂材料不相同，因此电压保持电路中采用统一类型的晶体管更有利于电压保持电路的制程工艺。

本发明再一实施例提供一种GOA单元，具体的，参照图5所示，GOA单元包括：信号输入端Input1、时钟信号端CLK、栅极驱动信号输出端Output、上拉结点PU2、复位信号端Reset以及上述任一实施例提供的电压保持电路；

其中，上拉结点PU2连接电压保持电路的电压保持节点PU1。

示例性的，GOA单元的驱动过程可以为：第一阶段，信号输入端Input1输入高电平，GOA单元的上拉节点PU2被拉为高电平，电压保持电路保持电压保持节点PU1以及GOA单元的上拉节点PU2高电平；第二阶段，时钟信号端CLK输出高电平，GOA单元将时钟信号端CLK输出的高电平在信号输出端Output输出；第三阶段，复位信号端Reset输入高电平，电压保持节点PU1、GOA单元的上拉节点PU2以及信号输出端Output均被拉为低电平。

本发明实施例中对GOA单元的具体结构不做限定，无论哪一种形式的GOA单元只要包括上述任一实施例提供的电压保持电路，则属于本发明实施例的保护范围之内。

本发明实施例提供一种GOA电路，具体的，参照图6所示，该GOA电路包括多个级联的上述实施例提供的GOA单元。

其中，第1级GOA单元的信号输入端连接起始信号端，第1级GOA单元的复位信号端连接第2级GOA单元的信号输出端，第1级GOA单元的信号输出端连接第2级GOA单元的信号输入端；

第n级GOA单元的信号输入端连接第n-1级GOA单元的信号输出端，第n级GOA单元的复位信号端连接第n+1级GOA单元的信号输出端，第n级GOA单元的信号输出端连接第n+1级GOA单元的信号输入端；

其中，n为大于1的正整数。

进一步的，参照图6所示，该GOA电路包括若干个级联的GOA单元，其中，第1级GOA单元的信号输入端连接帧起始信号端，第1级GOA单元的信号输出端连接第2级GOA单元的信号输入端和栅线G1，第2级GOA单元的信号输入端连接第1级GOA单元的信号输出端，第2级GOA单元的信号输出端连接第3级GOA单元的信号输入端、第1级GOA单元的复位信号端以及栅线G2，该GOA电路的其他GOA单元依照第2级GOA单元的方式连接。

每个GOA单元都有一个第一时钟信号端CLK；参照图6所示，通过两个系统的时钟信号clock1和clock2向每个GOA单元连接的时钟信号端提供时钟信号，其中第1级GOA单元的CLK输入clock1，第2级GOA单元的CLK1输入clock2，第2级GOA单元的CLK输入clock2，对于第n级GOA单元，当n为奇数时，第n级GOA单元的各个时钟信号端输入与第1级GOA单元的时钟信号端输入相同的时钟信号；当n为偶数时，第n级GOA单元的时钟信号端输入与第2级GOA单元的各个时钟信号端输入相同的时钟信号；图6中以n为奇数为例进行说明。系统时钟的时序状态参照图7中所示，clock1与clock2的相位相反，clock1与clock2均为占空比为50％的时钟信号。

以下参照图7所示时序状态示意图对上述GOA电路的工作原理进行说明。

在显示阶段，形成GOA电路的各级GOA单元依次向各级GOA单元连接的栅线中输入栅极驱动信号。此阶段驱动原理与现有GOA电路驱动原理类似，本发明不再详细说明。

当第n-1级GOA单元输出后，GOA电路所属的显示面板进入触控阶段，此阶段要求GOA电路暂停向栅线中输入栅极驱动信号。首先，第n-1级GOA单元的输出信号输入第n级GOA单元的信号输入端Input1，第n级GOA单元的上拉节点PU2被拉为高电平，由于clock1与clock2在此阶段中不输出，所以第n级GOA单元不进行输出。此时第n级GOA单元的电压保持电路通过第一电平端V1对电压保持节点PU1以及第n级GOA单元的上拉节点PU2进行充电，所以第n级GOA单元的上拉节点PU2保持高电平，GOA电路暂停工作。由于电压保持电路可以使第n级GOA单元的上拉节点PU2保持高电平，所以可以避免该阶段结束后第n级GOA单元上拉节点PU2变为低电平，进而导致第n级GOA单元无法正常输出的问题。

在此次触控阶段结束之后，clock1与clock2重新开始输出时钟信号，第n级GOA单元输出clock1的时钟信号，GOA电路重新由第n级GOA单元开始依次向各级GOA单元连接的栅线中输入栅极驱动信号。

可选的，参照图8所示，第n级GOA单元的电压保持电路的控制信号输入端Input连接第n-1级GOA单的信号输出端。

通过使第n级GOA单元的电压保持电路的控制信号输入端Input连接第n-1级GOA单的信号输出端可以省略制作向控制信号输入端Input的提供扫描信号的电源电路，进而简化显示面板的制造工艺。

本发明一实施例提供一种显示面板，包括上述实施例中任一种GOA电路。

另外，显示面板可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。