GOA电路的制作方法

本发明涉及液晶显示器领域，尤其涉及一种goa电路。

背景技术：

液晶显示器(lcd)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。低温多晶硅(ltps)是广泛用于中小电子产品中的一种液晶显示技术，低温多晶硅液晶显示器具有高解析度、反应速度快、高开口率等诸多优点。

阵列基板行驱动(gatedriveronarray，简称goa)技术是利用现有薄膜晶体管液晶显示器阵列(array)制程将栅极(gate)行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到板上系统(systemonpanel，简称sop)的相关技术研究，并逐步成为现实。

参见图1，其为现有的goa电路示意图，可用于ltps面板，主要包括8个薄膜晶体管(tft)及2个电容。现有的goa电路包括级联的多个goa电路单元，其中输出第n级水平扫描信号的第n级goa电路单元包括：tftt1，其栅极连接第n-1级goa电路单元的信号输出点gn-1，源极和漏极分别连接节点h和恒压高电位vgh；tftt2，其栅极连接节点q，源极和漏极分别连接第n级goa电路单元的信号输出点gn和输入时钟信号ckv1；tftt3，其栅极连接第n+1级goa电路单元的信号输出点gn+1，源极和漏极分别连接节点h和恒压高电位vgh；tftt4，其栅极连接节点p，源极和漏极分别连接信号输出点gn和恒压低电位vgl；tftt5，其栅极输入时钟信号ckv3，源极和漏极分别连接节点p和恒压高电位vgh；tftt6，其栅极连接节点p，源极和漏极分别连接节点h和恒压低电位vgl；tftt7，其栅极连接节点h，源极和漏极分别连接节点p和恒压低电位vgl；tftt8，其栅极连接恒压高电位vgh，源极和漏极分别连接节点h和节点q；电容c1，其两端分别连接节点q和信号输出点gn；电容c2，其两端分别连接节点p和恒压低电位vgl。节点q为用于控制栅极驱动信号输出的点；节点p为用于维持q点及gn点低电平的稳定点。

参见图2，其为图1的goa电路正向扫描时序示意图，现结合图1，对电路的具体工作过程(正向扫描)介绍如下：

阶段1，预充电：gn-1为高电平，t1导通，h点被预充电，t8一直处于导通状态，q点被预充电；

阶段2，gn输出高电平：在阶段1中，q点被预充电，c1对电荷具有一定的保持作用，t2处于导通状态，ckv1的高电平输出到gn端；

阶段3，gn输出低电平：c1对q点的高电平具有保持作用，而此时ckv1的低电平将gn点拉低；同时gn+1为高，t3导通，q点高电平被维持；

阶段4，q点拉低到vgl：当ckv3为高电平时，t5导通，p点被拉高，t6导通，q点被拉低；

阶段5，q点及gn点低电平维持阶段：当q点变为低电平后，t7处于截止状态。当ckv3为高电平时，p点被充电到高电平，t4和t6处于导通状态，q及gn点被维持在低电平。

参见图3，其为图1的goa电路反向扫描时序示意图，现结合图1，对电路的具体工作过程(反向扫描)介绍如下：

阶段1，预充电：gn+1为高电平，t3导通，h点被预充电，t8一直处于导通状态，q点被预充电；

阶段2，gn输出高电平：在阶段1中，q点被预充电，c1对电荷具有一定的保持作用，t2处于导通状态，ckv1的高电平输出到gn端；

阶段3，gn输出低电平：c1对q点的高电平具有保持作用，而此时ckv1的低电平将gn点拉低；同时gn-1为高，t1导通，q点高电平被维持；

阶段4，q点拉低到vgl：当ckv3为高电平时，t5导通，p点被拉高，t6导通，q点被拉低；

阶段5，q点及gn点低电平维持阶段：当q点变为低电平后，t7处于截止状态。当ckv3为高电平时，p点被充电到高电平，t4和t6处于导通状态，q及gn点被维持在低电平。

图1所示的现有的goa电路引入q点及h点。q点在gn输出为高电平时会被c1自举。详细波形见图图2及图3，为了防止q点在被自举为高电平时q点的高电平反灌到h点造成t7tft应力(stress)严重，会在q点与h点之间增加一个tftt8，t8的栅极(gate)接vgh。这种方式的goa电路中，t8一直处于导通的状态，在低电平维持阶段时，当h点产生漏电时，这种效应会被传送到q点，t2一定程度上会漏电，造成gn输出不稳定，亟需改善。

技术实现要素：

本发明的目的在于在现有的goa电路基础上提出新的goa电路，解决现有goa电路gn输出不稳定的问题。

为实现上述目的，本发明提供了一种goa电路，包括级联的多个goa电路单元，其中，设n为大于0的自然数，第n级goa电路单元包括：

第一薄膜晶体管，其源极和漏极分别连接第一节点和恒压高电位vgh，当第n级非为首端一级时，其栅极连接第n-1级goa电路单元的信号输出点，否则其栅极输入第一启动信号；

第三薄膜晶体管，其源极和漏极分别连接第一节点和恒压高电位vgh，当第n级非为末端一级时，其栅极连接第n+1级goa电路单元的信号输出点，否则其栅极输入第二启动信号；

第七薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接第三节点和恒压低电位vgl；

第六薄膜晶体管，其栅极连接第三节点，源极和漏极分别连接第一节点和恒压低电位vgl；

第五薄膜晶体管，其栅极输入第二时钟信号，源极和漏极分别连接第三节点和恒压高电位vgh；

第四薄膜晶体管，其栅极连接第三节点，源极和漏极分别连接第n级goa电路单元的信号输出点和恒压低电位vgl；

第二薄膜晶体管，其栅极连接第n级goa电路单元的第二节点，源极和漏极分别连接第n级goa电路单元的信号输出点和输入第一时钟信号；

第八薄膜晶体管，其源极和漏极分别连接第一节点和第n级goa电路单元的第二节点，当第n级非为首端一级时，其栅极连接第n-1级goa电路单元的第二节点，否则其栅极输入第三启动信号；

第九薄膜晶体管，其源极和漏极分别连接第一节点和第n级goa电路单元的第二节点，当第n级非为末端一级时，其栅极连接第n+1级goa电路单元的第二节点，否则其栅极输入第四启动信号；

第一电容，其两端分别连接第n级goa电路单元的第二节点和第n级goa电路单元的信号输出点；

第二电容，其两端分别连接第三节点和恒压低电位vgl。

其中，该第一时钟信号和第二时钟信号为占空比为0.25的矩形波，该第一时钟信号和第二时钟信号之间波形相差二分之一周期。

其中，对于首端一级goa电路单元，正向扫描时，该第一启动信号初始为高电平，当该第一启动信号变为低电平时，该第n级goa电路单元的信号输出点变为高电平。

其中，对于末端一级goa电路单元，反向扫描时，该第二启动信号初始为高电平，当该第二启动信号变为低电平时，该第n级goa电路单元的信号输出点变为高电平。

其中，对于首端一级goa电路单元，正向扫描时，当该第一启动信号为高电平时，该第三启动信号为高电平。

其中，对于末端一级goa电路单元，反向扫描时，当该第二启动信号为高电平时，该第四启动信号为高电平。

其中，其为ltps面板的goa电路。

其中，其为oled面板的goa电路。

综上，本发明的goa电路除具有现有goa电路防止造成薄膜晶体管t7应力严重的功能外，也可以防止gn输出不稳定。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。

附图中，

图1为现有的goa电路示意图；

图2为图1的goa电路正向扫描时序示意图；

图3为图1的goa电路反向扫描时序示意图；

图4为本发明的goa电路示意图；

图5为图4的goa电路正向扫描时序示意图；

图6为图4的goa电路反向扫描时序示意图。

具体实施方式

参见图4，其为本发明的goa电路示意图，可用于ltps面板。该goa电路包括级联的多个goa电路单元，其中，设n为大于0的自然数，输出第n级水平扫描信号的第n级goa电路单元包括：tftt1，当第n级非为首端一级时，其栅极连接第n-1级goa电路单元的信号输出点gn-1，源极和漏极分别连接节点h和恒压高电位vgh；tftt2，其栅极连接第n级goa电路单元的节点qn，源极和漏极分别连接第n级goa电路单元的信号输出点gn和输入时钟信号ckv1；tftt3，当第n级非为末端一级时，其栅极连接第n+1级goa电路单元的信号输出点gn+1，源极和漏极分别连接节点h和恒压高电位vgh；tftt4，其栅极连接节点p，源极和漏极分别连接信号输出点gn和恒压低电位vgl；tftt5，其栅极输入时钟信号ckv3，源极和漏极分别连接节点p和恒压高电位vgh；tftt6，其栅极连接节点p，源极和漏极分别连接节点h和恒压低电位vgl；tftt7，其栅极连接节点h，源极和漏极分别连接节点p和恒压低电位vgl；tftt8，当第n级非为首端一级时，其栅极连接第n-1级goa电路单元的节点qn-1，源极和漏极分别连接节点h和节点qn；tftt9，当第n级非为末端一级时，其栅极连接第n+1级goa电路单元的节点qn+1，源极和漏极分别连接节点h和节点qn；电容c1，其两端分别连接节点qn和信号输出点gn；电容c2，其两端分别连接节点p和恒压低电位vgl。

参见图5，其为图4的goa电路正向扫描时序示意图。现结合图4，对电路的具体工作过程(正向扫描)介绍如下：

阶段1，预充电：gn-1为高电平，t1导通，h点被预充电，此时qn-1为高，t8处于导通状态，qn点被预充电。

阶段2，gn输出高电平：在阶段1中，qn点被预充电，c1对电荷具有一定的保持作用，t2处于导通状态，ckv1的高电平输出到gn端；

阶段3，gn输出低电平：c1对qn点的高电平具有保持作用，而此时ckv1的低电平将gn点拉低；同时gn+1为高，t3导通，qn点高电平被维持；

阶段4，qn点拉低到vgl：当ckv3为高电平时，t5导通，p点被拉高，t6导通，qn点被拉低；

阶段5，qn点及gn点低电平维持阶段：当qn点变为低电平后，t7处于截止状态。当ckv3为高电平时，p点被充电到高电平，t4和t6处于导通状态，qn及gn点被维持在低电平。

从图5中还可知时钟信号ckv1和时钟信号ckv3为占空比为0.25的矩形波，时钟信号ckv1和时钟信号ckv3之间波形相差二分之一周期。

本发明对于首、末端级联的goa单元可以采用输入启动信号的方式来代替缺少的信号输入。正向扫描时，当n＝1时，即首端一级goa电路单元中，t1的栅极输入第一启动信号，其初始为高电平，当其变为低电平时，信号输出点gn变为高电平。

首端一级goa电路单元中，正向扫描时，当第一启动信号为高电平时，t8栅极输入的第三启动信号为高电平。

参见图6，其为图4的goa电路反向扫描时序示意图。现结合图4，对电路的具体工作过程(反向扫描)介绍如下：

阶段1，预充电：gn+1为高电平，t3导通，h点被预充电，此时qn+1为高，t9处于导通状态，qn点被预充电。

阶段2，gn输出高电平：在阶段1中，qn点被预充电，c1对电荷具有一定的保持作用，t2处于导通状态，ckv1的高电平输出到gn端；

阶段3，gn输出低电平：c1对qn点的高电平具有保持作用，而此时ckv1的低电平将gn点拉低；同时gn-1为高，t1导通，qn点高电平被维持；

阶段4，qn点拉低到vgl：当ckv3为高电平时，t5导通，p点被拉高，t6导通，qn点被拉低；

阶段5，qn点及gn点低电平维持阶段：当qn点变为低电平后，t7处于截止状态。当ckv3为高电平时，p点被充电到高电平，t4和t6处于导通状态，qn及gn点被维持在低电平。

从图6中还可知时钟信号ckv1和时钟信号ckv3为占空比为0.25的矩形波，时钟信号ckv1和时钟信号ckv3之间波形相差二分之一周期。

对于反向扫描，当n为末端一级goa电路单元时，t3的栅极输入第二启动信号，其初始为高电平，当其变为低电平时，信号输出点gn变为高电平。

对于末端一级goa电路单元，反向扫描时，当第二启动信号为高电平时，t9栅极输入的第四启动信号为高电平。

如图4中虚线框部分所示，本发明在现有的goa电路基础上h点、qn点之间用t8与t9并联的方式导通，t8的栅极端接qn-1(前一级的qn点)，t9的栅极端接qn+1(后一级的qn点)。因为qn点只有在gn输出为高电平时对应为高电平，大部分时间对应为低电平。这种新的连接方式，除了具有现有goa电路防止q(即qn)点在被自举为高电平时高电平反灌到h点造成t7tft应力严重功能外，也可以防止在低电平维持阶段时，当h点产生漏电时，这种效应会被传送到qn点，t2一定程度上会漏电，造成gn输出不稳定。

本发明的goa电路已知和潜在的技术/产品应用领域及其应用方式如下：1、集成在阵列基板上的液晶显示器行扫描(gate)驱动电路；2、应用于手机，显示器，电视的栅极驱动领域；3、可涵盖lcd和oled的行业先进技术；4、本电路的稳定性适用于高解析度的面板设计当中。

综上，本发明的goa电路除具有现有goa电路防止造成薄膜晶体管t7应力严重的功能外，也可以防止gn输出不稳定。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。