像素阵列装置及分段驱动方法与流程

文档序号:17924563发布日期:2019-06-15 00:19阅读:201来源:国知局
像素阵列装置及分段驱动方法与流程

本发明涉及一种显示面板的驱动方法,特别是一种分段驱动的像素阵列装置及分段驱动方法。



背景技术:

近年来,环保意识逐渐抬头,节能减碳成为了当前的重要议题。因此,各家厂商除了致力于提升显示面板的显示品质与显示技术外,在显示面板的节能方面亦相当重视。

现有技术的显示面板可包含多个像素单元、多条扫描线与多条数据线。在传统架构中,多个像素单元可呈矩阵排列,且各像素单元分别电性耦接于多条扫描线之一以及多条数据线之一。在传统显示面板的驱动方法中,此些扫描线接可依序接收扫描信号,以使得各列的多个像素单元可依序根据数据线所接收到的灰阶数据进行显示,借此来完成显示面板的画面显示。

在传统显示面板的驱动架构中,同一列的多个像素单元因电性耦接于同一条扫描线而被同步驱动,且各像素单元一但被驱动便需重新载入灰阶数据,以避免显示错误。因此,在传统显示面板的驱动方法中,无论各像素单元在此时点与前时点所需显示的灰阶是否相同,显示面板仍需时刻通过数据线更新灰阶数据至各像素单元。



技术实现要素:

本发明所要解决的技术问题是提供一种分段驱动的像素阵列装置及分段驱动方法。

为了实现上述目的,本发明提供了一种像素阵列装置,其包含多个数据线、多个像素单元、至少一区段驱动单元以及控制单元。多个像素单元以阵列形式排列,且各像素单元电性耦接于多个数据线之一。各区段驱动单元电性耦接相邻且电性耦接不同多个数据线的至少一像素单元。控制单元判断各区段驱动单元所电性耦接的各像素单元在当前时点所对应的第一灰阶数据与在前一时点所对应的第二灰阶数据是否相同。当区段驱动单元所电性耦接的各像素单元在当前时点所对应的第一灰阶数据相同于在前一时点所对应的第二灰阶数据时,控制单元禁能区段驱动单元,以使区段驱动单元不驱动所电性耦接的各像素单元经由电性耦接的数据线载入对应的第一灰阶数据。而当区段驱动单元所电性耦接的任一像素单元在当前时点所对应的第一灰阶数据不同于在前一时点所对应第二灰阶数据时,控制单元致能区段驱动单元,以使区段驱动所电性耦接的各像素单元经由电性耦接的数据线载入对应的第一灰阶数据。

为了更好地实现上述目的,本发明还提供了一种分段驱动方法,其包含接收至少一像素单元在当前时点所对应的至少一第一灰阶数据、从储存单元读出至少一像素单元在前一时点所对应的至少一第二灰阶数据,以及判断各像素单元所对应的第一灰阶数据与第二灰阶数据是否相同。其中,至少一像素单元电性耦接于区段驱动单元。当各像素单元所对应的第一灰阶数据与第二灰阶数据相同时,禁能区段驱动单元,以使区段驱动单元不驱动各像素单元载入对应的第一灰阶数据。而当任一像素单元所对应的第一灰阶数据与第二灰阶数据不相同时,致能区段驱动单元,以使区段驱动单元驱动各像素单元载入对应的第一灰阶数据。

本发明的技术效果在于:

综上所述,本发明的像素阵列装置与分段驱动方法,其将各扫描线上的像素单元分区段并判断各区段中各像素单元所对应的灰阶数据是否需要更新,并于需要更新时才输入灰阶数据,以分区段刷新显示影像,进而节省不必要的功耗。

以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。

附图说明

图1为像素阵列装置的一实施例的概要示意图;

图2为分段驱动方法的一实施例的流程示意图;

图3为图2中步骤S400的一实施例的流程示意图;

图4为图2中步骤S500的第一实施例的流程示意图;

图5为图7中步骤S520的一实施例的流程示意图;

图6为区段驱动单元的第一实施例的概要示意图;

图7为图6中的导通信号、扫描信号与稳压信号的一实施例的波形示意图;

图8为区段驱动单元的第二实施例的概要示意图;

图9为图8中的导通信号、扫描信号与稳压信号的一实施例的波形示意图;

图10为区段驱动单元的第三实施例的概要示意图;

图11为图10中的导通信号、扫描信号稳压信号、时脉信号与反时脉信号的一实施例的波形示意图;

图12为像素阵列装置的另一实施例的概要示意图。

其中,附图标记

100 像素阵列装置 110 控制单元

120 储存单元 130 栅极驱动电路

C1 电容 CK 时脉信号

Cst 储存电容

D1-D4 数据线 E11-E24 区段驱动单元

G1-G2 扫描线 gnd 地电压

I11-I14 第一灰阶数据

I21-I24 第二灰阶数据 M1 第一晶体管

M2 第二晶体管 M3 第三晶体管

Mp 像素开关

P 稳压信号 P11-P24 像素单元

Ss 扫描信号 Sd 禁能信号

Se 致能信号 Q1-Q2 导通信号

XCK 反时脉信号 A 像素区域

V1 第一值 V2 第二值

S100~S530 步骤

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述:

图1为像素阵列装置的一实施例的概要示意图。请参阅图1,像素阵列装置100包含多个数据线D1-D4、多个像素单元P11-P24、至少一区段驱动单元E11-E22以及控制单元110。

像素单元P11-P24以阵列形式排列,并且各像素单元P11-P24电性耦接于此些数据线D1-D4中之一。举例来说,第一行的像素单元P11、P21电性耦接数据线D1,且第二行的像素单元P12、P22电性耦接数据线D2。第三行的像素单元P13、P23电性耦接数据线D3,且第四行的像素单元P14、P24电性耦接数据线D4。并且,依此类推。

各区段驱动单元E11-E22电性耦接于相邻且电性耦接不同数据线D1-D4的至少一个像素单元。为方便描述,以下以每个区段驱动单元电性耦接二个像素单元为例,但此数量非本发明的限制。于此,区段驱动单元E11电性耦接同一列且相邻的像素单元P11-P12。区段驱动单元E12电性耦接同一列且相邻的像素单元P13-P14。区段驱动单元E21电性耦接同一列且相邻的像素单元P21-P22。区段驱动单元E22电性耦接同一列且相邻的像素单元P23-P24。并且,依此类推。

换言之,各个区段驱动单元E11/E12/E21/E22分别与其所电性耦接的至少一个像素单元P11-P12/P13-P14/P21-P22/P23-P24构成一个显示区段。

控制单元110电性耦接于各区段驱动单元E11-E22。此外,控制单元110可电性耦接至前级电路(图未示),例如数据驱动电路,并接收来自前级电路的各像素单元P11-P24所对应的灰阶数据。

在显示过程中,控制单元110确认每个显示区段的灰阶数据是否有变化来决定是否进行更新。于此,控制单元110可依据各区段驱动单元E11-E22所电性耦接的各像素单元P11-P24在当前时点所对应的灰阶数据(以下称为第一灰阶数据I11-I14)以及在前一时点所对应的灰阶数据(以下称为第二灰阶数据I21-I24)来决定是否致动区段驱动单元E11-E22来驱动其电性耦接的各像素单元P11-P24重新经由电性耦接的数据线D1-D4载入对应的第一灰阶数据I11-I14。

在像素阵列装置100中,各区段驱动单元E11-E22的电路结构与运作大致上相同。为了清楚说明,以下以一个区段驱动单元E11来进行说明。

图2为分段驱动方法的一实施例的概要流程示意图。

请参阅图1与图2,针对区段驱动单元E11,控制单元110接收区段驱动单元E11所有电性耦接的像素单元P11、P12在当前时点所对应的第一灰阶数据I11、I12(步骤S100),并且控制单元110读出此些像素单元P11、P12在前一时点所对应的第二灰阶数据I21、I22(步骤S200)。然后,控制单元110判断各像素单元P11、P12所对应的第一灰阶数据I11、I12与第二灰阶数据I21、I22是否相同(步骤S300)。

在步骤S300的一实施例中,控制单元110是将各像素单元P11、P12所对应的第一灰阶数据I11、I12分别和各像素单元P11、P12所对应的第二灰阶数据I21、I22进行比对。换言之,控制单元110是将像素单元P11所对应的第一灰阶数据I11与第二灰阶数据I21进行比对,且将像素单元P12所对应的第一灰阶数据I12第二灰阶数据I22进行比对,以判断此二像素单元P11、P12分别在当前时点与前一时点所需显示的灰阶是否完全相同。

当控制单元110判定区段驱动单元E11所电性耦接的各像素单元P11、P12所对应的第一灰阶数据I11、I12与第二灰阶数据I21、I22相同(即像素单元P11所对应的第一灰阶数据I11与第二灰阶数据I12相同,且像素单元P12所对应的第一灰阶数据I21第二灰阶数据I22相同)时,表示像素单元P11、P12在当前时点所需显示的灰阶和在前一时点所显示的灰阶是相同的,此时控制单元110禁能区段驱动单元E11(步骤S400),以使区段驱动单元E11不驱动各像素单元P11、P12经由对应的数据线D1、D2载入对应的第一灰阶数据I11、I12,即不载入新的灰阶数据。

反之,当控制单元110判定区段驱动单元E11所电性耦接的任一像素单元P11、P12所对应的第一灰阶数据I11、I12与第二灰阶数据I21、I22不相同(即像素单元P11所对应的第一灰阶数据I11与第二灰阶数据I12不相同,且/或像素单元P12所对应的第一灰阶数据I21第二灰阶数据I22不相同)时,表示像素单元P11、P12在当前时点所需显示的灰阶和在前一时点所显示的灰阶并不相同,此时控制单元110致能区段驱动单元E11(步骤S500),以使区段驱动单元E11驱动各像素单元P11、P12经由对应的数据线D1、D2载入对应的第一灰阶数据I11、I12,即载入新的灰阶数据以更新此显示区段的显示画面。

在一实施例中,像素阵列装置100可更包含储存单元120。各像素单元P11-P24在前一时点所对应的至少一第二灰阶数据I21-I24能储存于储存单元120中,以供控制单元110于比对时再从储存单元120中读出使用。在另一实施例中,储存单元120亦可用以储存各像素单元P11-P24不同时点的多笔灰阶数据。

在一些实施例中,控制单元110可为微型集成电路(micrometers IC,或为micro-IC),但本发明并非仅限于此。在一些实施例中,控制单元110与数据驱动电路以同一或不同微型集成电路实现。

在一些实施例中,各区段驱动单元E11-E22分别具有一控制脚位,且各区段驱动单元E11-E24的控制脚位可电性耦接至控制单元110。各区段驱动单元E11-E22可以依据其控制脚位所接收到的信号(禁能信号Sd或致能信号Se)来决定是否驱动所电性耦接的各像素单元P11-P24,借以使得位于同一显示区段的像素单元P11-P12/P13-P14/P21-P22/P23-P24可不同时被驱动(即可分段驱动)。

在一些实施例中,各区段驱动单元E11-E22的控制脚位可各自独立地电性耦接至控制单元110。换言之,控制单元110可经由不同的接线分别输出禁能信号Sd或致能信号Se至各区段驱动单元E11-E22的控制脚位。在另一些实施例中,此些区段驱动单元E11-E22中彼此相邻且电性耦接至位于不同列的像素单元P11-P24可共用同一接线电性耦接至控制单元110。举例而言,如图1所示,区段驱动单元E11的控制脚位、区段驱动单元E21的控制脚位可共用同一接线电性耦接至控制单元110,且区段驱动单元E12的控制脚位、区段驱动单元E22的控制脚位可共用同一接线电性耦接至控制单元110。

在一些实施例中,区段驱动单元E11-E12可响应致能信号Se产生扫描信号Ss,并且响应禁能信号Sd不产生扫描信号Ss。

图3为图2中步骤S400的一实施例的流程示意图。请参阅图1至图3,在步骤S400的一实施例中,当控制单元110判定区段驱动单元E11所电性耦接的各像素单元P11、P12所对应的第一灰阶数据I11、I12与第二灰阶数据I21、I22相同时,控制单元110产生禁能信号Sd给区段驱动单元E11(步骤S410)。区段驱动单元E11接收禁能信号Sd并根据禁能信号Sd不输出扫描信号Ss给各像素单元P11、P12(步骤S420),进而使得各像素单元P11、P12无法根据扫描信号Ss来载入对应的第一灰阶数据I11、I12。

图4为图2中步骤S500的第二实施例的流程示意图。请参阅图1至图4,在一实施例中,当控制单元110判定区段驱动单元E11所电性耦接的任一像素单元P11、P12所对应的第一灰阶数据I11、I12与第二灰阶数据I21、I22不相同时,控制单元110产生致能信号Se给区段驱动单元E11(步骤S510)。区段驱动单元E11接收致能信号Se并根据致能信号Se输出扫描信号Ss给各像素单元P11、P12(步骤S520),进而使得各像素单元P11、P12根据扫描信号Ss载入对应的第一灰阶数据I11、I12(步骤S530)。

在一些实施例中,致能信号Se与禁能信号Sd可为同一个控制信号的二个不同准位。举例而言,控制单元110可以低准位的控制信号来禁能区段驱动单元E11,且以高准位的控制信号来致能区段驱动单元E11,但本发明并不以此为限。

图5为图4中步骤S520的一实施例的流程示意图。图6为区段驱动单元的第一实施例的概要示意图。图7为图6中的导通信号Q1、扫描信号Ss与稳压信号P的一实施例的波形示意图。

请参阅图1至图6,在一实施例中,各区段驱动单元E11可包含至少二个晶体管(以下分别称的为第一晶体管M1与第二晶体管M2)。

在各区段驱动单元E11中,第一晶体管M1的第一端电性耦接至控制单元110,且第一晶体管M1的控制端接收一导通信号Q1。第二晶体管M2的第二端电性耦接至一地电压gnd,且第二晶体管M2的控制端接收一稳压电压P。第一晶体管M1的第二端与第二晶体管M2的第一端互相连接以输出扫描信号Ss至像素单元P11、P12。于此,第一晶体管M1的第一端即为前述的区段驱动单元E11的控制脚位。

当控制单元110致能区段驱动单元E11时,控制单元110输出致能信号Se至第一晶体管M1的第一端(即区段驱动单元E11的控制脚位),以致使区段驱动单元E11根据导通信号Q1与稳压信号P产生扫描信号Ss来驱动各像素单元P11、P12(步骤520a)。

在一些实施例中,如图7所示,导通信号Q1与稳压信号P分别具有导通期间(高准位)与截止期间(低准位),且导通信号Q1的导通期间是与稳压信号P的导通期间彼此交错。换言之,当导通信号Q1导通区段驱动单元E11的第一晶体管M1时,稳压信号P可禁能区段驱动单元E11的第二晶体管M2,且当稳压信号P导通区段驱动单元E11的第二晶体管M2时,导通信号Q1则可禁能区段驱动单元E11的第一晶体管M1,借此可使得区段驱动单元E11输出至像素单元P11、P12的准位(扫描信号Ss)更加稳定。

举例来说,当控制单元110致能区段驱动单元E11(即第一晶体管M1的第一端接收到致能信号Se)时,导通信号Q1导通第一晶体管M1,且稳压信号P禁能第二晶体管M2,以致第一晶体管M1与第二晶体管M2之间的相接处输出扫描信号Ss给像素单元P11、P12。反之,当控制单元110禁能区段驱动单元E11(即第一晶体管M1的第一端接收到禁能信号Sd)时,导通信号Q1禁能第一晶体管M1,且稳压信号P导通第二晶体管M2,以致第一晶体管M1与第二晶体管M2之间的相接处不输出扫描信号Ss给像素单元P11、P12。

请参阅图1至图7,在一实施例中,当第一晶体管M1的第一端所接收的控制信号为致能信号Se(即区段驱动单元E11被致能)时,区段驱动单元E11在导通信号Q1的导通期间中所输出的扫描信号Ss可为高准位,以驱动电性耦接的各像素单元P11、P12经由对应的数据线D1、D2载入第一灰阶数据I11、I12。反之,当第一晶体管M1的第一端所接收的控制信号为禁能信号Sd(即区段驱动单元E11被禁能)时,区段驱动单元E11在导通信号Q1的导通期间中所输出的扫描信号Ss则为低准位,以不驱动电性耦接的各像素单元P11、P12载入第一灰阶数据I11、I12。

此外,于此是以高准位来表示各信号的导通期间,且以低准位表示各信号的截止期间,但本发明并非以此为限。

在一实施例中,各像素单元P11-P12包括像素开关Mp以及储存电容Cst。像素开关Mp的控制端电性耦接第一晶体管M1的第二端与第二晶体管M2的第一端。像素开关Mp的第一端电性耦接对应的数据线D1/D2,并接收来自数据线D1/D2的灰阶数据。储存电容Cst电性耦接在像素开关Mp的第二端与接地之间。当像素开关Mp的控制端接收到高准位的扫描信号Ss时,像素开关Mp导通以将第一灰阶数据I11/I12载入至储存电容Cst。

图8为以区段驱动单元E11为例的第二实施例的概要示意图。图9为图8中的导通信号、扫描信号与稳压信号的一实施例的波形示意图。请参阅图1至图5、图8及图9,在一实施例中,区段驱动单元E11可更包含一电容C1。在区段驱动单元E11中,此电容C1电性耦接在第一晶体管M1的控制端与第一晶体管M1的第二端之间,例如:电容C1的第一端电性耦接第一晶体管M1的控制端与导通信号Q1,电容C1的第二端电性耦接第一晶体管M1的第二端与第二晶体管M2的第一端。于此,电容C1可用以抬升输入至第一晶体管M1的控制端的导通信号Q1的准位。举例而言,在控制单元110输出禁能信号Sd时,导通信号Q1可为高准位,且导通信号Q1的准位可为一第一值V1。接着,当控制单元110输出致能信号Se时,导通信号Q1的准位便可受到电容C1的影响而抬升至一第二值V2,进而使得经由第一晶体管M1的第二端与第二晶体管M2的第一端输出的扫描信号Ss的准位可不受到第一晶体管M1的临界电压(threshold voltage)的影响。于此,第一值V1小于第一晶体管M1的临界电压,且第二值V2大于第一晶体管M1的临界电压和第一值V1的总和,但本发明并非仅限于此。

图10为以区段驱动单元E11为例的第三实施例的概要示意图,且图11为图10中的导通信号、扫描信号、稳压信号、时脉信号与反时脉信号的一实施例的波形示意图。

在一些实施例中,区段驱动单元E11可更包含第三晶体管M3。在区段驱动单元E11中,第三晶体管M3的第一端电性耦接在第二晶体管M2和第一晶体管M1的相接处(例如:第一晶体管M1的第二端与第二晶体管M2的第一端)。换言之,于本实施例中,第三晶体管M3的第一端也电性耦接电容C1的第二端,电容C1的第一端电性耦接第一晶体管M1的控制端与导通信号Q1。第三晶体管M3的第二端电性耦接在地电压gnd。第三晶体管M3的控制端电性耦接一反时脉信号XCK。其中,反时脉信号XCK反相于一时脉信号CK。于此,第三晶体管M3与反时脉信号XCK可用以协助稳定区段驱动单元E11输出至像素单元P11-P12的扫描信号Ss的准位。

在一实施例中,提供给区段驱动单元E11-E22的第一晶体管M1的控制端的导通信号Q1-Q2可由栅极驱动电路130或额外设置的信号产生器产生。

在一实施例中,请参照图1,像素阵列装置100可更包含至少一栅极驱动电路130,且各栅极驱动电路130电性耦接于至少一区段驱动单元E11-E22中的至少之一。栅极驱动电路130可用以产生导通信号Q1-Q2并输出导通信号Q1-Q2到至少一区段驱动单元E11-E22中的第一晶体管M1的控制端。

在一些实施例中,像素阵列装置100可更包含多个扫描线G1-G2。扫描线G1-G2交错于数据线D1-D4,以定义出多个个像素区域A。此些像素单元P11-P24则分别位于此些像素区域A中。各扫瞄线G1-G2电性耦接于栅极驱动电路130与对应的区段驱动单元E11-E22。举例来说,扫描线G1电性耦接在栅极驱动电路130与第一列的区段驱动单元E11-E12之间。扫描线G2电性耦接在栅极驱动电路130与第二列的区段驱动单元E21-E22之间。并且,依此类推的。换言之,同一列的像素单元P11-P14经由各自对应的区段驱动单元E11-E12电性连接至同一扫描线G1-G2。举例来说,扫描线G1电性耦接第一列的所有区段驱动单元E11-E12。扫描线G2电性耦接第二列的所有区段驱动单元E21-E22。并且,依此类推。也就是说,第一列的像素单元P11-P14经由各自对应的区段驱动单元E11-E12电性连接至扫描线G1。第二列的像素单元P21-P24经由各自对应的区段驱动单元E21-E22电性连接至扫描线G2。并且,依此类推。

于此,栅极驱动电路130所产生的导通信号Q1经由扫描线G1输入至对应的区段驱动单元E11-E12中的第一晶体管M1的控制端,并且其所产生的导通信号Q2经由扫描线G2输入至对应的区段驱动单元E21-E22中的第一晶体管M1的控制端。

此外,在一些实施例中,栅极驱动电路130可更用以产生稳压信号P,且栅极驱动电路130电性耦接并输出稳压信号P到区段驱动单元E11-E22中的第二晶体管M2的控制端。

在一实施例中,栅极驱动电路130可根据一时脉信号CK作动,并且依据时脉信号CK产生导通信号Q1-Q2与稳压信号P。

在一些实施例中,于步骤S520或步骤S520a之前,像素阵列装置100即可利用栅极驱动电路130产生导通信号Q1-Q2与稳压信号P给区段驱动单元E11-E22,以使得各区段驱动单元E11-E22被致能后即可根据导通信号Q1-Q2与稳压信号P产生扫描信号Ss来驱动所电性耦接的像素单元P11-P24载入对应的第一灰阶数据I11-I14。

在一些实施例中,栅极驱动电路130可为GOA(Gate On Array)电路,但本发明并非以此为限,栅极驱动电路130亦可为任何合适的信号产生器。

需注意的是,以上虽是以各区段驱动单元E11-E22电性耦接两个像素单元P11-P24(即各区段驱动单元E11-E22用以驱动二个像素单元P11-P24)为例,但本发明并非以此为限,举例来说,如图12所示,区段驱动单元E11-E22的数量可和像素单元P11-P22的数量相同,且各区段驱动单元E11-E22是以一对一的方式电性耦接对应的像素单元P11-P22。或者,各区段驱动单元E11-E22可电性耦接三个或三个以上像素单元P11-P24。再者,于此所揭的各区段驱动单元E11-E22所电性耦接的像素单元P11-P24的数量虽皆相同,但本发明并非以此为限。换言之,各区段驱动单元E11-E22所电性耦接的像素单元P11-P24的数量亦可彼此不相同。

综上所述,本发明实施例的像素阵列装置与分段驱动方法,其将各扫描线上的像素单元分区段并判断各区段中各像素单元所对应的灰阶数据是否需要更新,并于需要更新时才输入灰阶数据,以分区段刷新显示影像,进而节省不必要的功耗。

当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1