像素电路及其驱动方法、显示面板和显示设备与流程

本公开的实施例涉及一种像素电路及其驱动方法、显示面板和显示设备。
背景技术：
：有机发光二极管(organiclightemittingdiode，oled)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点，具有广阔的发展前景。作为新一代的显示方式，oled显示面板可以被广泛应用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。技术实现要素：本公开至少一实施例提供一种像素电路，包括：发光元件、驱动电路、第一复位偏置电路和第二复位偏置电路。所述驱动电路的控制端与数据信号端以及所述第一复位偏置电路的第二端电连接，所述驱动电路的第一端与所述第二复位偏置电路的第二端电连接，所述驱动电路的第二端与所述发光元件电连接；所述第一复位偏置电路的控制端与第一控制端电连接，所述第一复位偏置电路的第一端与第一偏置电压端电连接；所述第二复位偏置电路的控制端与偏置控制端电连接，所述第二复位偏置电路的第一端与第二偏置电压端电连接；所述第一复位偏置电路和所述第二复位偏置电路被配置为在复位阶段对所述驱动电路进行复位并控制所述驱动电路处于偏置状态。例如，在本公开一实施例提供的像素电路中，所述驱动电路包括驱动晶体管，所述第一复位偏置电路包括第一偏置晶体管，所述第二复位偏置电路包括第二偏置晶体管，所述驱动电路的控制端为所述驱动晶体管的栅极，所述驱动电路的第一端为所述驱动晶体管的第一极，所述驱动电路的第二端为所述驱动晶体管的第二极，所述第一复位偏置电路的第一端为所述第一偏置晶体管的第一极，所述第一复位偏置电路的第二端为所述第一偏置晶体管的第二极，所述第一复位偏置电路的控制端为所述第一偏置晶体管的栅极，所述第二复位偏置电路的第一端为所述第二偏置晶体管的第一极，所述第二复位偏置电路的第二端为所述第二偏置晶体管的第二极，所述第二复位偏置电路的控制端为所述第二偏置晶体管的栅极。例如，本公开一实施例提供的像素电路还包括：数据写入电路和存储电路。所述数据写入电路被配置为在数据写入阶段向所述驱动晶体管的栅极写入数据信号；所述存储电路被配置为存储所述数据信号并将其保持在所述驱动晶体管的栅极。例如，本公开一实施例提供的像素电路还包括阈值补偿电路。所述阈值补偿电路被配置为在所述数据写入阶段向所述驱动晶体管的栅极写入阈值补偿信号。例如，在本公开一实施例提供的像素电路中，所述阈值补偿电路包括阈值补偿晶体管，所述数据写入电路包括数据写入晶体管，所述存储电路包括存储电容，所述阈值补偿晶体管的第一极与所述数据写入晶体管的第二极电连接，所述阈值补偿晶体管的第二极和栅极彼此电连接，并电连接至所述驱动晶体管的栅极；所述数据写入晶体管的第一极与所述数据信号端电连接，所述数据写入晶体管的栅极与第二控制端电连接；所述存储电容的第一端电连接至所述驱动晶体管的第一极，所述存储电容的第二端电连接至所述驱动晶体管的栅极。例如，本公开一实施例提供的像素电路还包括压降补偿电路。所述压降补偿电路被配置在所述数据写入阶段向所述驱动晶体管的第一极写入参考电压信号。例如，在本公开一实施例提供的像素电路中，所述压降补偿电路包括压降补偿晶体管，所述存储电路包括存储电容，所述压降补偿晶体管的第一极与参考电源端电连接，所述压降补偿晶体管的第二极电连接至所述驱动晶体管的第一极，所述压降补偿晶体管的栅极与第二控制端电连接；所述存储电容的第一端电连接至所述驱动晶体管的第一极，所述存储电容的第二端电连接至所述驱动晶体管的栅极。例如，本公开一实施例提供的像素电路还包括发光控制电路。所述发光控制电路被配置为控制所述驱动电路驱动所述发光元件发光。例如，在本公开一实施例提供的像素电路中，所述发光控制电路包括第一控制晶体管和第二控制晶体管，所述第一控制晶体管的第一极电连接至所述驱动晶体管的第二极，所述第一控制晶体管的第二极电连接至所述发光元件，所述第一控制晶体管的栅极与第三控制端电连接；所述第二控制晶体管的第一极电连接至第一电源电压端，所述第二控制晶体管的第二极电连接至所述驱动晶体管的第一极，所述第二控制晶体管的栅极被配置接收发光控制信号。例如，在本公开一实施例提供的像素电路中，所述第二控制晶体管的栅极电连接至所述第三控制端以接收所述发光控制信号，所述第二偏置晶体管的栅极与所述第一控制端电连接，所述第二偏置晶体管的第一极与复位电压端电连接，所述复位电压端为所述第二偏置电压端，所述第一控制端为所述偏置控制端。例如，在本公开一实施例提供的像素电路中，所述第一偏置电压端输出的信号与所述第二偏置电压端输出的信号相同。例如，在本公开一实施例提供的像素电路中，所述第二偏置晶体管复用为所述第二控制晶体管。例如，在本公开一实施例提供的像素电路中，所述第二偏置晶体管为n型晶体管，所述第二偏置晶体管的栅极与所述第二控制端电连接，所述第一电源电压端为所述第二偏置电压端，所述第二控制端为所述偏置控制端。本公开至少一实施例还提供一种显示面板，包括根据上述任一项所述的像素电路。本公开至少一实施例还提供一种显示设备，包括上述任一项所述的显示面板。本公开至少一实施例还提供一种上述任一项所述的像素电路的驱动方法，包括：在所述复位阶段，对所述驱动电路进行复位并控制所述驱动电路处于偏置状态；在数据写入阶段，向所述驱动电路写入数据信号；在发光阶段，驱动所述发光元件发光。例如，在本公开一实施例提供的驱动方法中，所述驱动电路包括驱动晶体管，所述第一复位偏置电路包括第一偏置晶体管，所述第二复位偏置电路包括第二偏置晶体管；对所述驱动电路进行复位并控制所述驱动电路处于偏置状态包括：通过所述第一偏置晶体管向所述驱动晶体管的栅极写入第一偏置电压信号；以及通过所述第二偏置晶体管向所述驱动晶体管的第一极写入第二偏置电压信号。所述第一偏置电压信号和所述第二偏置电压信号之差控制所述驱动晶体管处于偏置状态。例如，在本公开一实施例提供的驱动方法中，所述第一偏置电压信号和所述第二偏置电压信号相同。例如，在本公开一实施例提供的驱动方法中，所述第二偏置晶体管的第一极电连接至第一电源电压端以接收第一电源电压信号，所述第一电源电压信号为所述第二偏置电压信号。例如，本公开一实施例提供的驱动方法还包括：在所述数据写入阶段，通过阈值补偿电路向所述驱动晶体管的栅极写入阈值补偿信号。例如，本公开一实施例提供的驱动方法还包括：在所述数据写入阶段，通过压降补偿电路向所述驱动晶体管的第一极写入参考电压信号。本公开实施例提供一种像素电路及其驱动方法、显示面板和显示设备，其通过在复位阶段使驱动电路处于偏置状态，从而在显示画面时，驱动电路均由偏置状态改变为相应的显示状态，后一帧显示画面的数据电压不受前一帧显示画面的数据电压的影响，从而改善因磁滞效应产生的短期残像问题，提高显示面板的显示质量。另外，本公开实施例提供的像素电路的驱动方法还可以进行阈值补偿操作和压降补偿操作，从而补偿驱动晶体管的阈值电压漂移和显示面板的电源电压降(irdrop)，从而提高显示均匀性，有效改善显示面板的显示效果。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。图1为本公开一实施例提供的一种像素电路的示意性框图；图2为本公开一实施例提供的一种像素电路的结构示意图；图3为本公开另一实施例提供的一种像素电路的结构示意图；图4为本公开一实施例提供的一种显示面板的示意性框图；图5为本公开一实施例提供的一种显示设备的示意性框图；图6为本公开一实施例提供的一种像素电路的驱动方法的示意性流程图；图7为本公开一实施例提供的一种像素电路的示意性时序图；图8a为图2所示的像素电路的复位阶段的示意图；图8b为图2所示的像素电路的数据写入阶段的示意图；图8c为图2所示的像素电路的发光阶段的示意图；图9a为图3所示的像素电路的复位阶段的示意图；图9b为图3所示的像素电路的数据写入阶段的示意图；以及图9c为图3所示的像素电路的发光阶段的示意图。具体实施方式为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。随着有机发光二极管(organiclightemittingdiode，oled)显示面板的尺寸增大，oled显示面板的电源电压降(irdrop)的问题越来越严重，从而导致oled显示面板的显示亮度不均匀，影响oled显示面板的显示效果。oled显示面板上的每个像素点由多个薄膜晶体管(tft)驱动发光，采用tft驱动技术可以提升显示速度、对比度和亮度、提高分辨率。但是，tft存在磁滞效应现象，tft的磁滞效应是在一定的偏压下，tft电特性表现出来的一种不确定性，即流过tft的电流不仅与当前的偏压有关，还与上一时刻tft所处的状态。tft的磁滞效应与tft的栅介质、半导体材料以及两者之间的界面态陷阱有关，tft的磁滞效应会造成短期残像，前一帧的图像往往会保留在后一帧的图像中，从而影响oled显示面板的显示品质，甚至导致显示错误。本公开至少一实施例提供一种像素电路及其驱动方法、显示面板和显示设备，其通过在复位阶段使驱动电路处于偏置状态，从而在显示画面时，驱动电路均由偏置状态改变为相应的显示状态，后一帧显示画面的数据电压不受前一帧显示画面的数据电压的影响，从而改善因磁滞效应产生的短期残像问题，提高显示面板的显示质量。另外，本公开实施例提供的像素电路的驱动方法还可以进行阈值补偿操作和压降补偿操作，从而补偿驱动晶体管的阈值电压漂移和显示面板的电源电压降(irdrop)，从而提高显示均匀性，有效改善显示面板的显示效果。下面对本公开的一些实施例进行详细说明，但是本公开并不限于这些具体的实施例。图1为本公开一实施例提供的一种像素电路的示意性框图。图2为本公开一实施例提供的一种像素电路的结构示意图。例如，如图1所示，本公开实施例提供的像素电路100可以包括发光元件el、驱动电路10、第一复位偏置电路21和第二复位偏置电路22。驱动电路10的控制端与数据信号端vd以及第一复位偏置电路21的第二端分别电连接，驱动电路10的第一端与第二复位偏置电路22的第二端电连接，驱动电路10的第二端与发光元件el电连接。第一复位偏置电路21的控制端与第一控制端sc1电连接，第一复位偏置电路21的第一端与第一偏置电压端vb1电连接；第二复位偏置电路22的控制端与偏置控制端bs电连接，第二复位偏置电路22的第一端与第二偏置电压端vb2电连接；第一复位偏置电路21和第二复位偏置电路22被配置为在复位阶段对驱动电路10进行复位并控制驱动电路10处于偏置状态。例如，本公开实施例提供的像素电路100可应用于显示面板，例如有源矩阵有机发光二极管(amoled)显示面板等。例如，发光元件el被配置为在施加电压或电流的情况下发光。发光元件el可以为有机发光元件，有机发光元件例如可以为有机发光二极管，但本公开的实施例不限于此。发光元件el例如可以采用不同的发光材料，以发出不同颜色的光，从而进行彩色发光。例如，驱动电路10、第一复位偏置电路21和第二复位偏置电路22的具体结构可以根据实际应用需求进行设定，本公开的实施例对此不作具体限定。例如，本公开实施例提供的一种像素电路100可以实现为如图2所示的电路结构。例如，如图2所示，在一个实施例中，驱动电路10包括驱动晶体管t1。驱动电路10的控制端a3为驱动晶体管t1的栅极，驱动电路10的第一端a1为驱动晶体管t1的第一极，驱动电路10的第二端a2为驱动晶体管t1的第二极。“驱动电路10处于偏置状态”可以表示驱动晶体管t1处于偏置状态，也就是说，第一复位偏置电路21和第二复位偏置电路22可以在复位阶段控制驱动晶体管t1处于偏置状态。例如，驱动晶体管t1为p型晶体管。驱动晶体管t1的第一极可以为源极，驱动晶体管t1的第二极可以为漏极。在本公开的描述中，“驱动晶体管t1处于偏置状态”可以表示驱动晶体管t1的栅极和源极之间的电压差不大于最大灰阶(即255灰阶)对应的栅极和源极之间的电压差vgs255，即驱动晶体管t1的vgs小于等于vgs255。“驱动晶体管t1处于偏置状态”还可以表示驱动晶体管t1的栅极和源极之间的电压差不小于驱动晶体管t1的阈值电压vth1，即驱动晶体管t1的vgs大于等于vth1。例如，第一复位偏置电路21被配置为在复位阶段向驱动晶体管t1的栅极写入第一偏置电压信号；第二复位偏置电路22被配置为在复位阶段向驱动晶体管t1的第一极写入第二偏置电压信号。第一偏置电压信号和第二偏置电压信号之差控制驱动晶体管t1处于偏置状态。在复位阶段，第一偏置电压信号和第二偏置电压信号分别为驱动晶体管t1的栅极电压和源极电压，从而第一偏置电压信号和第二偏置电压信号之差大于等于vth1；或者，小于等于vgs255。例如，如图2所示，第一复位偏置电路21包括第一偏置晶体管t4。第一复位偏置电路21的第一端b1为第一偏置晶体管t4的第一极，第一复位偏置电路21的第二端b2为第一偏置晶体管t4的第二极，第一复位偏置电路21的控制端b3为第一偏置晶体管t4的栅极。第二复位偏置电路22包括第二偏置晶体管t8。第二复位偏置电路22的第一端c1为第二偏置晶体管t8的第一极，第二复位偏置电路22的第二端c2为第二偏置晶体管t8的第二极，第二复位偏置电路22的控制端c3为第二偏置晶体管t8的栅极。例如，第一偏置电压端vb1被配置为输出第一偏置电压信号vinit1，第二偏置电压端vb2被配置为输出第二偏置电压信号vinit2。例如，第一偏置晶体管t4的栅极与第一控制端sc1电连接以接收第一控制信号s1，第一偏置晶体管t4的第一极与第一偏置电压端vb1电连接以接收第一偏置电压信号vinit1。第一偏置晶体管t4的第二极与驱动晶体管t1的栅极电连接，以在第一偏置晶体管t4导通时向驱动晶体管t1的栅极传输第一偏置电压信号vinit1。例如，如图2所示，第二偏置晶体管t8的栅极与第一控制端sc1电连接，第二偏置晶体管t8的第一极与复位电压端vr电连接，第二偏置晶体管t8的第二极与驱动晶体管t1的第一极电连接。第一控制端sc1即为偏置控制端bs，复位电压端vr为第二偏置电压端vb2。在复位阶段，第一控制端sc1可以输出第一控制信号s1，第一控制信号s1为偏置控制信号。复位电压端vr可以输出第二偏置电压信号vinit2，第二偏置晶体管t8的第一极可以接收第二偏置电压信号vinit2，从而第二偏置电压信号vinit2可以在第二偏置晶体管t8导通时被传输至驱动晶体管t1的第一极。例如，在图2所示的实施例中，第一偏置晶体管t4和第二偏置晶体管t8的类型相同。第一偏置晶体管t4和第二偏置晶体管t8例如均为p型晶体管，第一偏置晶体管t4的栅极和第二偏置晶体管t8的栅极均电连接到第一控制端sc1且由相同的第一控制信号s1控制，从而可以节省信号控制端的数量。第一偏置晶体管t4和第二偏置晶体管t8在第一控制信号s1的控制下同时工作。需要说明的是，第一偏置晶体管t4的栅极和第二偏置晶体管t8的栅极也可以分别电连接到不同的信号控制端，以接收不同的控制信号，只要保证第一偏置晶体管t4的栅极和第二偏置晶体管t8能在复位阶段同时工作即可。需要说明的是，第一偏置晶体管t4和第二偏置晶体管t8的类型也可以不相同，本公开对此不作限制。例如，第一偏置电压信号vinit1与第二偏置电压信号vinit2可以相等，由此第一偏置晶体管t4的第一极和第二偏置晶体管t8的第一极可以均电连接到同一个偏置电压端(例如，第一偏置电压端vb1或第二偏置电压端vb2)，也就是说，像素电路100可以仅包括一个偏置电压端，从而节省偏置电压端的数量，节省生产成本。但不限于此，第一偏置电压信号vinit1与第二偏置电压信号vinit2可以不相等，只要第一偏置电压信号vinit1与第二偏置电压信号vinit2之差大于等于vth1；或者，小于等于vgs255即可(即，vinit1-vinit2≤vgs255，或vinit1-vinit2≥vth1)。本公开对此不作具体限制。例如，如图2所示，像素电路100还可以包括数据写入电路11和存储电路12。数据写入电路11被配置为在数据写入阶段向驱动晶体管t1的栅极写入数据信号；存储电路12被配置为存储数据信号并将其保持在驱动晶体管t1的栅极。例如，存储电路12包括存储电容cst。存储电容cst的第一端电连接至驱动晶体管t1的第一极，存储电容cst的第二端电连接至驱动晶体管t1的栅极。也就是说，第一偏置晶体管t4的第二极与存储电容cst的第二端电连接，第二偏置晶体管t8的第二极与存储电容cst的第一端电连接。从而，在复位阶段，存储电容cst的第一端可以存储第二偏置电压信号vinit2并将其保持在驱动晶体管t1的第一极，存储电容cst的第二端可以存储第一偏置电压信号vinit1并将其保持在驱动晶体管t1的栅极。例如，根据实际应用需求，像素电路100还可以具备电学补偿功能。电学补偿功能可以通过电压补偿、电流补偿或混合补偿来实现。例如，如图2所示，像素电路100还可以包括阈值补偿电路13。阈值补偿电路13被配置为在数据写入阶段向驱动晶体管t1的栅极写入阈值补偿信号，以补偿驱动晶体管t1的阈值电压vth1漂移。从而，本公开实施例的像素电路100可以补偿驱动晶体管t1的阈值电压漂移，提高显示均匀性和显示效果。例如，阈值补偿电路13可以包括阈值补偿晶体管t3，数据写入电路11可以包括数据写入晶体管t2。如图2所示，阈值补偿晶体管t3的第一极与数据写入晶体管t2的第二极电连接，阈值补偿晶体管t3的第二极和栅极彼此电连接，并电连接至驱动晶体管t1的栅极。数据写入晶体管t2的第一极与数据信号端vd电连接，数据写入晶体管t2的栅极与第二控制端sc2电连接。例如，阈值补偿晶体管t3和驱动晶体管t1相同，也就是说，阈值补偿晶体管t3和驱动晶体管t1的类型、制备工艺等均相同，从而保证阈值补偿晶体管t3的阈值电压vth2和驱动晶体管t1的阈值电压vth1相同。阈值补偿晶体管t3例如也为p型晶体管。例如，第一偏置电压信号vinit1小于阈值补偿晶体管t3的阈值电压vth2和数据信号vdata之和。也就是说，第一偏置电压信号vinit1需要满足以下公式：vinit1<vth2+vdata。由于阈值补偿晶体管t3的阈值电压vth2和驱动晶体管t1的阈值电压vth1相同，即，vinit1<vth1+vdata。例如，在数据写入阶段，第二控制端sc2可以向数据写入晶体管t2的栅极提供第二控制信号s2，以使数据写入晶体管t2导通。数据信号端vd可以向数据写入晶体管t2的第一极提供数据信号vdata。由于阈值补偿晶体管t3的第二极和栅极彼此电连接，阈值补偿晶体管t3导通。由此，数据信号端vd提供的数据信号vdata可以经由数据写入晶体管t2和阈值补偿晶体管t3对存储电容cst的第二端充电，以将数据信号vdata和驱动晶体管t1的阈值电压vth1存储在存储电容cst的第二端，且该存储的数据信号vdata和驱动晶体管t1的阈值电压vth1可以控制驱动晶体管t1的导通程度，从而控制流过驱动晶体管t1的发光电流大小，该流过驱动晶体管t1的发光电流可以决定发光元件el的发光的灰阶(即发光强度)。例如，在图2所示的实施例中，阈值补偿电路13为内部补偿电路，但不限于此，阈值补偿电路13也可以为外部补偿电路，外部补偿电路例如可以包括感测电路部分以感测驱动晶体管t1的电学特性或发光元件el的电学特性，具体构造可以参见常规设计，这里不再赘述。例如，如图2所示，像素电路100还可以包括压降补偿电路14。压降补偿电路14被配置在数据写入阶段向驱动晶体管t1的第一极写入参考电压信号vref，以补偿由于显示面板的电源电压降(irdrop)引起的发光元件el的显示电压差异，提高显示画质、改善显示效果。例如，压降补偿电路14可以包括压降补偿晶体管t6。压降补偿晶体管t6的第一极与参考电源端ref电连接。压降补偿晶体管t6的第二极电连接至驱动晶体管t1的第一极，即压降补偿晶体管t6的第二极也与存储电容cst的第一端电连接。压降补偿晶体管t6的栅极与第二控制端sc2电连接。例如，在数据写入阶段，第二控制端sc2可以向压降补偿晶体管t6的栅极提供第二控制信号s2，以使压降补偿晶体管t6导通。参考电源端ref可以向压降补偿晶体管t6的第一极提供参考电压信号vref，从而参考电压信号vref经由压降补偿晶体管t6对存储电容cst的第一端充电，由此存储电容cst的第一端的电压可以为参考电压信号vref。例如，如图2所示，像素电路100还可以包括发光控制电路15。发光控制电路15被配置为控制驱动电路10驱动发光元件el发光。发光控制电路15可以包括第一发光控制子电路151和第二发光控制子电路152。第一发光控制子电路151设置在驱动电路10与发光元件el之间，且被配置为控制将驱动电路10与发光元件el导通或断开。第二发光控制子电路152设置在第一电源电压端v1和驱动电路10之间，且被配置为控制将第一电源电压端v1和驱动电路10导通或断开。例如，第一发光控制子电路151可以包括第一控制晶体管t7，第二发光控制子电路152可以包括第二控制晶体管t5。第一控制晶体管t7的第一极电连接至驱动晶体管t1的第二极，第一控制晶体管t7的第二极电连接至发光元件el的第一端(例如，发光元件el的正极端)，第一控制晶体管t7的栅极与第三控制端sc3电连接；第二控制晶体管t5的第一极电连接至第一电源电压端v1，第二控制晶体管t5的第二极电连接至驱动晶体管t1的第一极，第二控制晶体管t5的栅极被配置接收发光控制信号。发光元件el的第二端(例如，发光元件el的负极端)电连接至第二电源电压端v2。例如，在图2所示的实施例中，第三控制端sc3可以在发光阶段输出第三控制信号s3，第三控制信号s3即为发光控制信号，第二控制晶体管t5的栅极电连接至第三控制端sc3以接收该发光控制信号，也就是说，第一控制晶体管t7的栅极和第二控制晶体管t5的栅极可以均电连接到第三控制端sc3，且第三控制端sc3可以同时向第一控制晶体管t7的栅极和第二控制晶体管t5的栅极传输相同的发光控制信号。需要说明的是，第一控制晶体管t7和第二控制晶体管t5也可以电连接至不同的控制端，而不同的控制端施加的发光控制信号同步。本公开实施例对此不作限制。例如，在发光阶段，发光控制信号被同时施加到第一控制晶体管t7和第二控制晶体管t5的栅极，以使得第一控制晶体管t7和第二控制晶体管t5同时导通，从而第一电源电压端v1、第二控制晶体管t5、驱动晶体管t1、第一控制晶体管t7、发光元件el和第二电源电压端v2可以形成回路，发光电流经由导通的第二控制晶体管t5、驱动晶体管t1和第一控制晶体管t7被传输至发光元件el以驱动其发光。例如，第一电源电压端v1为高压端，且可以输出第一电源电压信号vdd，第二电源电压端v2为低压端，且可以输出第二电源电压信号vss。高压端输出的电压信号大于低压端输出的电压信号，即第一电源电压信号vdd可以大于第二电源电压信号vss。但不限于此，在一些实施例中，第一电源电压端v1也可以为低压端，而第二电源电压端v2为高压端。例如，高压端可以电连接电源的正极。低压端可以电连接电源的负极。低压端还可以电连接至地端(gnd)。需要说明的是，数据写入电路11、存储电路12、阈值补偿电路13、压降补偿电路14和发光控制电路15等电路的具体结构可以根据实际应用需求进行设定，本公开的实施例对此不作具体限定。图3为本公开另一实施例提供的一种像素电路的结构示意图。例如，在另一个实施例中，图2所示的第二偏置晶体管可以复用为第二控制晶体管，由此该像素电路可以节省一个晶体管(省去图2的晶体管t5)，节约生产成本。如图3所示，第二偏置晶体管t8可以为n型晶体管，且被配置为在复位阶段向驱动晶体管t1的第一极写入第二偏置电压信号vinit2。此处，第二偏置晶体管t8的栅极与第二控制端sc2电连接，第二偏置晶体管t8的第一极与第一电源电压端v1电连接，第二偏置晶体管t8的第二极与驱动晶体管t1的第一极电连接。第一电源电压端v1被配置为在复位阶段向第二偏置晶体管t8的第一极传输第一电源电压信号vdd，此时，第二偏置电压信号vinit2即为第一电源电压信号vdd。例如，在复位阶段，第一控制端sc1可以输出第一控制信号s1以控制第一偏置晶体管t4导通，第二控制端sc2可以输出第二控制信号s2以控制第二偏置晶体管t8导通；第一偏置电压端vb1被配置为输出第一偏置电压信号vinit1，第一偏置电压信号vinit1可以经由第一偏置晶体管t4传输至驱动晶体管t1的栅极，第一电源电压端v1可以输出第一电源电压信号vdd，第一电源电压信号vdd即为第二偏置电压信号vinit2，第一电源电压信号vdd可以经由第二偏置晶体管t8传输至驱动晶体管t1的第一极。在这种情形下，在复位阶段，第二控制端sc2为偏置控制端bs，第一电源电压端v1为第二偏置电压端vb2，第一控制信号s1和第二控制信号s2均为偏置控制信号。例如，在发光阶段，第二控制端sc2输出第二控制信号s2，第三控制端输出第三控制信号s3，第二控制信号s2和第三控制信号s3用于控制第二偏置晶体管t8和第一控制晶体管t7同时导通，从而控制将发光电流传输至发光元件el以驱动其发光。在这种情形下，在发光阶段，第二控制信号s2和第三控制信号s3均为发光控制信号。需要说明的是，图3所示的实施例中其余电路(例如，第一复位偏置电路21、数据写入电路11、存储电路12、阈值补偿电路13和压降补偿电路14等)可以与图2所示的实施例中相应电路的结构和连接方式均相同，在此不再赘述。例如，在图3所示的实施例中，第二偏置晶体管t8的栅极与数据写入晶体管t2的栅极、压降补偿晶体管t6的栅极均通过相同的第二控制信号s2控制，第二偏置晶体管t8与数据写入晶体管t2、压降补偿晶体管t6的类型可以不同。也就是说，若第二偏置晶体管t8为n型晶体管，则数据写入晶体管t2和压降补偿晶体管t6均为p型晶体管。但不限于此，第二偏置晶体管t8的栅极与数据写入晶体管t2的栅极、压降补偿晶体管t6的栅极也可以通过不同的控制信号控制，在此种情形下，第二偏置晶体管t8与数据写入晶体管t2、压降补偿晶体管t6的类型则没有限制，即第二偏置晶体管t8与数据写入晶体管t2、压降补偿晶体管t6的类型可以相同(例如均为p型晶体管)，也可以不相同。本公开对此不作限制。值得注意的是，按照晶体管的特性，晶体管可以分为n型晶体管和p型晶体管，为了清楚起见，本公开的实施例以晶体管为p型晶体管为例详细阐述了本公开的技术方案。然而本公开的实施例的晶体管不限于p型晶体管，除了驱动晶体管t1和阈值补偿晶体管t3以外，本领域技术人员还可以根据实际需要利用n型晶体管实现本公开中的实施例中的一个或多个晶体管的功能。在本公开的实施例中，晶体管的第一极可以为源极或漏极，相应地，晶体管的第二极为漏极或源极。所以本公开实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。对于不同类型的晶体管，其栅极的控制信号也不相同。例如，对于n型晶体管，在控制信号为高电平信号时，该n型晶体管处于开启状态；而在控制信号为低电平信号时，n型晶体管处于截止状态。对于p型晶体管时，在控制信号为低电平信号时，该p型晶体管处于开启状态；而在控制信号为高电平信号时，p型晶体管处于截止状态。本公开实施例中的控制信号可以根据晶体管的类型而相应变化。本公开实施例还提供一种显示面板。图4为本公开一实施例提供的一种显示面板的示意性框图。如图4所示，显示面板70包括多个像素单元110，多个像素单元110可以阵列排布，根据实际应用需求，显示面板70例如可以包括1440行、900列的像素单元110。每个像素单元110可以包括上述任一实施例所述的像素电路100。该像素电路100通过在复位阶段使驱动电路处于偏置状态，从而改善因磁滞效应产生的短期残像现象，提高显示面板的显示质量。例如，显示面板70可以为矩形面板、圆形面板、椭圆形面板或多边形面板等。另外，显示面板70不仅可以为平面面板，也可以为曲面面板，甚至球面面板。例如，显示面板70还可以具备触控功能，即显示面板70可以为触控显示面板。本公开实施例还提供一种显示设备。图5为本公开一实施例提供的一种显示设备的示意性框图。如图5所示，显示设备80包括上述任一所述的显示面板70，显示面板70用于显示图像。显示面板70的每个像素单元包括上述任一实施例所述的像素电路。像素电路包括驱动电路、数据写入电路、存储电路、发光元件、第一复位偏置电路和第二复位偏置电路等。第一复位偏置电路和第二复位偏置电路被配置为在复位阶段控制驱动电路处于偏置状态，从而改善因磁滞效应产生的短期残像现象，提高显示设备的显示质量。例如，显示设备80还可以包括栅极驱动器82。栅极驱动器82还被配置为通过多条栅线与数据写入电路电连接，以用于为数据写入电路提供第二控制信号。例如，显示设备80还可以包括数据驱动器84。数据驱动器84被配置为向显示面板70提供数据信号。该数据信号可以为电压信号，用于控制相应像素单元的发光元件的发光强度。数据信号的电压越高则代表灰阶越大，由此使得发光元件的发光强度越大。例如，栅极驱动器82和数据驱动器84可以分别由各自的专用集成电路芯片或者可以通过半导体制备工艺直接制备在显示面板70上来实现。例如，显示设备80可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。需要说明的是，对于显示设备80的其它组成部分(例如控制装置、图像数据编码/解码装置、时钟电路等)均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。本公开实施例还提供一种像素电路的驱动方法，该驱动方法可以应用于上述任一项所述的像素电路。图6为本公开一实施例提供的一种像素电路的驱动方法的示意性流程图。如图6所示，像素电路的驱动方法包括以下步骤：步骤s101：在复位阶段，对驱动电路进行复位并控制驱动电路处于偏置状态；步骤s102：在数据写入阶段，向驱动电路写入数据信号；步骤s103：在发光阶段，驱动发光元件发光。例如，以图2所示的像素电路为例，像素电路100可以包括发光元件el、驱动电路10、第一复位偏置电路21和第二复位偏置电路22。驱动电路10包括驱动晶体管t1，第一复位偏置电路21包括第一偏置晶体管t4，第二复位偏置电路22包括第二偏置晶体管t8。由此，在步骤s101中，对驱动电路进行复位并控制驱动电路处于偏置状态可以包括：通过第一偏置晶体管向驱动晶体管的栅极写入第一偏置电压信号；以及通过第二偏置晶体管向驱动晶体管的第一极写入第二偏置电压信号。第一偏置电压信号和第二偏置电压信号之差控制驱动晶体管处于偏置状态。例如，第一偏置电压信号和第二偏置电压信号可以相同。或者，第一偏置电压信号小于第二偏置电压信号。例如，在图3所示的实施例中，第二偏置晶体管t8可以被分时复用为第二控制晶体管，第二偏置电压信号可以为第一电源电压信号。例如，在一个示例中，本公开实施例提供的像素电路的驱动方法可以包括阈值补偿操作。在步骤s102中，驱动方法还可以包括：在数据写入阶段，通过阈值补偿电路向驱动晶体管的栅极写入阈值补偿信号。从而该像素电路可以补偿驱动晶体管的阈值电压。例如，在一个示例中，本公开实施例提供的像素电路的驱动方法可以包括压降(irdrop)补偿操作。在步骤s102中，驱动方法还可以包括：在数据写入阶段，通过压降补偿电路向驱动晶体管的第一极写入参考电压信号。从而该像素电路可以补偿第一电源电压端的irdrop。例如，像素电路的时序图可以根据实际需求进行设定，本公开的实施例对此不作具体限定。例如，在一个示例中，图7是图2和图3所示的像素电路的驱动方法的示例性时序图。例如，图8a至图8c是图2所示的像素电路的在各个工作阶段的示意图。下面结合图2、图7和图8a至图8c详细说明本公开实施例提供的一种像素电路的驱动方法的操作流程。需要说明的是，在图8a至图8c中，在晶体管的位置处设置虚线方框表示该晶体管处于截止状态，在晶体管的位置处不设置符号则表示该晶体管处于开启状态。带箭头的实线表示信号流向。例如，如图2、图7和图8a所示，在复位阶段rt，第一控制端sc1提供的第一控制信号s1为低电平信号，从而第一偏置晶体管t4和第二偏置晶体管t8导通。第二控制端sc2提供的第二控制信号s2为高电平信号，第三控制端sc3提供的第三控制信号s3(即发光控制信号)为高电平信号，从而数据写入晶体管t2、压降补偿晶体管t6、第一控制晶体管t7和第二控制晶体管t5均处于截止状态。第一偏置电压端vb1输出第一偏置电压信号vinit1，且第一偏置电压信号vinit1小于阈值补偿晶体管t3的阈值电压vth2和数据信号vdata之和，从而阈值补偿晶体管t3处于导通状态。第一偏置电压信号vinit1经由第一偏置晶体管t4传输至驱动晶体管t1的栅极，从而驱动晶体管t1的栅极的电压被重置为第一偏置电压信号vinit1。第二偏置电压端vb2(即复位电压端vr)可以输出第二偏置电压信号vinit2，且第二偏置电压信号vinit2经由第二偏置晶体管t8传输至驱动晶体管t1的第一极，从而驱动晶体管t1的第一极的电压被重置为第二偏置电压信号vinit2。此时，驱动晶体管t1可以处于导通状态。例如，在图8a所示的示例中，在复位阶段rt，驱动晶体管t1处于导通状态。但不限于此，在复位阶段rt，驱动晶体管t1也可以处于截止状态。第一偏置电压信号vinit1和第二偏置电压信号vinit2例如可以相同，在这种情况下，驱动晶体管t1处于截止状态。例如，如图2、图7和图8b所示，在数据写入阶段dt，第一控制信号s1变为高电平信号，第二控制信号s2变为低电平信号，第三控制信号s3保持为高电平信号。此时，第一偏置晶体管t4、第二偏置晶体管t8、第一控制晶体管t7和第二控制晶体管t5均处于截止状态，驱动晶体管t1、数据写入晶体管t2、压降补偿晶体管t6和阈值补偿晶体管t3均导通。由此，数据信号vdata经由数据写入晶体管t2和阈值补偿晶体管t3对存储电容cst的第二端充电，一直充电至存储电容cst的第二端的电压为vdata+vth2为止，vth2为阈值补偿晶体管t3的阈值电压vth2，阈值补偿晶体管t3的阈值电压vth2与驱动晶体管t1的阈值电压vth1相同，即存储电容cst的第二端的电压可以为vdata+vth1。此时，驱动晶体管t1的栅极的电压变为vdata+vth1。参考电压信号vref经由压降补偿晶体管t6对存储电容cst的第一端进行充电，即存储电容cst的第一端的电压可以为参考电压信号vref，此时，驱动晶体管t1的第一极的电压变为vref。例如，如图2、图7和图8c所示，在发光阶段lt，第一控制信号s1保持高电平信号，第二控制信号s2变为高电平信号，第三控制信号s3变为低电平信号。此时，第一偏置晶体管t4、第二偏置晶体管t8、数据写入晶体管t2、压降补偿晶体管t6和阈值补偿晶体管t3均处于截止状态，而驱动晶体管t1、第一控制晶体管t7和第二控制晶体管t5均导通。由此，第一电源电压端v1输出的第一电源电压信号vdd可以经由第二控制晶体管t5传输至驱动晶体管t1的第一极，驱动晶体管t1的第一极的电压变为第一电源电压信号vdd，从而驱动晶体管t1的栅极的电压变为vdata+vth1+vdd-vref。由上分析可知，在三个阶段(复位阶段、数据写入阶段和发光阶段)中，驱动晶体管t1的栅极和第一极的电压的对应关系可以如下表格1所示。表格1工作阶段驱动晶体管t1的栅极驱动晶体管t1的第一极rtvinit1vinit2dtvdata+vth1vrefltvdata+vth1+vdd-vrefvdd例如，图9a至图9c是图3所示的像素电路的在各个工作阶段的示意图。下面结合图3、图7和图9a至图9c详细说明本公开实施例提供的另一种像素电路的驱动方法的操作流程。需要说明的是，在图9a至图9c中，在晶体管的位置处设置虚线方框表示该晶体管处于截止状态，在晶体管的位置处不设置符号则表示该晶体管处于开启状态。带箭头的实线表示信号流向。例如，如图3、图7和图9a所示，在复位阶段rt，第一控制端sc1提供的第一控制信号s1为低电平信号，从而第一偏置晶体管t4导通。第二控制端sc2提供的第二控制信号s2为高电平信号，从而第二偏置晶体管t8导通，而数据写入晶体管t2和压降补偿晶体管t6处于截止状态。第三控制端sc3提供的第三控制信号s3(即发光控制信号)为高电平信号，从而第一控制晶体管t7处于截止状态。第一偏置电压端vb1输出第一偏置电压信号vinit1，且第一偏置电压信号vinit1小于阈值补偿晶体管t3的阈值电压vth2和数据信号vdata之和，从而阈值补偿晶体管t3处于导通状态。第一偏置电压信号vinit1经由第一偏置晶体管t4传输至驱动晶体管t1的栅极，从而驱动晶体管t1的栅极的电压被重置为第一偏置电压信号vinit1。第一电源电压端v1(即第二偏置电压端vb2)可以输出第一电源电压信号vdd，且第一电源电压信号vdd经由第二偏置晶体管t8传输至驱动晶体管t1的第一极，从而驱动晶体管t1的第一极的电压被重置为第一电源电压信号vdd。此时，驱动晶体管t1可以处于导通状态。例如，第一电源电压信号vdd可以大于第一偏置电压信号vinit1，且第一偏置电压信号vinit1与第一电源电压信号vdd之差不大于vgs255(最大灰阶对应的驱动晶体管t1的栅源电压差)，即vinit1-vdd小于等于vgs255。例如，在图9a所示的示例中，在复位阶段rt，驱动晶体管t1处于导通状态。但不限于此，在复位阶段rt，驱动晶体管t1也可以处于截止状态。例如，若在复位阶段rt，vinit1-vdd大于驱动晶体管t1的阈值电压vth1，此时，驱动晶体管t1处于截止状态。例如，如图3、图7和图9b所示，在数据写入阶段dt，第一控制信号s1变为高电平信号，第二控制信号s2变为低电平信号，第三控制信号s3保持为高电平信号。此时，第一偏置晶体管t4、第二偏置晶体管t8和第一控制晶体管t7均处于截止状态，驱动晶体管t1、数据写入晶体管t2、压降补偿晶体管t6和阈值补偿晶体管t3均导通。由此，数据信号vdata经由数据写入晶体管t2和阈值补偿晶体管t3对存储电容cst的第二端充电，一直充电至存储电容cst的第二端的电压为vdata+vth2为止，vth2为阈值补偿晶体管t3的阈值电压vth2，阈值补偿晶体管t3的阈值电压vth2与驱动晶体管t1的阈值电压vth1相同，即存储电容cst的第二端的电压可以为vdata+vth1。此时，驱动晶体管t1的栅极的电压变为vdata+vth1。参考电压信号vref经由压降补偿晶体管t6对存储电容cst的第一端进行充电，即存储电容cst的第一端的电压可以为参考电压信号vref，此时，驱动晶体管t1的第一极的电压变为vref。例如，如图3、图7和图9c所示，在发光阶段lt，第一控制信号s1保持高电平信号，第二控制信号s2变为高电平信号，第三控制信号s3变为低电平信号。此时，第一偏置晶体管t4、数据写入晶体管t2、压降补偿晶体管t6和阈值补偿晶体管t3均处于截止状态，而驱动晶体管t1、第一控制晶体管t7和第二偏置晶体管t8均导通。由此，第一电源电压端v1输出的第一电源电压信号vdd可以经由第二偏置晶体管t8传输至驱动晶体管t1的第一极，驱动晶体管t1的第一极的电压变为第一电源电压信号vdd，从而驱动晶体管t1的栅极的电压变为vdata+vth1+vdd-vref。由上分析可知，在三个阶段(复位阶段、数据写入阶段和发光阶段)中，驱动晶体管t1的栅极和第一极的电压的对应关系可以如下表格2所示。表格2工作阶段驱动晶体管t1的栅极驱动晶体管t1的第一极rtvinit1vdddtvdata+vth1vrefltvdata+vth1+vdd-vrefvdd参考表格1和表格2，基于驱动晶体管t1的饱和电流公式，可以得到流经驱动晶体管t1的发光电流ioled可以表示为：ioled＝k(vgs–vth1)2＝k[(vdata+vth1+vdd-vref)–vdd–vth1]2＝k(vdata-vref)2上述公式中vgs为驱动晶体管t1的栅极和源极之间的电压差，vdd为第一电源电压端v1输出的第一电源电压信号，vth1是驱动晶体管t1的阈值电压。由上式中可以看到，发光电流ioled已经不受驱动晶体管t1的阈值电压vth1和第一电源电压端v1的第一电源电压信号的影响，而只与参考电源端ref输出的参考电压信号vref和数据信号vdata有关。数据信号vdata由数据信号端vd直接传输，其与驱动晶体管t1的阈值电压vth无关，这样就可以解决驱动晶体管t1由于工艺制程及长时间的操作造成阈值电压漂移的问题。参考电压信号vref由参考电源端ref提供，其与第一电源电压端v1的irdrop无关，从而可以解决显示面板的irdrop的问题。综上所述，像素电路可以保证发光电流ioled的准确性，消除驱动晶体管t1的阈值电压和irdrop对发光电流ioled的影响，保证发光元件el正常工作，提高显示画面的均匀性，提升显示效果。例如，上述公式中k为常数，且k可以表示为：k＝0.5μncox(w/l)其中，μn为驱动晶体管t1的电子迁移率，cox为驱动晶体管t1的栅极单位电容量，w为驱动晶体管t1的沟道宽，l为驱动晶体管t1的沟道长。需要说明的是，复位阶段、数据写入阶段和发光阶段的设置方式可以根据实际应用需求进行设定，本公开的实施例对此不作具体限定。由此，本公开实施例提供的像素电路的驱动方法通过在复位阶段使驱动晶体管处于偏置状态，从而改善因磁滞效应产生的短期残像问题，提高显示均匀性和显示质量。另外，本公开实施例提供的像素电路的驱动方法还可以进行阈值补偿操作和压降补偿操作，从而补偿驱动晶体管的阈值电压漂移和显示面板的irdrop，有效改善显示面板的显示效果，提高显示质量。对于本公开，还有以下几点需要说明：(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。当前第1页12