一种移位寄存器电路及相关装置的制作方法

本实用新型涉及显示技术领域，尤其涉及一种移位寄存器电路及相关装置。

背景技术：

目前，多数平板显示面板中采用移位寄存器的方式代替栅极驱动芯片，以降低平板显示面板的制作成本和生产周期。平板显示面板在关机时需要把所有像素中的电荷释放掉，使画面全黑，以防止关机画面异常。对于存在移位寄存器的平板显示面板产品，现有的释放电荷的方法是在关机时，将输入移位寄存器的全部控制信号都拉高，以使移位寄存器的信号输出端电位拉高，实现连接的像素中开关晶体管全部打开，将像素中的电压释放掉。

由于在关机后平板显示面板中的电源已经切断，最终输入移位寄存器的全部控制信号都会回落到接地电位。在全部控制信号都回落到接地电压时，很难将移位寄存器内部的电荷释放干净。在连续的开关机过程中，将会导致移位寄存器的工作异常。

技术实现要素：

有鉴于此，本实用新型实施例提供了一种移位寄存器电路及相关装置，用以解决现有的移位寄存器单元在关机时内部电荷无法释放干净的问题。

因此，本实用新型实施例提供的一种移位寄存器电路，包括连接于时钟信号端、第一参考信号端和第二参考信号端之间的移位寄存器单元，还包括：关机放电模块；

所述关机放电模块的输出端与所述第二参考信号端相连，所述关机放电模块的控制端与关机放电信号控制端相连，所述关机放电模块的输入端与所述移位寄存器单元中的上拉节点和/或所述移位寄存器单元的信号输出端相连；

所述关机放电模块，用于在关机放电阶段，在所述关机放电信号控制端的控制下，对相连的所述上拉节点和/或相连的所述移位寄存器单元的信号输出端放电；在关机放电阶段，所述关机放电信号控制端加载信号的时长大于所述第二参考信号端加载信号的时长。

在一种可能的实现方式中，在本实用新型实施例提供的上述移位寄存器电路中，所述关机放电模块包括：第一开关晶体管和/或第二开关晶体管；

所述第一开关晶体管的栅极与所述关机放电信号控制端相连，源极与所述第二参考信号端相连，漏极与所述上拉节点相连；

所述第二开关晶体管的栅极与所述关机放电信号控制端相连，源极与所述第二参考信号端相连，漏极与所述信号输出端相连。

在一种可能的实现方式中，在本实用新型实施例提供的上述移位寄存器电路中，所述第一开关晶体管和所述第二开关晶体管同时为N型晶体管或同时为P型晶体管。

在一种可能的实现方式中，在本实用新型实施例提供的上述移位寄存器电路中，所述移位寄存器单元，具体包括：输入模块，复位模块，输出模块，以及下拉控制模块；

所述输入模块与所述上拉节点相连；所述输入模块，用于将信号输入端的信号输入至所述上拉节点；

所述复位模块分别与所述第二参考信号端和所述上拉节点相连；所述复位模块，用于在复位信号端的控制下将所述第二参考信号端的信号输入至所述上拉节点；

所述输出模块分别与所述时钟信号端和所述上拉节点相连；所述输出模块，用于在所述上拉节点的控制下，将所述时钟信号端的信号输入至信号输出端；

所述下拉控制模块分别与所述第一参考信号端、所述上拉节点和所述第二参考信号端相连；所述下拉控制模块，用于在所述第一参考信号端的控制下，将所述第二参考信号端的信号分别输入至所述上拉节点和所述信号输出端。

在一种可能的实现方式中，在本实用新型实施例提供的上述移位寄存器电路中，所述下拉控制模块，具体包括：第一下拉控制模块和第二下拉控制模块；

所述第一下拉控制模块和所述第二下拉控制模块的结构相同，且分别与不同的第一参考信号端相连；分别与所述第一下拉控制模块和所述第二下拉控制模块连接的第一参考信号端交替加载信号。

在一种可能的实现方式中，在本实用新型实施例提供的上述移位寄存器电路中，所述移位寄存器单元，还包括：帧结束控制模块；

所述帧结束控制模块分别与所述信号输出端、所述上拉节点、帧结束控制端和所述第二参考信号端相连；所述帧结束控制模块，用于在所述帧结束控制端的控制下，将所述第二参考信号端的信号输入至所述上拉节点和所述信号输出端。

另一方面，本实用新型实施例还提供一种栅极集成驱动电路，包括级联的多个上述移位寄存器电路。

另一方面，本实用新型实施例还提供了一种显示装置，包括本实用新型实施例提供的上述栅极集成驱动电路。

本实用新型实施例的有益效果包括：

本实用新型实施例提供了一种移位寄存器电路及相关装置，该移位寄存器电路包括：连接于时钟信号端、第一参考信号端和第二参考信号端之间的移位寄存器单元，以及关机放电模块；关机放电模块的输入端与第二参考信号端相连，关机放电模块的控制端与关机放电信号控制端相连，关机放电模块的输出端与移位寄存器单元中的上拉节点和/或移位寄存器单元的信号输出端相连。在显示阶段，对第一参考信号端加载第一电位信号，对关机放电信号控制端和第二参考信号端加载第二电位信号，对时钟信号端加载时钟信号；在关机放电阶段，对第一参考信号端、第二参考信号端、关机放电信号控制端和时钟信号端同时加载第一电位信号；且在关机放电阶段，对关机放电信号控制端加载的第一电位信号时长大于对第二参考信号端加载的第一电位信号时长，以使关机放电模块在关机放电阶段，在关机放电信号控制端的控制下，对相连的上拉节点和/或相连的移位寄存器单元的信号输出端放电，从而将移位寄存器单元内部残留的电荷进行释放，确保在关机后移位寄存器单元内部无残留电荷，保证移位寄存器单元在连续开关机过程中可以正常工作，确保产品的信赖性。

附图说明

图1a至图1c分别为本实用新型实施例提供的的移位寄存器电路的结构示意图之一；

图2为本实用新型实施例提供的移位寄存器电路对应的信号时序图；

图3为本实用新型实施例提供的的移位寄存器电路的结构示意图之二；

图4为本实用新型实施例提供的的移位寄存器电路的具体模块结构示意图；

图5和图6分别为本实用新型提供的实施例的移位寄存器电路的具体电路结构示意图；

图7为图5对应的信号时序图；

图8为本实用新型实施例提供的栅极驱动电路的结构示意图。

具体实施方式

下面结合附图，对本实用新型实施例提供的移位寄存器电路及相关装置的具体实施方式进行详细地说明。

本实用新型实施例提供了一种移位寄存器电路，如图1a至图1c所示，包括：连接于时钟信号端CLK、第一参考信号端VDD和第二参考信号端VGL之间的移位寄存器单元1，还包括：关机放电模块2；

关机放电模块2的输出端与第二参考信号端VGL相连，关机放电模块2的控制端与关机放电信号控制端Xon相连，关机放电模块2的输入端与移位寄存器单元1中的上拉节点PU和/或移位寄存器单元1的信号输出端Output相连；

关机放电模块2，用于在关机放电阶段，在关机放电信号控制端Xon的控制下，对相连的上拉节点PU和/或相连的移位寄存器单元1的信号输出端Output放电；如图2所示，在关机放电阶段，关机放电信号控制端Xon加载信号的时长t21大于第二参考信号端VGL加载信号的时长t22。

具体地，在本实用新型实施例提供的上述移位寄存器电路中，如图1a所示，关机放电模块2的输入端可以仅与移位寄存器单元1中的上拉节点PU相连，使得在关机放电阶段关机放电模块2对移位寄存器单元1中的上拉节点PU放电，通过对上拉节点PU放电已达到将移位寄存器单元1内部残留的电荷进行释放的目的。如图1b所示，关机放电模块2的输入端也可以仅与移位寄存器单元1的信号输出端Output相连，使得在关机放电阶段关机放电模块2对移位寄存器单元1的信号输出端Output放电，通过对信号输出端Output放电已达到将移位寄存器单元1内部残留的电荷进行释放的目的。或者，如图1c所示，关机放电模块2的输入端还可以同时与移位寄存器单元1中的上拉节点PU和信号输出端Output相连，使得在关机放电阶段关机放电模块2同时对移位寄存器单元1中的上拉节点PU和信号输出端Output放电，通过同时对上拉节点PU和信号输出端Output放电已达到快速将移位寄存器单元1内部残留的电荷进行释放的目的。

具体地，在本实用新型实施例提供的上述移位寄存器电路中，在将移位寄存器单元1内部残留的电荷进行释放后，可以确保在关机后移位寄存器单元1内部无残留电荷，保证移位寄存器单元1在连续开关机过程中可以正常工作，确保产品的信赖性。

下面结合本实用新型实施例提供的上述移位寄存器电路对应的信号时序图，对本实用新型实施例提供的上述移位寄存器电路大致工作原理进行简要的介绍。如图2所示，在显示阶段t1，可以对第一参考信号端VDD加载第一电位信号，对关机放电信号控制端Xon和第二参考信号端VGL加载第二电位信号，对时钟信号端CLK加载时钟信号，以保证移位寄存器单元1正常工作；在关机放电阶段t2，对第一参考信号端VDD、第二参考信号端VGL、关机放电信号控制端Xon和时钟信号端CLK同时加载第一电位信号。如图2所示，第一电位信号例如可以为高电位信号，第二电位信号例如可以为低电位信号，反之亦可。且在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号时长t21大于对第二参考信号端VGL加载的第一电位信号时长t22，以使关机放电模块2在关机放电阶段t2的导通时长(约等于关机放电信号控制端Xon加载的第一电位信号时长t21)大于第二参考信号端VGL加载的第一电位信号时长t22，可以保证在关机放电阶段t2第二参考信号端VGL从第一电位信号回落到接地电位的过程中，关机放电模块2还处于导通状态，可以将与关机放电模块2的输入端连接的移位寄存器单元1的上拉节点PU和/或信号输出端Output的电位与第二参考信号端VGL同时拉到接地电位，确保对上拉节点PU和/或信号输出端Output放电，从而将移位寄存器单元内部残留的电荷进行释放，确保在关机后移位寄存器单元内部无残留电荷，保证移位寄存器单元在连续开关机过程中可以正常工作，确保产品的信赖性。

可选地，如图2所示，在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号时长t21，大于第二参考信号端VGL从加载第一电位信号至电位恢复接地电位的时长t23，这样可以保证在关机放电阶段t2第二参考信号端VGL已经回落到接地电位时，关机放电模块2还处于导通状态。因此，可以将与关机放电模块2的输入端连接的移位寄存器单元1的上拉节点PU和/或信号输出端Output的电位拉到接地电位，确保对上拉节点PU和/或信号输出端Output完全放电，从而将移位寄存器单元1内部残留的电荷进行完全释放，确保在关机后移位寄存器单元1内部无残留电荷，保证移位寄存器单元1在连续开关机过程中可以正常工作，确保产品的信赖性。

可选地，在本实用新型实施例提供的上述移位寄存器电路中，如图3所示，关机放电模块2，可以具体包括：第一开关晶体管M1和/或第二开关晶体管M2，图3示出了第一开关晶体管M1和第二开关晶体管M2同时存在的情况；其中，

第一开关晶体管M1的栅极与关机放电信号控制端Xon相连，源极与第二参考信号端VGL相连，漏极与上拉节点PU相连；第一开关晶体管M1用于在关机放电阶段t2，对上拉节点PU进行放电；

第二开关晶体管M2的栅极与关机放电信号控制端Xon相连，源极与第二参考信号端VGL相连，漏极与信号输出端Output相连；第二开关晶体管M2用于在关机放电阶段t2，对信号输出端Output进行放电。

具体地，在本实用新型实施例提供的上述移位寄存器电路中，如图5所示，第一开关晶体管M1和第二开关晶体管M2可以同时为N型晶体管，此时，在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号为高电位信号。如图6所示，第一开关晶体管M1和第二开关晶体管M2也可以同时为P型晶体管，此时，在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号为低电位信号。

以上仅是举例说明移位寄存器电路中的关机放电模块2的具体结构，在具体实施时，关机放电模块2的具体结构不限于本实用新型实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

可选地，在本实用新型实施例提供的上述移位寄存器电路中移位寄存器单元1可以有多种结构实现其功能，一般地，如图4所示，移位寄存器单元1，可以具体包括：输入模块10、复位模块20、输出模块30、以及下拉控制模块40；

输入模块10与上拉节点PU相连；输入模块10，用于将信号输入端Input的信号输入至上拉节点PU；

复位模块20分别与第二参考信号端VGL和上拉节点PU相连；复位模块20，用于在复位信号端RESET的控制下将第二参考信号端VGL的信号输入至上拉节点PU；

输出模块30分别与时钟信号端CLK和上拉节点PU相连；输出模块30，用于在上拉节点PU的控制下，将时钟信号端CLK的信号输入至信号输出端Output；

下拉控制模块40分别与第一参考信号端VDD、上拉节点PU和第二参考信号端VGL相连；下拉控制模块40，用于在第一参考信号端VDD的控制下，将第二参考信号端VGL的信号分别输入至上拉节点PU和信号输出端Output。

可选地，本实用新型实施例提供的上述移位寄存器电路中，如图5和图6所示，输入模块10，可以具体包括：第一晶体管T1；其中，

第一晶体管T1的栅极和源极均与输入信号端Input相连，漏极与上拉节点PU相连。

具体地，如图5所示，第一晶体管T1可以为N型晶体管，此时，信号输入端Input加载高电位信号时，第一晶体管T1处于开启状态。如图6所示，第一晶体管T1也可以为P型晶体管，此时，信号输入端Input加载低电位信号时，第一晶体管T1处于开启状态。

以上仅是举例说明移位寄存器单元中输入模块10的具体结构，在具体实施时，输入模块10的具体结构不限于本实用新型实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

可选地，本实用新型实施例提供的上述移位寄存器电路中，如图5和图6所示，复位模块20，可以具体包括：第二晶体管T2，其中，第二晶体管T2的栅极与复位控制信号端RESET相连，源极与上拉节点PU相连，漏极与第二参考信号端VGL相连。

具体地，如图5所示，第二晶体管T2可以为N型晶体管，此时，复位模块20加载高电位信号时，第二晶体管T2处于开启状态。如图6所示，第二晶体管T2也可以为P型晶体管，此时，复位模块20加载低电位信号时，第二晶体管T2处于开启状态。

以上仅是举例说明移位寄存器单元中复位模块20的具体结构，在具体实施时，复位模块20的具体结构不限于本实用新型实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

可选地，本实用新型实施例提供的上述移位寄存器电路中，如图5和图6所示，输出模块30，可以具体包括：第三晶体管T3，以及连接于第三晶体管T3的栅极与漏极之间的电容C；其中，第三晶体管T3的栅极与上拉节点PU相连，源极与时钟信号端CLK相连，漏极与信号输出端Output相连。

具体地，如图5所示，第三晶体管T3可以为N型晶体管，此时，信号输出端Output加载高电位信号时，第三晶体管T3处于开启状态。如图6所示，第三晶体管T3也可以为P型晶体管，此时，信号输出端Output加载低电位信号时，第三晶体管T3处于开启状态。

具体地，电容C可以在上拉节点PU处于浮接状态时，通过电容C的自举作用进一步拉高或进一步拉低上拉节点PU的电位，从而保证移位寄存器单元的输出正确。并且，增加的电容C也有利于减小上拉节点PU和信号输出端Output的噪声。

以上仅是举例说明移位寄存器单元中第输出模块30的具体结构，在具体实施时，输出模块30的具体结构不限于本实用新型实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

可选地，本实用新型实施例提供的上述移位寄存器电路中，如图4所示，下拉控制模块40，可以具体包括：第一下拉控制模块41和第二下拉控制模块42；其中，

第一下拉控制模块41和第二下拉控制模块42的结构相同，且分别与不同的第一参考信号端VDD1和VDD2相连；分别与第一下拉控制模块41和第二下拉控制模块42连接的第一参考信号端VDD1和VDD2交替加载信号。

在本实用新型实施例提供的上述移位寄存器电路中，如图7所示，由于在显示阶段t1m第一参考信号端VDD1和VDD2交替输入节点控制信号，使第一下拉控制模块41和第二下拉控制模块42交替工作，降低了各下拉控制模块的偏置电压的占空比，从而延长了移位寄存器单元的工作寿命。

具体地，如图5和图6所示，第一下拉控制模块41的第一端与第一参考信号端VDD1相连，第二端与第二参考信号端VGL相连，第三端与上拉节点PU相连，第四端与第一下拉节点PD1相连，第五端与信号输出端Output相连；第一下拉控制模41块用于在第一参考信号端VDD1输入节点控制信号时，控制第一下拉节点PD1的电位为第一电位，将第二参考信号端VGL的参考信号分别提供给上拉节点PU和信号输出端Output。

可选地，本实用新型实施例提供的上述移位寄存器电路中，如图5和图6所示，第一下拉控制模块41，具体包括：第四晶体管T4，第五晶体管T5，第六晶体管T6，第七晶体管T7，第八晶体管T8和第九晶体管T9，其中，

第四晶体管T4的栅极和源极均与第一参考信号端VDD1相连，漏极与第一节点PD_CN1相连；

第五晶体管T5的栅极与第一节点PD_CN1相连，源极与第一参考信号端VDD1相连，漏极与第一下拉节点PD1相连；

第六晶体管T6的栅极与上拉节点PD相连，源极与第一节点PD_CN1相连，漏极与第二参考信号端VGL相连；

第七晶体管T7的栅极与上拉节点PD相连，源极与第一下拉节点PD1相连，漏极与第二参考信号端VGL相连；

第八晶体管T8的栅极与第一下拉节点PD1相连，源极与上拉节点PU相连，漏极与第二参考信号端VGL相连；

第九晶体管T9的栅极与第一下拉节点PD1相连，源极与信号输出端Output相连，漏极与第二参考信号端VGL相连。

具体地，在本实用新型实施例提供的上述移位寄存器电路中，如图5所示，第四晶体管T4，第五晶体管T5，第六晶体管T6，第七晶体管T7，第八晶体管T8和第九晶体管T9可以为N型晶体管，此时，在关机放电阶段t2，对第一参考信号端VDD1加载的第一电位信号为高电位信号。如图6所示，第四晶体管T4，第五晶体管T5，第六晶体管T6，第七晶体管T7，第八晶体管T8和第九晶体管T9也可以为P型晶体管，此时，在关机放电阶段t2，对第一参考信号端VDD1加载的第一电位信号为低电位信号。

以上仅是举例说明移位寄存器单元中第一下拉控制模块41的具体结构，在具体实施时，第一下拉控制模块41的具体结构不限于本实用新型实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

具体地，如图5和6所示，第二下拉控制模块42的第一端与第一参考信号端VDD2相连，第二端与第二参考信号端VGL相连，第三端与上拉节点PU相连，第四端与第二下拉节点PD2相连，第五端与信号输出端Output相连。第二下拉控制模块42用于在第一参考信号端VDD2输入节点控制信号时，控制第二下拉节点PD2的电位为第一电位，将第二参考信号端VGL的参考信号分别提供给上拉节点PU和信号输出端Output。

具体地，在本实用新型实施例提供的上述移位寄存器电路中，如图5至图6所示，第二下拉控制模块42，具体包括：第十晶体管T10，第十一晶体管T11，第十二晶体管T12，第十三晶体管T13，第十四晶体管T14和第十五晶体管T15；其中，第二下拉控制模块42的具体结构及工作原理与第一下拉控制模块41相同，在此不再赘述。

可选地，在本实用新型实施例提供的上述移位寄存器电路中，如图4所示，移位寄存器单元1，还可以包括：帧结束控制模块50；其中，

帧结束控制模块50分别与信号输出端Output、上拉节点PU、帧结束控制端T_RST和第二参考信号端VGL相连；帧结束控制模块50，用于在帧结束控制端T_RST的控制下，将第二参考信号端VGL的信号输入至上拉节点PU和信号输出端Output。一般地，帧结束控制端T_RST会在显示结束时输入有效信号，以控制帧结束控制模块50工作。

具体地，在本实用新型实施例提供的上述移位寄存器电路中，如图5至图6所示，帧结束控制模块50，具体包括：第十六晶体管T16和第十七晶体管T17，其中，

第十六晶体管T16的栅极与帧结束控制端T_RST连接，源极与第二参考信号端VGL相连，漏极与上拉节点PU相连；第十七晶体管T17的栅极与帧结束控制端T_RST连接，源极与第二参考信号端VGL相连，漏极与信号输出端Output相连。

具体地，在本实用新型实施例提供的上述移位寄存器电路中，如图5所示，第第十六晶体管T16和第十七晶体管T17可以为N型晶体管，此时，帧结束控制端T_RST加载高电位信号时，第十六晶体管T16和第十七晶体管T17处于开启状态。如图6所示，第十六晶体管T16和第十七晶体管T17也可以为P型晶体管，此时，帧结束控制端T_RST加载低电位信号时，第十六晶体管T16和第十七晶体管T17处于开启状态。

以上仅是举例说明移位寄存器单元中帧结束控制模块50的具体结构，在具体实施时，帧结束控制模块50的具体结构不限于本实用新型实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

可选地，在本实用新型实施例提供的上述移位寄存器电路中，关机放电模块2中的第一开关晶体管M1和第二开关晶体管M2的尺寸可以大于移位寄存器电路中全部晶体管的尺寸，使关机放电阶段t2的放电工作主要由第一开关晶体管M1和第二开关晶体管M2完成。

在本实用新型实施例提供的上述移位寄存器电路中，晶体管一般均采用相同材质的晶体管，在具体实施时，为了简化制作工艺，上述第一至第十七晶体管均采用P型晶体管或N型晶体管。并且，当输入信号端输入的有效脉冲信号为高电位信号时，第一至第十七晶体管均为N型晶体管；当输入信号端输入的有效脉冲信号为低电位信号时，第一至第十七开关晶体管均为P型晶体管。

需要说明的是，本实用新型上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Semiconductor)，在此不做限定。在具体实施中，这些开关晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。

基于同一实用新型构思，本实用新型实施例还提供了一种上述移位寄存器电路的驱动方法，如图2所示的信号时序图，具体包括：

在显示阶段t1，对第一参考信号端VDD加载第一电位信号，对关机放电信号控制端Xon和第二参考信号端VGL加载第二电位信号，对时钟信号端CLK加载时钟信号；

在关机放电阶段t2，对第一参考信号端VDD、第二参考信号端VGL、关机放电信号控制端Xon和时钟信号端CLK同时加载第一电位信号；且在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号时长t21大于对第二参考信号端加载的第一电位信号时长t22。

具体地，在本实用新型实施例提供的上述移位寄存器电路的驱动方法中，通过在关机放电阶段t2对关机放电信号控制端Xon加载的第一电位信号时长t21大于对第二参考信号端VGL加载的第一电位信号时长t22，在将移位寄存器单元1内部残留的电荷进行释放后，可以确保在关机后移位寄存器单元1内部无残留电荷，保证移位寄存器单元1在连续开关机过程中可以正常工作，确保产品的信赖性。

具体地，在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号时长t21大于对第二参考信号端加载的第一电位信号时长t22，以使关机放电模块2在关机放电阶段t2的导通时长(约等于关机放电信号控制端Xon加载的第一电位信号时长t21)大于第二参考信号端VGL加载的第一电位信号时长t22，可以保证在关机放电阶段t2第二参考信号端VGL从第一电位信号回落到接地电位的过程中，关机放电模块2还处于导通状态，可以将与关机放电模块2的输入端连接的移位寄存器单元1的上拉节点PU和/或信号输出端Output的电位与第二参考信号端VGL同时拉到接地电位，确保对上拉节点PU和/或信号输出端Output放电，从而将移位寄存器单元内部残留的电荷进行释放，确保在关机后移位寄存器单元内部无残留电荷，保证移位寄存器单元在连续开关机过程中可以正常工作，确保产品的信赖性。

可选地，在本实用新型实施例提供的上述移位寄存器电路中，如图2所示，在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号时长t21，大于第二参考信号端VGL从加载第一电位信号至电位恢复接地电位的时长t23。

具体地，如图2所示，在关机放电阶段t2，对关机放电信号控制端Xon加载的第一电位信号时长为t21，第二参考信号端VGL从加载第一电位信号至电位恢复接地电位的时长为t23，t21的时长大于t23的时长，这样可以保证在关机放电阶段t2第二参考信号端VGL已经回落到接地电位时，关机放电模块2还处于导通状态。因此，可以将与关机放电模块2的输入端连接的移位寄存器单元1的上拉节点PU和/或信号输出端Output的电位拉到接地电位，确保对上拉节点PU和/或信号输出端Output完全放电，从而将移位寄存器单元内部残留的电荷进行完全释放，确保在关机后移位寄存器单元内部无残留电荷，保证移位寄存器单元在连续开关机过程中可以正常工作，确保产品的信赖性。

可选地，在本实用新型实施例提供的上述移位寄存器电路中，如图2所示，在关机放电阶段t2，对第一参考信号端VDD和关机放电信号控制端Xon加载的第一电位信号时长t21相同。

具体地，在关机放电阶段t2对第一参考信号端VDD和关机放电信号控制端Xon加载的第一电位信号的时长均为t21，可以使下拉控制模块40和关机放电模块2处于导通状态的时间相对一致，使下拉控制模块40与关机放电模块2同时对连接的上拉节点PU放电，以加快移位寄存器单元1内部残留的电荷进行释放的速度，进一步确保在关机后移位寄存器单元1内部无残留电荷，保证移位寄存器单元1在连续开关机过程中可以正常工作，确保产品的信赖性。

可选地，在本实用新型实施例提供的上述移位寄存器电路中，如图2所示，在关机放电阶段t2，对第二参考信号端VGL和时钟信号端CLK加载的第一电位信号时长t22相同。

具体地，在关机放电阶段t2，对第二参考信号端VGL和时钟信号端CLK加载的第一电位信号的时长均为t22，使输出模块30与关机放电模块2同时对连接的信号输出端Output放电，以加快移位寄存器单元1内部残留的电荷进行释放的速度，进一步确保在关机后移位寄存器单元1内部无残留电荷，保证移位寄存器单元1在连续开关机过程中可以正常工作，确保产品的信赖性。

可选地，在本实用新型实施例提供的上述移位寄存器电路中，如图7所示，还包括：在关机放电阶段t2，对帧结束控制端T_RST和关机放电信号控制端Xon加载相同时长t21的第一电位信号。

具体地，在关机放电阶段t2，对帧结束控制端T_RST与关机放电信号控制端Xon加载的第一电位信号的时长均为t21，可以使帧结束控制模块50和关机放电模块2处于导通状态的时间相对一致，使帧结束控制模块50与关机放电模块2同时对连接的上拉节点PU和信号输出端Output放电，以加快移位寄存器单元1内部残留的电荷进行释放的速度，进一步确保在关机后移位寄存器单元1内部无残留电荷，保证移位寄存器单元1在连续开关机过程中可以正常工作，确保产品的信赖性。

基于同一实用新型构思，本实用新型实施例还提供了一种栅极驱动电路，如图8所示，包括级联的多个移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)。一般地，第一级移位寄存器SR(1)的输入信号Input由帧起始信号线STV输入帧起始信号，除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)的输入信号端Input_n均由上一级移位寄存器SR(n-1)的驱动信号输出端Output_n-1输入。

具体地，上述栅极驱动电路中的每个移位寄存器单元的具体结构与本实用新型上述移位寄存器单元在功能和结构上均相同，重复之处不再赘述。

基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括上述的栅极集成驱动电路，通过该栅极集成驱动电路为显示装置中阵列基板上的各栅线提供扫描信号，其具体实施可参见上述栅极集成驱动电路的描述，相同之处不再赘述。

本实用新型实施例提供的上述移位寄存器电路及相关装置，该移位寄存器电路包括：连接于时钟信号端、第一参考信号端和第二参考信号端之间的移位寄存器单元，以及关机放电模块；关机放电模块的输入端与第二参考信号端相连，关机放电模块的控制端与关机放电信号控制端相连，关机放电模块的输出端与移位寄存器单元中的上拉节点和/或移位寄存器单元的信号输出端相连。在显示阶段，对第一参考信号端加载第一电位信号，对关机放电信号控制端和第二参考信号端加载第二电位信号，对时钟信号端加载时钟信号；在关机放电阶段，对第一参考信号端、第二参考信号端、关机放电信号控制端和时钟信号端同时加载第一电位信号；且在关机放电阶段，对关机放电信号控制端加载的第一电位信号时长大于对第二参考信号端加载的第一电位信号时长，以使关机放电模块在关机放电阶段，在关机放电信号控制端的控制下，对相连的上拉节点和/或相连的移位寄存器单元的信号输出端放电，从而将移位寄存器单元内部残留的电荷进行释放，确保在关机后移位寄存器单元内部无残留电荷，保证移位寄存器单元在连续开关机过程中可以正常工作，确保产品的信赖性。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。