本发明实施例涉及显示技术领域，尤其涉及一种显示装置和显示装置的驱动方法。
背景技术：
有机发光二极管(organiclightemittingdiode,oled)显示器采用非常薄的有机材料膜层和玻璃基板，当有电流通过时，有机材料就会发光。因此oled显示器能够显著节省电能，并且可以做得更轻更薄。
在oled面板上包括有机发光二极管，和驱动有机发光二极管持续点亮的像素电路，还包括向像素驱动电路传输数据信号电压的数据线。在显示过程，需要向数据线充电，即向数据线传输数据信号电压，像素电路根据连接的数据线上的数据信号电压驱动有机发光二极管发光。在向数据线充电过程，一般包括预充电阶段和数据写入阶段。在预充电阶段中，先向数据线上预充一个低电位，然后在数据写入阶段向数据线充入数据信号电压，从而在数据写入阶段使数据线上写入像素电路的电压快速充到理想电位。随着屏幕尺寸的增大和高分辨率显示装置的需求，不可避免的带来数据引线和驱动芯片的增加。为了减少引线数量，通常采用多路选择器解决数据引线过多的问题。另外，显示面板的行频越来越小，在较小的时间内，数据线在数据写入阶段中充电不完全。
技术实现要素：
本发明提供一种显示装置和显示装置的驱动方法，解决了显示面板中的像素电路在数据写入阶段充电不完全的问题，以提高充电效率和显示效果。
第一方面，本发明实施例提供了一种显示装置，该显示装置包括：
多个像素电路；
连接至所述多个像素电路的多条数据线；
至少一个多路选择单元，所述多路选择单元包括一个输入端和至少两个输出端，每个所述输出端连接一条所述数据线；
驱动单元，用于通过所述多路选择单元向所述多路选择单元电连接的所述数据线充电，所述充电过程包括预充电阶段和数据写入阶段，在预充电阶段向所述多路选择单元的输入端输入预充电电压，以及在所述数据写入阶段分时向所述多路选择单元的输入端输入至少两个数据信号电压，所述预充电电压与所述至少两个所述数据信号电压关联，所述预充电电压大于等于各所述数据信号电压中的最小电压，并小于等于各所述数据信号电压中的最大电压。
第二方面，本发明实施例还提供了一种显示装置的驱动方法，所述显示装置包括：
多个像素电路；
连接至所述多个像素电路的多条数据线；
至少一个多路选择单元，所述多路选择单元包括一个输入端和至少两个输出端，每个所述输出端连接一条所述数据线；
所述驱动方法包括：
预充电阶段，向所述多路选择单元的输入端输入预充电电压；
数据写入阶段，向所述多路选择单元的输入端分时输入至少两个数据信号电压；其中，所述预充电电压与所述至少两个数据信号电压关联，所述预充电电压大于等于各所述数据信号电压中的最小电压，并小于等于各所述数据信号电压中的最大电压。
本发明实施例提供的技术方案，通过在预充电阶段，驱动单元通过多路选择单元向数据线输入与数据信号电压关联的预充电电压，降低了数据线在数据写入阶段的跨压；在数据写入阶段，驱动单元通过多路选择单元快速的快速将数据线上的数据信号电压充到数据信号电压，大大的缩短了数据线的充电时间。因此当显示装置中的显示面板的屏幕尺寸增大，显示面板的行频越来越小时，通过调节预充电电压可以实现数据线在数据写入阶段充电完全，从而提高了充电效率和显示效果。
附图说明
图1为本发明实施例提供的一种显示装置的结构示意图；
图2为本发明实施例提供的一种显示装置工作过程的时序图；
图3是本发明实施例提供的一种像素电路示意图；
图4为本发明实施例提供的一种多路选择单元的结构示意图；
图5是本发明实施例提供的一种扫描线上的脉冲与第一时钟信号线上的脉冲的时序图；
图6是本发明实施例提供的一种显示装置的驱动方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
显示面板向数据线充电过程中，一般包括预充电阶段和数据写入阶段。现有技术中，显示面板在预充电阶段向数据线上预充一个低电位(通常是0v或者是显示255灰阶所需的电压)，因此当进入数据写入阶段时，向数据线充电可以从预充的电位开始充电，使数据线快速充到数据信号电压。然而，当数据信号电压与预充电电压相差很大时，数据线在数据写入阶段会出现电压跳变，导致数据线充电不完全。例如，当预充电电压为0v或3v时，在数据写入阶段，数据信号电压写入黑态电压6v，则数据线上有0v或3v至6v的跳变。数据线在数据写入阶段的时间比较短，导致写入数据线的电压不是黑态的6v，最后使显示面板显示的暗态不暗。
图1为本发明实施例提供的一种显示装置的结构示意图，如图1所示，该显示装置100包括多个像素电路110；
连接至多个像素电路的多条数据线111；
至少一个多路选择单元121，多路选择单元121包括一个输入端和至少两个输出端，每个输出端连接一条数据线111；
驱动单元130，用于通过多路选择单元121向多路选择单元121电连接的数据线111充电，充电过程包括预充电阶段和数据写入阶段，在预充电阶段向多路选择单元121的输入端vin输入预充电电压，以及在数据写入阶段分时向多路选择单元121的输入端vin输入至少两个数据信号电压，预充电电压与至少两个数据信号电压关联，预充电电压大于等于各数据信号电压中的最小电压，并小于等于各数据信号电压中的最大电压。
显示面板包括若干个多路选择单元121，对于一多路选择单元121，多路选择单元121的输入端vin分时依次和各输出端导通，在一时间段，多路选择单元121的输入端vin仅和一个输出端导通，多路选择单元121的输入端vin输入的电压输出至该与该输入端vin导通的输出端，进而传输至输出端连接的数据线111。一像素电路110连接一条数据线111，数据线111和像素电路110的连接方式可以根据具体像素排布进行设置，例如一列像素电路110与同一条数据线111连接。多路选择单元的输出端的个数可以根据实际应用进行配置，例如多路选中选择单元可以包括2、3、4或6个输出端。如图1所示，数据线d1、数据线d2、数据线d3和数据线d4分别表示第一列数据线111、第二列数据线111第三列数据线111和第四列数据线111。图1中的多路选择单元包括两个输出端，具体地，多路选择单元121包括一个输入端vin和两个输出端，分别为第一输出端vout1和第二输出端vout2，第一个多路选择单元121的第一输出端vout1和第二输出端vout2分别连接数据线d1和数据线d2，第二个多路选择单元121的第一输出端vout1和第二输出端vout2分别连接数据线d3和数据线d4。
多路选择单元121还包括至少两个控制信号端，用于控制输入端vin是否与至少两个输出端实现导通。一般而言，控制信号端的个数与多路选择单元121的输出端的个数相等。继续参考图1，每个多路选择单元121包括两个输出端vout1和vout2，多路选择单元121还包括两个控制信号端，分别为第一控制信号端ctrl1和第二控制信号端ctrl2，用于控制输入端vin是否与第一输出端vout1和第二输出端vout2实现导通，从而使第一输出端vout1和第二输出端vout2实现输出输入端vin输入的信号，第一控制信号端ctrl1输入的信号可以控制输入端vin与第一输出端导通或者断开，例如第一控制信号端ctrl1输入低电平信号时，输入端vin与第一输出端导通，第一控制信号端ctrl1输入高电平信号时，输入端vin与第一输出端断开；或者第一控制信号端ctrl1输入高电平信号时，输入端vin与第一输出端导通，第一控制信号端ctrl1输入低电平信号时，输入端vin与第一输出端断开。相应地，第二控制信号端ctrl2输入的信号可以控制输入端vin与第二输出端vout2导通或者断开。
驱动单元130与多路选择单元121电连接，通过多路选择单元121实现对多条数据线111充电。图2是本发明实施例提供的一种显示装置工作过程的时序图，图3是本发明实施例提供的一种像素电路示意图。如图3所示，像素电路包括第一晶体管t1、第二晶体管t2、驱动晶体管tdr、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、存储电容cst和发光元件e。第一晶体管t1的栅极与第六晶体管t6的栅极与发光信号线emit电连接，第一晶体管t1的第一极与第一电压线pvdd电连接，第二极与第二晶体管t2的第二极和驱动晶体管tdr的第一极电连接；第二晶体管t2的栅极与第二扫描线scan2电连接，第一极与数据线vdata电连接；驱动晶体管tdr的栅极与第五晶体管t5的第二极和存储电容cst的第一极电连接，第二极与第四晶体管t4的第二极和第六晶体管t6的第一极电连接；第四晶体管t4的栅极与第二扫描线scan2电连接，第一极与存储电容cst的第一极电连接；第五晶体管t5的栅极与第一扫描线scan1电连接，第一极与参考电压线vref电连接；第六晶体管t6的第二极与发光元件e的阳极和第七晶体管t7的第二极电连接，第七晶体管t7的栅极与第二扫描线scan2电连接，第一极与参考电压线vref电连接；发光元件e的阴极与第二电压线pvee电连接。像素电路110的工作过程可以包括初始化阶段t1、数据写入阶段t2和发光显示阶段。接下来，以第一晶体管t1至第七晶体管t7为p型晶体管为例进行说明本发明实施例提供的显示面板的工作过程。如图2所示，在初始化阶段t1，第一扫描线scan1输入低电平，第五晶体管t5导通，n1节点输入参考电压线vref上的电压vref，存储电容cst存储第一电压线pvdd上的电压与参考电压vref之差，驱动晶体管tdr的栅极也为参考电压vref；在数据写入阶段t2，第二扫描线scan2输入低电平，第二晶体管t2、第四晶体管t4和第七晶体管t7导通，存储电容cst存储与驱动晶体管tdr的阈值电压关联的电压，数据线vdata上的数据信号电压vdata写入像素电路，经过驱动晶体管tdr传输至第六晶体管t6的第一极；在发光显示阶段，发光信号线emit输入低电平，第六晶体管t6导通，驱动晶体管tdr根据存储电容cst上的电压输出驱动电流经过第六晶体管t6传输至发光元件e的阳极，驱动发光元件e发光。
为了在数据写入阶段t2数据线vdata上的电压快速充电到需要写入像素电路的数据信号电压，在初始化阶段t1之后，数据线vdata写入数据电压阶段t2之前，还包括对数据线vdata的预充电阶段t3。如图1、图2和图3所示，图3中的数据线vdata即为图1中的数据线111，因此，数据线111的充电过程的一个周期t可以包括预充电阶段t3和数据写入阶段t4和t5。以多路选择单元121的输出端vout1和vout2连接数据线d1和d2为例说明。在预充电阶段t3，多路选择单元121的第一控制信号端ctrl1输入的信号为低电平(ctrl1)，第二控制信号端ctrl2输入的信号为低电平(ctrl2)，两个输出端vout1和vout2均与输入端vin实现导通，多路选择单元121将输入端vin输入的预充电的电压信号pre从输出端vout1和vout2输出至数据线d1和d2，实现对数据线d1和d2的预充电。在预充电阶段t3之前，驱动单元121获取将要向数据线d1和d2写入的数据信号电压vd1和vd2，并通过逻辑运算输出介于数据信号电压vd1和数据信号电压vd2之间的电压(可以包括等于数据线d1和d2上的数据信号电压)作为预充电电压，通过多路选择单元121对数据线d1和d2进行预充电。数据写入阶段包括t4阶段和t5阶段，其中，t4阶段是对数据线d1的数据写入阶段，t5阶段是对数据线d2的数据写入阶段。在t4阶段，多路选择单元121的第一控制信号端ctrl1为低电平，输出端vout1与输入端vin导通，第二控制端ctrl2为高电平，输出端vout2与输入端vin断开，输入端vin输入的数据信号电压通过输出端vout1传输至数据线d1；在t5阶段，多路选择单元121的第一控制信号端ctrl1为高电平，输出端vout1与输入端vin导通，第二控制端ctrl2为低电平，输出端vout2与输入端vin断开，输入端vin输入的数据信号电压通过输出端vout2传输至数据线d2。即驱动单元130分时向多路选择单元121的输入端vin输入数据线d1和d2的数据信号电压，通过多路选择单元121的输出端vout1和vout2对与数据线d1和d2连接的像素电路进行写入数据。在数据写入阶段，多路选择单元121一般只对一个输出端连接的数据线111进行数据写入。数据写入阶段t2的初始电压为预充电电压pre，其值在数据线d1的数据信号电压和数据线d2的数据信号电压之间，使数据线d1和d2在数据写入阶段t2可以减小数据线d1和d2的跨压，快速将数据线d1和d2上的数据信号电压充到理想电位，大大的缩短了数据线d1和d2的充电时间，快速达到数据信号电压。因此当显示装置100中的显示面板的屏幕尺寸增大，显示面板的行频越来越小时，通过调节预充电电压可以实现数据线111在数据写入阶段充电完全，从而提高了充电效率和显示面板的显示效果。在数据写入阶段t2完成后，对数据线d1和d2连接的下一行像素电路进行充电过程，重复上述充电过程。在重复上述充电过程中，驱动单元121再次获取将要向数据线d1和d2上写入的数据信号电压，此时将充入数据线d1和d2上的数据信号电压可能发生变化，当将要充入数据线d1和d2上的数据信号电压vd1和vd2发生变化时，预充电的电压信号pre随着数据线d1和d2上的数据信号电压vd1和vd2变化而变化，其值仍然介于数据线d1上的数据信号电压和数据线d2上的数据信号电压vd1和vd2之间的电压(可以包括等于数据线d1和d2上的数据信号电压)，从而可以实现预充电电压pre与数据线d1和d2上的数据信号电压vd1和vd2关联，降低了数据线d1和d2在数据写入阶段t2的跨压，快速将数据线d1和d2上的数据信号电压充到理想电位，从而大大的缩短了数据线d1和d2的充电时间。
示例性地，如图1所示，本发明实施例提供的显示面板还包括多条扫描线112，扫描线g1、扫描线g2、扫描线g3、和扫描线g4分别表示第一行扫描线112、第二行扫描线112、第三行扫描线112和第四行扫描线112。当将要向数据线d1和第一行扫描线g1连接的像素电路写入的数据信号电压为6v，数据线d2和第一行扫描线g1连接的像素电路写入的数据信号电压为5v，则在与第一行扫描线g1连接的像素电路的工作过程中，预充电阶段t3时，驱动单元130获取将要向数据线d1和d2写入的两个数据信号电压，分别为6v和5v，则驱动单元130输出大于等于5v且小于等于6v的预充电电压信号pre对与第一行扫描线g1连接的像素电路预充电。在数据写入阶段t2，预充电电压信号pre对5v和6v两个数据信号电压的跨压均比较小，从而可以实现对数据线d1和d2快速充电到理想电位，大大的缩短了数据线d1和d2的充电时间，并且充电完全。当将要向数据线d1和第二行扫描线g2连接的像素电路写入的数据信号电压为4v，数据线d2和第二行扫描线g2连接的像素电路写入的数据信号电压为3v时，在完成与第一行扫描线g1连接的像素电路的充电过程后，进入与下一行扫描线g2连接的像素电路的预充电阶段，驱动单元130再次获取将要向数据线d1和d2写入的两个数据信号电压，分别为4v和3v，则驱动单元130输出大于等于3v且小于等于4v的预充电电压对与第二行扫描线g2连接的像素电路预充电。在数据写入阶段，预充电电压对3v和4v两个数据信号电压的跨压均比较小，从而可以实现对数据线d1和d2快速充电到理想电位。由此可以动态的调整预充电电压，降低了数据线111在数据写入阶段的跨压，快速将数据线111上的数据信号电压充到理想电位，在显示装置100中的显示面板的屏幕尺寸增大，显示面板的行频越来越小时，实现数据线111在数据写入阶段充电完全，从而实现高解析度，提高了充电效率和显示效果。
本实施例的技术方案，通过在预充电阶段，驱动单元通过多路选择单元向数据线输入与数据信号电压关联的预充电电压，降低了数据线在数据写入阶段的跨压；在数据写入阶段，驱动单元通过多路选择单元快速将数据线上的电压充到目标电压，大大的缩短了数据线的充电时间。因此当显示装置中的显示面板的屏幕尺寸增大，显示面板的行频越来越小时，通过调节预充电电压可以实现数据线在数据写入阶段充电完全，从而实现高解析度，提高了充电效率和显示效果。
在上述技术方案的基础上，可选地，预充电电压等于各数据信号电压中的最小电压。当选择各数据信号电压中的最小电压为预充电电压时，在数据写入阶段，可以避免因预充电电压大于数据信号电压，与数据线电连接的像素电路写不进数据信号电压的问题。
示例性地，将要向数据线d1和第一行扫描线g1连接的像素电路写入的数据信号电压为6v，将要向数据线d2和第一行扫描线g1连接的像素电路写入的数据信号电压为5v，则在与第一行扫描线g1连接的像素电路工作过程中，预充电阶段t3时，驱动单元130获取将要向数据线d1和d2写入的两个数据信号电压，分别为6v和5v，则驱动单元130中的比较器输出5v作为预充电电压。当预充电电压大于5v时，数据线d2和第一行扫描线g1连接的像素电路写入的数据信号电压(5v)小于预充电电压，因此在数据写入阶段，数据线d2上的数据信号电压5v不能写入与数据线d2电连接的像素电路中，造成与数据线d2电连接的像素电路显示不正常的现象。
在上述技术方案的基础上，驱动单元130可以包括比较器，比较器输出各数据信号电压中的最小电压作为预充电电压。
示例性地，继续参考图1，驱动单元130获取将要向与多路选择单元121连接的数据线d1和d2上写入的数据信号电压，并将其输入至比较器，比较器对将要向数据线d1和d2上写入的数据信号电压进行逻辑运算，输出数据线d1和d2上的数据信号电压中的最小电压作为预充电电压输出至多路选择单元121的输入端vin，多路选择单元121的两个控制信号端ctrl1和ctrl2控制两个输出端vout1和vout2输出输入端vin输入的预充电电压至数据线d1和d2，对数据线d1和d2进行预充电。
可选地，预充电电压等于各数据信号电压的平均值。在数据写入阶段，如果各数据信号电压相差比较大，可以避免预充电电压与各数据信号电压的差值比较大，导致跨线电压较大的问题，而当选择各数据信号电压中的平均值作为预充电电压，预充电电压与将要充入数据线的各数据信号电压的差值均不会很大，从而避免了影响像素电路的显示效果。
示例性地，将要向数据线d1和第一行扫描线g1连接的像素电路写入的数据信号电压为6v，将要向数据线d2和第一行扫描线g1连接的像素电路写入的数据信号电压为3v，则在与第一行扫描线g1连接像素电路工作过程中，预充电阶段时，驱动单元130获取将要向数据线d1和d2写入的两个数据信号电压，分别为6v和3v，如果预充电电压选为3v，在数据写入阶段，数据线d1写入数据信号电压6v时存在从3v到6v的电压跳变，导致写入像素电路的电压不能的达到6v。当采用数据线d1和d2两个数据信号电压的平均值时，预充电电压为4.5v，则可以缩小预充电电压和各个数据信号电压的差值，避免出现跨线电压大，电压的跳变的问题，从而使像素电路显示预期的灰阶。
图4为本发明实施例提供的一种多路选择单元的结构示意图，如图4所示，多路选择单元121包括至少两个第一晶体管；至少两个第一晶体管的栅极一一对应连接至少两条第一时钟信号线，至少两个第一晶体管的第一极均连接至多路选择单元121的输入端vin，至少两个第一晶体管的第二极分别连接至多路选择单元的至少两个输出端。图4所示的多路选择单元121包括2个第一开关晶体管，分别为第一个第一开关晶体管m1-1和第二个第一开关晶体管m1-2。第一个第一开关晶体管m1-1和第二个第一开关晶体管m1-2的第一极与输入端vin电连接，第二极分别与输出端vout1和vout2电连接，第一个第一开关晶体管m1-1和第二个第一开关晶体管m1-2的栅极通过多路选择单元121的控制信号端分别与第一条第一时钟信号线clk1和第二条第一时钟信号线clk2电连接。继续参考图2，以第一开关晶体管为p型晶体管为例，当第一条第一时钟信号线clk1为低电平时，第一个第一开关晶体管m1-1导通，输出端vout1与输入端vin实现导通连接，第一个第一开关晶体管m1-1将多路选择单元121的输入端vin的电压输送至输出端vout1；当第二条第一时钟信号线clk2为低电平时，第二个第一开关晶体管m1-2导通，输出端vout2与输入端vin实现导通连接，第二个第一开关晶体管m1-2将多路选择单元121的输入端vin的电压输送至输出端vout2。因此可以通过调节两条第一时钟信号线clk1和clk2的时序控制多路选择单元121的两个输出端vout1和vout2是否与输入端vin实现导通。
需要说明的是，多路选择单元中第一晶体管的数量可以大于2，第一晶体管的数量一般与多路选择单元的输出端一一对应。第一开关晶体管也可以是n型晶体管，相应的第一时钟信号线为高电平时导通，将多路选择单元121的输入端vin的电压输送至输出端。
在上述技术方案的基础上，继续参考图2，如图1和图2所示，该显示装置100还包括与数据线111交叉排布的多条扫描线112；扫描线112上的信号和第一时钟信号线上的信号均包括多个脉冲；扫描线上的脉冲覆盖每个第一时钟信号线上的至少数据写入阶段的脉冲。
多条扫描线112与每行的像素电路一一对应电连接，用于逐条输出扫描信号至对应的像素电路。同样以多路选择单元中的第一开关晶体管为p型晶体管，且多路选择单元包括两个输入端为例进行说明，如图2所示，扫描线112上的脉冲(例如t2阶段)覆盖两条第一时钟信号线clk1和clk2上的数据写入阶段(包括t4阶段和t5阶段)的脉冲。即对数据线充电过程中对像素电路进行数据写入，可以节省扫描时间。
与上述技术方案并列的另一个实施例，图5是本发明实施例提供的一种扫描线上的脉冲与第一时钟信号线上的脉冲的时序图，如图1和图5所示，该显示装置100还包括与数据线111交叉排布的多条扫描线112；扫描线112上的信号和第一时钟信号线上的信号均包括多个脉冲；扫描信号线上的脉冲在第一时钟信号线上的数据写入阶段的脉冲之后。即在对数据线充电完成之后对像素电路进行数据写入。
如图5所示，同样以多路选择单元中的第一开关晶体管为p型晶体管，且多路选择单元包括两个输入端为例进行说明，扫描线112上的脉冲(t6阶段)在两条第一时钟信号线clk1和clk2上的数据写入阶段的脉冲(包括t2阶段和t3阶段)之后。
本发明实施例还提供一种显示装置的驱动方法，图6是本发明实施例提供的一种显示装置的驱动方法的流程图。本发明实施例提供的驱动方法需要在本发明实施例提供的显示装置上完成，该显示装置包括：
多个像素电路；
连接至多个像素电路的多条数据线；
至少一个多路选择单元，多路选择单元包括一个输入端和至少两个输出端，每个输出端连接一条所述数据线。
如图6所示，该驱动方法包括：
s610、预充电阶段，向多路选择单元的输入端输入预充电电压。
具体地，在预充电阶段，驱动单元获取将要向与多路选择单元电连接的数据线写入的数据信号电压，通过逻辑运算输出预充电电压到多路选择单元的输入端，多路选择单元的至少两个输出端输出预充电电压至数据线，对数据线进行预充电，例如可以通过比较器输出预充电电压。示例性地，驱动单元获取将要向与多路选择单元连接的数据线上写入的数据信号电压，并将其输入至比较器，比较器对将要向数据线上写入的数据信号电压进行逻辑运算，输出与数据线上的数据信号电压相关联的电压作为预充电电压输出至多路选择单元的输入端，多路选择单元的控制信号端控制至少两个输出端输出输入端输入的预充电电压至数据线，对数据线进行预充电。可选的，比较器输出各数据信号电压中的最小电压作为预充电电压。或者，比较器输出各数据信号电压的平均值作为预充电电压。
s620、数据写入阶段，向多路选择单元的输入端分时输入至少两个数据信号电压；其中，预充电电压与至少两个数据信号电压关联，预充电电压大于等于各数据信号电压中的最小电压，并小于等于各数据信号电压中的最大电压。
具体地，在数据写入阶段，多路选择单元分时的控制至少两个输出端与输入端实现导通，并分时的输出数据信号电压至与输出端电连接的数据线进行数据写入。在数据写入阶段，多路选择单元中的至少两个输出端在同一时间只有一个处于与输入端导通，其他的输出端均处于与输入端不导通。
另外，在预充电阶段的预充电电压与各数据线上的数据信号电压相关，预充电电压介于各数据线上的数据信号电压之间(可以包括等于各数据线上最大和最小的数据信号电压)，因此在数据写入阶段，各数据线可以减小充电到数据信号电压的跨压，快速将各数据线上的电压充到数据信号电压，大大的缩短了数据线d1和d2的充电时间。因此当显示装置中的显示面板的屏幕尺寸增大，显示面板的行频越来越小时，通过调节预充电电压可以实现数据线在数据写入阶段充电完全，从而实现高解析度，提高了充电效率和显示效果。
本实施例的技术方案，通过在预充电阶段，驱动单元通过多路选择单元向数据线输入与数据信号电压关联的预充电电压，降低了数据线在数据写入阶段的跨压；在数据写入阶段，驱动单元通过多路选择单元快速的快速将数据线上的数据信号电压充到数据信号电压，大大的缩短了数据线的充电时间。因此当显示装置中的显示面板的屏幕尺寸增大，显示面板的行频越来越小时，通过调节预充电电压可以实现数据线在数据写入阶段充电完全，从而实现高解析度，提高了充电效率和显示效果。
在上述实施例的基础上，可选的，预充电电压等于各数据信号电压中的最小值。当选择各数据信号电压中的最小电压为预充电电压时，在数据写入阶段，可以避免因预充电电压大于数据信号电压造成数据信号电压，与数据线电连接的像素电路写不进数据信号电压的问题。
上述实施例的另一种可选的实施方式，预充电电压等于各数据信号电压的平均值。当选择各数据信号电压中的平均值作为预充电电压时，在数据写入阶段，如果各数据信号电压相差比较大，可以避免预充电电压与各数据信号电压的差值比较大，导致跨线电压较大的问题，从而避免了影响像素电路的显示效果。
继续参考图4，多路选择单元121包括至少两个第一晶体管；至少两个第一晶体管的栅极一一对应连接至少两条第一时钟信号线，至少两个第一晶体管的第一极均连接至多路选择单元121的输入端vin，至少两个第一晶体管的第二极分别连接至多路选择单元的至少两个输出端。
在上述多路选择单元的基础上，在预充电阶段，向各第一时钟信号线输出时钟信号，控制各第一晶体管导通。
在数据写入阶段，逐条向第一时钟信号线输出时钟信号，控制各第一晶体管依次导通，每个第一晶体管导通期间，驱动单元输出一数据信号电压。
其中，多路选择单元中的一第一晶体管导通时，该多路选择单元中的其它第一晶体管截止。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。