本发明涉及显示驱动技术领域，尤其涉及一种漂移控制模块、方法、栅极驱动单元、方法和显示装置。
背景技术
goa(gateonarray，设置于阵列基板上的栅极驱动电路，所述栅极驱动电路包括多级栅极驱动单元)技术有降低成本、提升模组工艺产量、利于实现窄边框等优点，现在越来越多的显示面板开发采用goa技术。goa技术的设计关键点是栅极驱动单元和栅极驱动电路的信赖性。
现有的栅极驱动单元包括第一下拉模块、第二下拉模块、第一下拉节点控制模块和第二下拉节点控制模块，所述第一下拉模块与第一下拉节点连接，所述第一下拉节点控制模块用于控制第一下拉节点的电位，所述第二下拉模块与第二下拉节点连接，第二下拉节点控制模块用于控制所述第二下拉节点的电位。第一下拉模块和第二下拉模块交替对上拉节点和栅极驱动信号输出端进行放噪(例如，一个周期为4秒，在其中2秒内，第一下拉模块进行放噪，在另2秒内，第二下拉模块进行放噪)，从而对于第一下拉模块包括的下拉晶体管和第二下拉模块包括的下拉晶管来说，每4秒即存在持续2秒的正向stress(应力)时间，从而使得下拉晶体管的阈值电压漂移现象严重，导致栅极驱动单元和栅极驱动电路的信赖性低。
技术实现要素：
本发明的主要目的在于提供一种漂移控制模块、方法、栅极驱动单元、方法和显示装置，解决现有技术中下拉晶体管阈值电压漂移现象严重的问题。
为了达到上述目的，本发明提供了一种漂移控制模块，应用于栅极驱动单元，所述栅极驱动单元包括第一下拉模块和第二下拉模块；所述第一下拉模块包括栅极与第一下拉节点连接的下拉晶体管，所述第二下拉模块包括栅极与第二下拉节点连接的下拉晶体管；所述漂移控制模块包括第一漂移控制子模块和第二漂移控制子模块；
所述第一漂移控制子模块用于在所述第一下拉模块进行放噪时，控制所述第二下拉模块包括的下拉晶体管的第一极与第一控制电压端连接，所述第一控制电压端用于在所述第一下拉模块进行放噪时输入第一电压；
所述第二漂移控制子模块用于在所述第二下拉模块进行放噪时，控制所述第一下拉模块包括的下拉晶体管的第一极与第二控制电压端连接，所述第二控制电压端用于在所述第二下拉模块进行放噪时输入第一电压。
实施时，所述第一漂移控制子模块还用于在所述第二下拉模块进行放噪时，控制所述第二下拉模块包括的下拉晶体管的第一极接入第二电压；
所述第二漂移控制子模块还用于在所述第一下拉模块进行放噪时，控制所述第一下拉模块包括的下拉晶体管的第一极接入第二电压。
实施时，所述第一漂移控制子模块包括：
第一漂移控制晶体管，栅极与第一漂移控制端连接，第一极与第一偏置端连接，第二极与所述第一控制电压端连接；以及，
第二漂移控制晶体管，栅极与第二漂移控制端连接，第一极与所述第一偏置端连接，第二极与第二电压端连接；
所述第一偏置端与所述第二下拉模块包括的下拉晶体管的第一极连接。
实施时，所述第一控制电压端为第一电压端；或者，
所述第一控制电压端与所述第一漂移控制端连接；或者，
所述第一控制电压端与所述第一下拉节点连接。
实施时，所述栅极驱动单元还包括第一下拉节点控制模块；所述第一下拉节点控制模块分别与所述第一漂移控制端、第一下拉控制节点和所述第一下拉节点连接，用于在所述第一漂移控制端的控制下控制所述第一下拉控制节点的电位，在所述第一下拉控制节点的控制下控制所述第一下拉节点的电位；
所述第一控制电压端与所述第一下拉控制节点连接。
实施时，所述第二漂移控制子模块包括：
第三漂移控制晶体管，栅极与所述第二漂移控制端连接，第一极与第二偏置端连接，第二极与所述第二控制电压端连接；以及，
第四漂移控制晶体管，栅极与所述第一漂移控制端连接，第一极与所述第二偏置端连接，第二极与第二电压端连接；
所述第二偏置端与所述第一下拉模块包括的下拉晶体管的第一极连接。
实施时，所述第二控制电压端为第一电压端；或者，
所述第二控制电压端与所述第二漂移控制端连接；或者，
所述第二控制电压端与所述第二下拉节点连接。
实施时，所述栅极驱动单元还包括第二下拉节点控制模块；所述第二下拉节点控制模块分别与所述第二漂移控制端、第二下拉控制节点和所述第二下拉节点连接，用于在所述第二漂移控制端的控制下控制所述第二下拉控制节点的电位，在所述第二下拉控制节点的控制下控制所述第二下拉节点的电位；
所述第二控制电压端与所述第二下拉控制节点连接。
本发明还提供了一种漂移控制方法，应用于上述的漂移控制模块，所述漂移控制方法包括：
在第一下拉模块进行放噪时，第一控制电压端输入第一电压，第一漂移控制子模块控制第二下拉模块包括的下拉晶体管的第一极与第一控制电压端连接；
在第二下拉模块进行放噪时，第二控制电压端输入第一电压，第二漂移控制子模块控制第一下拉模块包括的下拉晶体管的第一极与第二控制电压端连接。
本发明还提供了一种栅极驱动单元，包括第一下拉模块和第二下拉模块，所述第一下拉模块包括栅极与第一下拉节点连接的下拉晶体管，所述第二下拉模块包括栅极与第二下拉节点连接的下拉晶体管；所述栅极驱动单元还包括上述的漂移控制模块；
所述漂移控制模块包括的第一漂移控制子模块与所述第二下拉模块包括的下拉晶体管的第一极连接；
所述漂移控制模块包括的第二漂移控制子模块与所述第一下拉模块包括的下拉晶体管的第一极连接。
实施时，所述第一下拉模块包括：第一下拉晶体管，栅极与所述第一下拉节点连接，第一极与第二偏置端连接，第二极与上拉节点连接；以及，
第二下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述第二偏置端连接，第二极与所述栅极驱动信号输出端连接；
所述第二下拉模块包括：第三下拉晶体管，栅极与所述第二下拉节点连接，第一极与第一偏置端连接，第二极与所述上拉节点连接；以及，
第四下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述第一偏置端连接，第二极与所述栅极驱动信号输出端连接。
实施时，所述栅极驱动单元还包括第一下拉节点控制模块和第二下拉节点控制模块；
所述第一下拉节点控制模块包括：
第一下拉节点控制晶体管，栅极和第一极都与第一漂移控制端连接，第二极与第一下拉控制节点连接；
第二下拉节点控制晶体管，栅极与上拉节点连接，第一极与所述第一下拉控制节点连接，第二极与第二电压端连接；
第三下拉节点控制晶体管，栅极与所述第一下拉控制节点连接，第一极与所述第一漂移控制端连接，第二极与所述第一下拉节点连接；以及，
第四下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述第一下拉节点连接，第二极与所述第二电压端连接；
所述第二下拉节点控制模块包括：
第五下拉节点控制晶体管，栅极和第一极都与第二漂移控制端连接，第二极与第二下拉控制节点连接；
第六下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述第二下拉控制节点连接，第二极与第二电压端连接；
第七下拉节点控制晶体管，栅极与所述第二下拉控制节点连接，第一极与所述第二漂移控制端连接，第二极与所述第二下拉节点连接；以及，
第八下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述第二下拉节点连接，第二极与所述第二电压端连接。
实施时，本发明所述的栅极驱动单元还包括输入模块、复位模块、输出模块和起始模块，其中，
所述输入模块分别与输入端和上拉节点连接，用于在所述输入端的控制下，控制所述上拉节点的电位；
所述复位模块分别与第一复位端、第二复位端、所述上拉节点、栅极驱动信号输出端和复位电压端连接，用于在所述第一复位端的控制下，控制所述上拉节点的电位，并在所述第二复位端的控制下，控制所述栅极驱动信号输出端的电位；
所述输出模块分别与所述上拉节点、所述栅极驱动信号输出端和时钟信号输入端连接，用于在所述上拉节点的控制下，控制所述栅极驱动信号输出端的电位；
所述起始模块分别与起始控制端，所述上拉节点、所述栅极驱动信号输出端和所述起始电压端连接，用于在所述起始控制端的控制下，控制所述上拉节点的电位和所述栅极驱动信号输出端的电位。
本发明还提供了一种栅极驱动方法，应用于上述的栅极驱动单元，所述栅极驱动方法包括：
在第一下拉模块进行放噪时，第一控制电压端输入第一电压，第一漂移控制子模块控制第二下拉模块包括的下拉晶体管的第一极与所述第一控制电压端连接；
在第二下拉模块进行放噪时，第二控制电压端输入第一电压，第二漂移控制子模块控制第一下拉模块包括的下拉晶体管的第一极与所述第二控制电压端连接。实施时，所述栅极驱动单元还包括第一下拉节点控制模块和第二下拉节点控制模块；所述第一下拉模块分别与上拉节点和栅极驱动信号输出端连接，所述第二下拉模块分别与所述上拉节点和所述栅极驱动信号输出端连接；所述第一下拉节点控制模块分别与第一漂移控制端和第一下拉节点连接，所述第二下拉节点控制模块分别与第二漂移控制端和第二下拉节点连接，所述栅极驱动方法具体包括：
在第一下拉时间段，第一控制电压端输入第一电压，在所述第一漂移控制端的控制下，所述第一下拉节点控制模块控制所述第一下拉节点的电位为第一电压，第二偏移控制子模块控制所述第一下拉模块包括的下拉晶体管的第一极接入第二电压，所述第一下拉模块在所述第一下拉节点的控制下，控制对所述上拉节点和所述栅极驱动信号输出端进行放噪，第一漂移控制子模块控制第二下拉模块包括的下拉晶体管的第一极与所述第一控制电压端连接；
在第二下拉时间段，第二控制电压端输入第一电压，在所述第二漂移控制端的控制下，所述第二下拉节点控制模块控制所述第二下拉节点的电位为第一电压，第一偏移控制子模块控制所述第二下拉模块包括的下拉晶体管的第一极接入第二电压，所述第二下拉模块在所述第二下拉节点的控制下，控制对所述上拉节点和所述栅极驱动信号输出端进行放噪，第二漂移控制子模块控制第一下拉模块包括的下拉晶体管的第一极与所述第二控制电压端连接。
本发明还提供了一种显示装置，包括上述的栅极驱动单元。
与现有技术相比，本发明所述的漂移控制模块、方法、栅极驱动单元、方法和显示装置通过采用第一漂移控制子模块和第二漂移控制子模块，以在第一下拉模块进行放噪时，控制第二下拉模块包括的下拉晶体管的第一极接入第一电压，以使得第二下拉模块包括的下拉晶体管处于反向偏置状态，在第二下拉模块进行放噪时，控制第一下拉模块包括的下拉晶体管的第一极接入第一电压，以使得第一下拉模块包括的下拉晶体管处于反向偏置状态，从而可以改善所述下拉晶体管的阈值电压漂移现象，提高信赖性。
附图说明
图1是本发明实施例所述的漂移控制模块的结构图；
图2是本发明另一实施例所述的漂移控制模块的电路图；
图3是本发明又一实施例所述的漂移控制模块的电路图；
图4是本发明所述的漂移控制模块的第一具体实施例的电路图；
图5是本发明所述的漂移控制模块的第一具体实施例的工作时序图；
图6是本发明所述的漂移控制模块的第二具体实施例的电路图；
图7是本发明所述的栅极驱动单元的第一具体实施例的电路图；
图8是本发明所述的栅极驱动单元的第二具体实施例的电路图；
图9是本发明所述的栅极驱动单元的第三具体实施例的电路图；
图10是本发明所述的栅极驱动单元的第四具体实施例的电路图；
图11是本发明所述的栅极驱动单元的第四具体实施例中vdd1输出的第一漂移控制信号和vdd2输出的第二漂移控制信号的波形图；
图12是本发明所述的栅极驱动单元的第四具体实施例的工作时序图；
图13是本发明所述的显示装置包括的栅极驱动电路的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的漂移控制模块，应用于栅极驱动单元，所述栅极驱动单元包括第一下拉模块和第二下拉模块；所述第一下拉模块包括栅极与第一下拉节点连接的下拉晶体管，所述第二下拉模块包括栅极与第二下拉节点连接的下拉晶体管；所述漂移控制模块包括第一漂移控制子模块和第二漂移控制子模块；
所述第一漂移控制子模块用于在所述第一下拉模块进行放噪时，控制所述第二下拉模块包括的下拉晶体管的第一极与第一控制电压端连接，所述第一控制电压端用于在所述第一下拉模块进行放噪时输入第一电压；
所述第二漂移控制子模块用于在所述第二下拉模块进行放噪时，控制所述第一下拉模块包括的下拉晶体管的第一极与第二控制电压端连接，所述第二控制电压端用于在所述第二下拉模块进行放噪时输入第一电压。
本发明实施例所述的漂移控制模块通过采用第一漂移控制子模块和第二漂移控制子模块，以在第一下拉模块进行放噪时，控制第二下拉模块包括的下拉晶体管的第一极接入第一电压，以使得第二下拉模块包括的下拉晶体管处于反向偏置状态，在第二下拉模块进行放噪时，控制第一下拉模块包括的下拉晶体管的第一极接入第一电压，以使得第一下拉模块包括的下拉晶体管处于反向偏置状态，从而可以改善所述下拉晶体管的阈值电压漂移现象，提高信赖性。
在具体实施时，所述第一下拉模块用于在第一下拉时间段，在第一下拉节点的控制下控制对上拉节点和栅极驱动信号输出端进行放噪；所述第二下拉模块用于在第二下拉时间段，在第二下拉节点的控制下，控制对所述上拉节点和栅极驱动信号输出端进行放噪。
根据一种具体实施方式，所述下拉晶体管为n型晶体管，所述第一电压为高电压，所述第一漂移控制子模块具体用于在所述第一下拉阶段，控制所述第二下拉模块包括的下拉晶体管的第一极接入高电压，从而使得所述第二下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第二下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性；所述第二漂移控制子模块具体用于在第二下拉阶段，控制所述第一下拉模块包括的下拉晶体管的第一极接入高电压，从而使得所述第一下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第一下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性。
根据另一种具体实施方式，所述下拉晶体管为p型晶体管，所述第一电压为低电压，所述第一漂移控制子模块具体用于在所述第一下拉阶段，控制所述第二下拉模块包括的下拉晶体管的第一极接入低电压，从而使得所述第二下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第二下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性；所述第二漂移控制子模块具体用于在第二下拉阶段，控制所述第一下拉模块包括的下拉晶体管的第一极接入低电压，从而使得所述第一下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第一下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性。
在具体实施时，所述第一漂移控制子模块还用于在所述第二下拉模块进行放噪时，控制所述第二下拉模块包括的下拉晶体管的第一极接入第二电压，以使得所述第二下拉模块包括的下拉晶体管能够导通；
所述第二漂移控制子模块还用于在所述第一下拉模块进行放噪时，控制所述第一下拉模块包括的下拉晶体管的第一极接入第二电压，以使得所述第一下拉模块包括的下拉晶体管能够导通；
具体的，当所述下拉晶体管为n型晶体管时，所述第二电压可以为低电压，当所述下拉晶体管为p型晶体管时，所述第二电压可以为高电压。本发明实施例所述的漂移控制模块，应用于栅极驱动单元，如图1所示，所述栅极驱动单元包括第一下拉节点pd1、第二下拉节点pd2、第一下拉模块31和第二下拉模块32；所述漂移控制模块包括第一漂移控制子模块33和第二漂移控制子模块34；
所述第一下拉模块31包括第一下拉晶体管md1和第二下拉晶体管md2；所述第二下拉模块32包括第三下拉晶体管md3和第四下拉晶体管md4；
所述第一下拉晶体管md1的栅极与所述第一下拉节点pd1连接，所述第一下拉晶体管md1的漏极与上拉节点pu连接，所述第一下拉晶体管md1的源极与第二偏置端p2连接；
所述第二下拉晶体管md2的栅极与所述第一下拉节点pd1连接，所述第二下拉晶体管md2的漏极与栅极驱动信号输出端output连接，所述第二下拉晶体管md2的源极与所述第二偏置端p2连接；
所述第三下拉晶体管md3的栅极与所述第二下拉节点pd2连接，所述第三下拉晶体管md3的漏极与上拉节点pu连接，所述第三下拉晶体管md3的源极与第一偏置端p1连接；
所述第四下拉晶体管md4的栅极与所述第二下拉节点pd2连接，所述第四下拉晶体管md4的漏极与栅极驱动信号输出端output连接，所述第四下拉晶体管md4的源极与所述第一偏置端p1连接；
所述第一漂移控制子模块33与所述第三下拉晶体管md3的源极和所述第四下拉晶体管md4的源极连接(也即所述第一漂移控制子模块33与所述第一偏置端p1连接)，用于在显示时间包括的第一下拉时间段，控制所述第一偏置端p1与第一控制电压端cv1连接(在所述第一下拉时间段，cv1输出高电压)，以使得md3和md4处于反向偏置状态，改善md3的阈值电压漂移，并改善md3的阈值电压漂移；
所述第二漂移控制子模块34与所述第一下拉晶体管md1的源极和所述第二下拉晶体管md2的源极连接(也即所述第二漂移控制子模块34与所述第二偏置端p2连接)，用于在显示时间包括的第二下拉时间段，控制所述第二偏置端p2与第二控制电压端cv2连接(在所述第二下拉时间段，cv2输出高电压)，以使得md1和md2处于反向偏置状态，改善md1的阈值电压漂移，并改善md2的阈值电压漂移。
在图1所示的实施例中，md1、md2、md3和md4都为n型晶体管，但不以此为限，在实际操作时，md1、md2、md3和md4也可以被替换为p型晶体管。
在优选情况下，本发明如图1所示的漂移控制模块的实施例在工作时，第一下拉时间段持续的时间和第二下拉时间段持续的时间之间的比值在预定比值范围内，所述预定比值范围为大于等于0.9而小于等于1.1，以使得各下拉晶体管受到正向应力的时间与各下拉晶体管处于反向偏置状态的时间之间差别不大，从而改善各下拉晶体管的阈值漂移。
具体的，所述第一漂移控制子模块可以包括：
第一漂移控制晶体管，栅极与第一漂移控制端连接，第一极与第一偏置端连接，第二极与所述第一控制电压端连接；以及，
第二漂移控制晶体管，栅极与第二漂移控制端连接，第一极与所述第一偏置端连接，第二极与第二电压端连接；
所述第一偏置端与所述第二下拉模块包括的下拉晶体管的第一极连接。
在实际操作时，当所述第一漂移控制晶体管和所述第二漂移控制晶体管都为n型晶体管时，所述第一极可以为源极，所述第二极可以为漏极。如图2所示，在图1所示的漂移控制模块的基础上，所述第一漂移控制子模块33包括：
第一漂移控制晶体管m_1，栅极与第一漂移控制端vdd1连接，漏极与第一控制电压端cv1连接，源极与第一偏置端p1连接；以及，
第二漂移控制晶体管m_2，栅极与第二漂移控制端vdd2连接，漏极接入低电压vss，源极与所述第一偏置端p1连接；
所述第一偏置端p1与md3的源极和md4的源极连接；
在图2所示的实施例中，m_1和m_2都为n型晶体管。
本发明如图2所示的实施例在工作时，
在第一下拉阶段，vdd1输出高电平，vdd2输出低电平，cv1输出高电压，pd1的电位为高电平，md1和md2都导通，以对pu和output进行放噪，m_1导通，m_2关断，以使得p1与cv1连接，p1的电位变为高电压，从而能够使得md3和md4处于反向偏置状态，改善md3的阈值偏移和md4的阈值偏移。
在具体实施时，所述第一控制电压端可以为第一电压端；或者，
所述第一控制电压端可以与所述第一漂移控制端连接；或者，
所述第一控制电压端可以与所述第一下拉节点连接。
在实际操作时，所述栅极驱动单元还可以包括第一下拉节点控制模块；所述第一下拉节点控制模块分别与所述第一漂移控制端、第一下拉控制节点和所述第一下拉节点连接，用于在所述第一漂移控制端的控制下控制所述第一下拉控制节点的电位，在所述第一下拉控制节点的控制下控制所述第一下拉节点的电位；
所述第一控制电压端可以与所述第一下拉控制节点连接。
具体的，所述第二漂移控制子模块可以包括：
第三漂移控制晶体管，栅极与所述第二漂移控制端连接，第一极与第二偏置端连接，第二极与所述第二控制电压端连接；以及，
第四漂移控制晶体管，栅极与所述第一漂移控制端连接，第一极与所述第二偏置端连接，第二极与第二电压端连接；
所述第二偏置端与所述第一下拉模块包括的下拉晶体管的第一极连接。
在实际操作时，当所述第三漂移控制晶体管和所述第四漂移控制晶体管都为n型晶体管时，所述第一极可以为源极，所述第二极可以为漏极。
如图3所示，在图1所示的漂移控制模块的基础上，所述第二漂移控制子模块34包括：
第三漂移控制晶体管m_3，栅极与所述第二漂移控制端vdd2连接，源极与第二偏置端p2连接，漏极与所述第二控制电压端cv2连接；以及，
第四漂移控制晶体管m_4，栅极与所述第一漂移控制端vdd1连接，源极与所述第二偏置端p2连接，漏极接入低电压vss；
所述第二偏置端p2与md1的源极和md2的源极连接；
在图3所示的实施例中，m_3和m_4都为n型晶体管。
本发明如图3所示的实施例在工作时，
在第二下拉阶段，vdd2输出高电平，vdd1输出低电平，cv2输出高电压，pd2的电位为高电平，md3和md4都导通，以对pu和output进行放噪，m_3导通，m_4关断，以使得p2与cv2连接，p2的电位变为高电压，从而能够使得md1和md2处于反向偏置状态，改善md1的阈值偏移和md2的阈值偏移。
在具体实施时，所述第二控制电压端可以为第一电压端；或者，
所述第二控制电压端可以与所述第二漂移控制端连接；或者，
所述第二控制电压端可以与所述第二下拉节点连接。
在实际操作时，所述栅极驱动单元还可以包括第二下拉节点控制模块；所述第二下拉节点控制模块分别与所述第二漂移控制端、第二下拉控制节点和所述第二下拉节点连接，用于在所述第二漂移控制端的控制下控制所述第二下拉控制节点的电位，在所述第二下拉控制节点的控制下控制所述第二下拉节点的电位；
所述第二控制电压端可以与所述第二下拉控制节点连接。
下面通过两个具体实施例来说明本发明所述的漂移控制模块。如图4所示，在本发明如图1所示的漂移控制模块的实施例的基础上，在本发明所述的漂移控制模块的第一具体实施例中，
所述第一控制电压端cv1与所述第一下拉节点pd1连接，所述第二控制电压端cv2与第二下拉节点pd2连接；
所述第一漂移控制子模块33包括：
第一漂移控制晶体管m_1，栅极与第一漂移控制端vdd1连接，漏极与所述第一下拉节点pd1连接，源极与第一偏置端p1连接；以及，
第二漂移控制晶体管m_2，栅极与第二漂移控制端vdd2连接，漏极接入低电压vss，源极与所述第一偏置端p1连接；
所述第一偏置端p1与md3的源极和md4的源极连接；
所述第二漂移控制子模块34包括：
第三漂移控制晶体管m_3，栅极与所述第二漂移控制端vdd2连接，漏极与所述第二下拉节点pd2连接，源极与第二偏置端p2连接；以及，
第四漂移控制晶体管m_4，栅极与所述第一漂移控制端vdd1连接，漏极接入低电压vss，源极与所述第二偏置端p2连接；
所述第二偏置端p2与md1的源极和md2的源极连接。
在图4所示的实施例中，各晶体管都为n型晶体管，但不以此为限。在实际操作时，各晶体管也可以被替换为p型晶体管。
如图5所示，本发明如图4所示的阈值电压漂移模块的实施例在工作时，显示时间td包括交替设置的第一下拉时间段td1和第二下拉时间段td2(vdd1输出的第一漂移控制信号与vdd2输出的第二漂移控制信号都为时钟信号，并所述第一漂移控制信号与所述第二漂移控制信号都反相，以控制m_1和m_2交替打开，并m_3和m_4交替打开)，
在所述第一下拉时间段td1，vdd1输出高电平，vdd2输出低电平，pd1的电位为高电平，m_1和m_4打开，m_2和m_3关闭，pd1与p1连接，p2接入vss，从而使得md1和md2打开，以通过md1、md2为pu、output放噪，并使得md3的源极和md4的源极都与pd1连接，从而使得md3和md4都处于反向偏置状态；
在所述第二下拉时间段td2，vdd2输出高电平，vdd1输出低电平，pd2的电位为高电平，m_2和m_3打开，m_1和m_4关闭，p2接入vss，p2与pd2连接，从而使得md3和md4打开，以通过md3、md4为pu、output放噪，并使得md1的源极和md2的源极都与pd2连接，从而md和md2处于反向偏置状态。
综上，本发明如图4所示的实施例在工作时，各下拉晶体管交替处于正向应力状态下、反向偏置状态，以有效改善各下拉晶体管的阈值漂移。
具体的，在本发明如图1所示的漂移控制模块的实施例的基础上，如图6所示，在本发明所述的漂移控制模块的第二具体实施例中，所述栅极驱动单元还包括第一下拉节点控制模块35和第二下拉节点控制模块36；
所述第一下拉节点控制模块35分别与第一下拉控制节点pdcn1和所述第一下拉节点pd1连接，所述第二下拉节点控制模块36分别与第二下拉控制节点pdcn2和所述第二下拉节点pd2连接；
所述第一控制电压端cv1与所述第一下拉控制节点pdcn1连接，所述第二控制电压端cv2与第二下拉控制节点pdcn2连接；
所述第一漂移控制子模块33包括：
第一漂移控制晶体管m_1，栅极与第一漂移控制端vdd1连接，漏极与所述第一下拉控制节点pdcn1连接，源极与第一偏置端p1连接；以及，
第二漂移控制晶体管m_2，栅极与第二漂移控制端vdd2连接，漏极接入低电压vss，源极与所述第一偏置端p1连接；
所述第一偏置端p1与md3的源极和md4的源极连接；
所述第二漂移控制子模块34包括：
第三漂移控制晶体管m_3，栅极与所述第二漂移控制端vdd2连接，漏极与所述第二下拉控制节点pdcn2连接，源极与第二偏置端p2连接；以及，
第四漂移控制晶体管m_4，栅极与所述第一漂移控制端vdd1连接，漏极接入低电压vss，源极与所述第二偏置端p2连接；
所述第二偏置端p2与md1的源极和md2的源极连接。
在图6所示的实施例中，各晶体管都为n型晶体管，但不以此为限。在实际操作时，各晶体管也可以被替换为p型晶体管。
本发明如图6所示的漂移控制模块的第二具体实施例在工作时，显示时间包括第一下拉时间段和第二下拉时间段(在所述显示时间，vdd1输出的第一漂移控制信号与vdd2输出的第二漂移控制信号都为时钟信号，并所述第一漂移控制信号与所述第二漂移控制信号都反相，以控制m_1和m_2交替打开，并m_3和m_4交替打开)，
在所述第一下拉时间段，vdd1输出高电平，vdd2输出低电平，pdcn1的电位为高电平，m_1和m_4打开，m_2和m_3关闭，pdcn1与p1连接，p2接入vss，从而使得md1和md2打开，以通过md1、md2为pu、output放噪，并使得md3的源极和md4的源极都与pdcn1连接，从而使得md3和md4都处于反向偏置状态；
在所述第二下拉时间段，vdd2输出高电平，vdd1输出低电平，pdcn2的电位为高电平，m_2和m_3打开，m_1和m_4关闭，p1接入vss，p2与pdcn2连接，从而使得md3和md4打开，以通过md3、md4为pu、output放噪，并使得md1的源极和md2的源极都与pdcn2连接，从而md1和md2处于反向偏置状态。
综上，各下拉晶体管交替处于正向应力状态下、反向偏置状态，以有效改善各下拉晶体管的阈值漂移。
在具体实施时，所述第一下拉节点控制模块35还可以与上拉节点、第一漂移控制端vdd1和第一下拉节点pd1连接，用于在所述第一漂移控制端vdd1和所述上拉节点的控制下，控制所述第一下拉节点pd1的电位，所述第一下拉节点控制模块35的具体结构将在介绍栅极驱动单元时详细记载。
在具体实施时，所述第二下拉节点控制模块36还可以与上拉节点、第二漂移控制端vdd2和第二下拉节点pd2连接，用于在所述第二漂移控制端vdd2和所述上拉节点的控制下，控制所述第二下拉节点pd2的电位，所述第二下拉节点控制模块36的具体结构将在介绍栅极驱动单元时详细记载。
本发明实施例所述的漂移控制方法，应用于上述的漂移控制模块，所述漂移控制方法包括：
在第一下拉模块进行放噪时，第一控制电压端输入第一电压，第一漂移控制子模块控制第二下拉模块包括的下拉晶体管的第一极与第一控制电压端连接；
在第二下拉模块进行放噪时，第二控制电压端输入第一电压，第二漂移控制子模块控制第一下拉模块包括的下拉晶体管的第一极与第二控制电压端连接。
本发明实施例所述的漂移控制方法通过采用第一漂移控制子模块和第二漂移控制子模块，以在第一下拉模块进行放噪时，控制第二下拉模块包括的下拉晶体管的第一极接入第一电压，以使得第二下拉模块包括的下拉晶体管处于反向偏置状态，在第二下拉模块进行放噪时，控制第一下拉模块包括的下拉晶体管的第一极接入第一电压，以使得第一下拉模块包括的下拉晶体管处于反向偏置状态，从而可以改善所述下拉晶体管的阈值电压漂移现象，提高信赖性。
在具体实施时，所述第一下拉模块在第一下拉时间段，在第一下拉节点的控制下控制对上拉节点和栅极驱动信号输出端进行放噪；所述第二下拉模块在第二下拉时间段，在第二下拉节点的控制下，控制对所述上拉节点和栅极驱动信号输出端进行放噪。
根据一种具体实施方式，所述下拉晶体管为n型晶体管，所述第一电压为高电压，所述第一漂移控制子模块在所述第一下拉阶段，控制所述第二下拉模块包括的下拉晶体管的第一极接入高电压，从而使得所述第二下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第二下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性；所述第二漂移控制子模块具体用于在第二下拉阶段，控制所述第一下拉模块包括的下拉晶体管的第一极接入高电压，从而使得所述第一下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第一下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性。
根据另一种具体实施方式，所述下拉晶体管为p型晶体管，所述第一电压为低电压，所述第一漂移控制子模块具体用于在所述第一下拉阶段，控制所述第二下拉模块包括的下拉晶体管的第一极接入低电压，从而使得所述第二下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第二下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性；所述第二漂移控制子模块具体用于在第二下拉阶段，控制所述第一下拉模块包括的下拉晶体管的第一极接入低电压，从而使得所述第一下拉模块包括的下拉晶体管处于反向偏置状态，改善所述第一下拉节点包括的下拉晶体管的阈值漂移，提高其信赖性。
在具体实施时，本发明实施例所述的漂移控制方法还包括：
在所述第二下拉模块进行放噪时，所述第一漂移控制子模块控制所述第二下拉模块包括的下拉晶体管的第一极接入第二电压，以使得所述第二下拉模块包括的下拉晶体管能够导通；
在所述第一下拉模块进行放噪时，所述第二漂移控制子模块控制所述第一下拉模块包括的下拉晶体管的第一极接入第二电压，以使得所述第一下拉模块包括的下拉晶体管能够导通；
具体的，当所述下拉晶体管为n型晶体管时，所述第二电压可以为低电压，当所述下拉晶体管为p型晶体管时，所述第二电压可以为高电压。
本发明实施例所述的栅极驱动单元，包括第一下拉模块和第二下拉模块，所述第一下拉模块包括栅极与第一下拉节点连接的下拉晶体管，所述第二下拉模块包括栅极与第二下拉节点连接的下拉晶体管；所述栅极驱动单元还包括上述的漂移控制模块；
所述漂移控制模块包括的第一漂移控制子模块与所述第二下拉模块包括的下拉晶体管的第一极连接；
所述漂移控制模块包括的第二漂移控制子模块与所述第一下拉模块包括的下拉晶体管的第一极连接。
具体的，所述第一下拉模块可以包括：第一下拉晶体管，栅极与所述第一下拉节点连接，第一极与第二偏置端连接，第二极与上拉节点连接；以及，
第二下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述第二偏置端连接，第二极与所述栅极驱动信号输出端连接；
所述第二下拉模块可以包括：第三下拉晶体管，栅极与所述第二下拉节点连接，第一极与第一偏置端连接，第二极与所述上拉节点连接；以及，
第四下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述第一偏置端连接，第二极与所述栅极驱动信号输出端连接。
具体的，所述栅极驱动单元还可以包括第一下拉节点控制模块和第二下拉节点控制模块；
所述第一下拉节点控制模块包括：
第一下拉节点控制晶体管，栅极和第一极都与第一漂移控制端连接，第二极与第一下拉控制节点连接；
第二下拉节点控制晶体管，栅极与上拉节点连接，第一极与所述第一下拉控制节点连接，第二极与第二电压端连接；
第三下拉节点控制晶体管，栅极与所述第一下拉控制节点连接，第一极与所述第一漂移控制端连接，第二极与所述第一下拉节点连接；以及，
第四下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述第一下拉节点连接，第二极与所述第二电压端连接；
所述第二下拉节点控制模块包括：
第五下拉节点控制晶体管，栅极和第一极都与第二漂移控制端连接，第二极与第二下拉控制节点连接；
第六下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述第二下拉控制节点连接，第二极与第二电压端连接；
第七下拉节点控制晶体管，栅极与所述第二下拉控制节点连接，第一极与所述第二漂移控制端连接，第二极与所述第二下拉节点连接；以及，
第八下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述第二下拉节点连接，第二极与所述第二电压端连接。
如图7所示，本发明所述的栅极驱动单元的第一具体实施例包括第一下拉节点pd1、第二下拉节点pd2、第一下拉模块61、第二下拉模块62和漂移控制模块；
所述漂移控制模块包括第一漂移控制子模块63和第二漂移控制子模块64；
所述第一下拉模块61包括第一下拉晶体管md1和第二下拉晶体管md2；所述第二下拉模块62包括第三下拉晶体管md3和第四下拉晶体管md4；
所述第一下拉晶体管md1的栅极与所述第一下拉节点pd1连接，所述第一下拉晶体管md1的漏极与上拉节点pu连接，所述第一下拉晶体管md1的源极与第二偏置端p2连接；
所述第二下拉晶体管md2的栅极与所述第一下拉节点pd1连接，所述第二下拉晶体管md2的漏极与栅极驱动信号输出端output连接，所述第二下拉晶体管md2的源极与所述第二偏置端p2连接；
所述第三下拉晶体管md3的栅极与所述第二下拉节点pd2连接，所述第三下拉晶体管md3的漏极与上拉节点pu连接，所述第三下拉晶体管md3的源极与第一偏置端p1连接；
所述第四下拉晶体管md4的栅极与所述第二下拉节点pd2连接，所述第四下拉晶体管md4的漏极与栅极驱动信号输出端output连接，所述第四下拉晶体管md4的源极与所述第一偏置端p1连接；
所述第一漂移控制子模块63与所述第三下拉晶体管md3的源极和所述第四下拉晶体管md4的源极连接(也即所述第一漂移控制子模块63与所述第一偏置端p1连接)，用于在第一下拉时间段，控制p1与第一控制电压端cv1(cv1在所述第一下拉时间段输出高电压)连接，控制p1的电位为高电平，从而使得md3和md4都处于反向偏置状态，改善md3的阈值电压漂移，并改善md4的阈值电压漂移；
所述第二漂移控制子模块64与所述第一下拉晶体管md1的源极和所述第二下拉晶体管md2的源极连接(也即所述第二漂移控制子模块64与所述第二偏置端p2连接)，用于在第二下拉时间段，控制p2与第二控制电压端cv2(cv2在所述第二下拉时间段输出高电压)连接，控制p2的电位为高电平，从而使得md1和md2都处于反向偏置状态，改善md1的阈值电压漂移，并改善md2的阈值电压漂移。
在图7所示的栅极驱动单元的第一具体实施例中，以md1、md2、md3和md4为n型晶体管为例说明，但不以此为限。
如图8所示，在本发明图7所示的栅极驱动单元的第一具体实施例的基础上，在本发明所述的栅极驱动单元的第二具体实施例中，
所述第一控制电压端cv1与第一下拉节点pd1连接，所述第二控制电压端cv2与第二下拉节点pd2连接；
所述第一漂移控制子模块63包括：
第一漂移控制晶体管m_1，栅极与第一漂移控制端vdd1连接，漏极与所述第一下拉节点pd1连接，源极与第一偏置端p1连接；以及，
第二漂移控制晶体管m_2，栅极与第二漂移控制端vdd2连接，漏极接入低电压vss，源极与所述第一偏置端p1连接；
所述第一偏置端p1与md3的源极和md4的源极连接；
所述第二漂移控制子模块64可以包括：
第三漂移控制晶体管m_3，栅极与所述第二漂移控制端vdd2连接，漏极与所述第二下拉节点pd2连接，源极与第二偏置端p2连接；以及，
第四漂移控制晶体管m_4，栅极与所述第一漂移控制端vdd1连接，漏极接入低电压vss，源极与所述第二偏置端p2连接；
所述第二偏置端p2与md1的源极和md2的源极连接。
在图8所示的具体实施例中，所有晶体管都为n型晶体管，但不以此为限。在实际操作时，如上晶体管也可以被替换为p型晶体管。
本发明如图8所示的栅极驱动单元的第二具体实施例在工作时，显示时间包括第一下拉时间段和第二下拉时间段(vdd1输出的第一漂移控制信号与vdd2输出的第二漂移控制信号都为时钟信号，并所述第一漂移控制信号与所述第二漂移控制信号都反相，以控制m_1和m_2交替打开，并m_3和m_4交替打开)，
在所述第一下拉时间段，vdd1输出高电平，vdd2输出低电平，m11打开，从而使得pd1的电位为高电平，m_1和m_4打开，m_2和m_3关闭，p2接入vss，p1与pd1连接，p2接入vss，从而使得md1和md2打开，以通过md1、md2为pu、output放噪，并使得md3的源极和md4的源极都与pd1连接，从而使得md3和md4都处于反向偏置状态；
在所述第二下拉时间段，vdd2输出高电平，vdd1输出低电平，pd2的电位为高电平，m_2和m_3打开，m_1和m_4关闭，p1接入vss，p2与pd2连接，从而使得md3和md4打开，以通过md3、md4为pu、output放噪，并使得md1的源极和md2的源极都与pd2连接，从而md1和md2处于反向偏置状态。
综上，本发明如图7、图8所示的具体实施例在工作时，各下拉晶体管交替处于正向应力状态下、反向偏置状态，以有效改善各下拉晶体管的阈值漂移。
如图9所示，在本发明图7所示的栅极驱动单元的第一具体实施例的基础上，本发明所述的栅极驱动单元的第三具体实施例还包括第一下拉节点控制模块65和第二下拉节点控制模块66；
所述第一控制电压端cv1与第一下拉控制节点pdcn1连接，所述第二控制电压端cv2与第二下拉控制节点pdcn2连接；
所述第一漂移控制子模块63包括：
第一漂移控制晶体管m_1，栅极与第一漂移控制端vdd1连接，漏极与所述第一下拉控制节点pdcn2连接，源极与第一偏置端p1连接；以及，
第二漂移控制晶体管m_2，栅极与第二漂移控制端vdd2连接，漏极接入低电压vss，源极与所述第一偏置端p1连接；
所述第一偏置端p1与md2的源极和md4的源极连接；
所述第二漂移控制子模块64可以包括：
第三漂移控制晶体管m_3，栅极与所述第二漂移控制端vdd2连接，漏极与所述第二下拉控制节点pdcn1连接，源极与第二偏置端p2连接；以及，
第四漂移控制晶体管m_4，栅极与所述第一漂移控制端vdd1连接，漏极接入低电压vss，源极与所述第二偏置端p2连接；
所述第二偏置端p2与md1的源极和md2的源极连接；
所述第一下拉节点控制模块65包括：
第一下拉节点控制晶体管m5，栅极和漏极都与所述第一漂移控制端vdd1连接，源极与第一下拉控制节点pdcn1连接；
第二下拉节点控制晶体管m7，栅极与上拉节点pu连接，漏极与所述第一下拉控制节点pdcn1连接，源极接入低电压vss；
第三下拉节点控制晶体管m6，栅极与所述第一下拉控制节点pdcn1连接，漏极与所述第一漂移控制端vdd1连接，源极与所述第一下拉节点pd1连接；以及，
第四下拉节点控制晶体管m8，栅极与所述上拉节点pu连接，漏极与所述第一下拉节点pd1连接，源极接入低电压vss；
所述第二下拉节点控制模块26包括：
第五下拉节点控制晶体管m11，栅极和漏极都与所述第二漂移控制端vdd2连接，源极与第二下拉控制节点pdcn2连接；
第六下拉节点控制晶体管m13，栅极与所述上拉节点pu连接，漏极与所述第二下拉控制节点pdcn2连接，源极接入低电压vss；
第七下拉节点控制晶体管m12，栅极与所述第二下拉控制节点pdcn2连接，漏极与所述第二漂移控制端vdd2连接，源极与所述第二下拉节点pd2连接；以及，
第八下拉节点控制晶体管m14，栅极与所述上拉节点pu连接，漏极与所述第二下拉节点pd2连接，源极接入低电压vss。
在图9所示的具体实施例中，所有晶体管都为n型晶体管，但不以此为限。在实际操作时，如上晶体管也可以被替换为p型晶体管。
本发明如图9所示的栅极驱动单元的第三具体实施例在工作时，显示时间包括第一下拉时间段和第二下拉时间段(vdd1输出的第一漂移控制信号与vdd2输出的第二漂移控制信号都为时钟信号，并所述第一漂移控制信号与所述第二漂移控制信号都反相，以控制m_1和m_2交替打开，并m_3和m_4交替打开)，
在所述第一下拉时间段，vdd1输出高电平，vdd2输出低电平，m5打开，pdcn1的电位为高电平，m6打开，pd1的电位为高电平，m_1和m_4打开，m_2和m_3关闭，p2接入vss，p1与pdcn1连接，从而使得md1和md2打开，以通过md1、md2为pu、output放噪，并使得md3的源极和md4的源极都与pdcn1连接，从而使得md3和md4都处于反向偏置状态；
在所述第二下拉时间段，vdd2输出高电平，vdd1输出低电平，m11打开，pdcn2的电位为高电平，m12打开，pd2的电位为高电平，m_2和m_3打开，m_1和m_4关闭，p1接入vss，p2与pdcn2连接，从而使得md3和md4打开，以通过md3、md4为pu、output放噪，并使得md1的源极和md2的源极都与pdcn2连接，从而md1和md2处于反向偏置状态。
综上，图9中的各下拉晶体管交替处于正向应力状态下、反向偏置状态，以有效改善各下拉晶体管的阈值漂移。
在本发明图9所示的栅极驱动单元的第三具体实施例中，所述第一下拉节点控制模块65具体用于当vdd1输出高电平时控制pdcn1的电位为高电平，从而控制pd1的电位为高电平，所述第二下拉节点控制模块66具体用于当vdd2输出高电平时控制pdcn2的电位为高电平，从而控制pd2的电位为高电平。
在具体实施时，本发明实施例所述的栅极驱动单元还可以包括输入模块、复位模块、输出模块和起始模块，其中，
所述输入模块分别与输入端和上拉节点连接，用于在所述输入端的控制下，控制所述上拉节点的电位；
所述复位模块分别与第一复位端、第二复位端、所述上拉节点、栅极驱动信号输出端和复位电压端连接，用于在所述第一复位端的控制下，控制所述上拉节点的电位，并在所述第二复位端的控制下，控制所述栅极驱动信号输出端的电位；
所述输出模块分别与所述上拉节点、所述栅极驱动信号输出端和时钟信号输入端连接，用于在所述上拉节点的控制下，控制所述栅极驱动信号的电位；
所述起始模块分别与起始控制端，所述上拉节点、所述栅极驱动信号输出端和所述起始电压端连接，用于在所述起始控制端的控制下，控制所述上拉节点的电位和所述栅极驱动信号输出端的电位。
在具体实施时，所述复位电压端和所述起始电压端都可以为低电压输入端，但不以此为限。具体的，如图10所示，在图7所示的栅极驱动单元的第一具体实施例的基础上，在本发明所述的栅极驱动单元的第四具体实施例中，所述栅极驱动单元还包括第一下拉节点控制模块65、第二下拉节点控制模块66、输入模块91、复位模块92、输出模块93和起始模块94；
所述第一漂移控制子模块63还与第二下拉节点pd2连接，所述第二漂移控制子模块64还与第一下拉节点pd1连接；
所述第一下拉节点控制模块65分别与第一漂移控制端vdd1、第一下拉控制节点pdcn1、上拉节点pu、第一下拉节点pd1和用于输入低电压vss的低电压输入端连接，用于在所述第一漂移控制端vdd1和所述上拉节点pu的控制下，控制所述第一下拉节点pd1的电位；
所述第二下拉节点控制模块66分别与第二漂移控制端vdd2、第二下拉控制节点pdcn2、所述上拉节点pu、第二下拉节点pd2和用于输入低电压vss的低电压输入端连接，用于在所述第二漂移控制端vdd2和所述上拉节点pu的控制下，控制所述第二下拉节点pd2的电位；
所述输入模块91分别与输入端input和上拉节点pu连接，用于在所述输入端input的控制下，控制所述上拉节点pu的电位；
所述复位模块92分别与第一复位端reset1、第二复位端reset2、所述上拉节点、栅极驱动信号输出端output和用于输入低电压vss的低电压输入端连接，用于在所述第一复位端reset1的控制下，控制所述上拉节点pu的电位，并在所述第二复位端reset2的控制下，控制所述栅极驱动信号输出端output的电位；
所述输出模块93分别与所述上拉节点pu、所述栅极驱动信号输出端output和时钟信号输入端clk连接，用于在所述上拉节点pu的控制下，控制所述栅极驱动信号输出端output的电位；
所述起始模块94分别与起始控制端stv0，所述上拉节点pu、所述栅极驱动信号输出端output和用于输入低电压vss的低电压输入端连接，用于在所述起始控制端stv0的控制下，控制所述上拉节点pu的电位和所述栅极驱动信号输出端output的电位。
在具体实施时，如图10所示，所述第一下拉节点控制模块65可以包括：
第一下拉节点控制晶体管m5，栅极和漏极都与所述第一漂移控制端vdd1连接，源极与第一下拉控制节点pdcn1连接；
第二下拉节点控制晶体管m7，栅极与上拉节点pu连接，漏极与所述第一下拉控制节点pdcn1连接，源极接入低电压vss；
第三下拉节点控制晶体管m6，栅极与所述第一下拉控制节点pdcn1连接，漏极与所述第一漂移控制端vdd1连接，源极与所述第一下拉节点pd1连接；以及，
第四下拉节点控制晶体管m8，栅极与所述上拉节点pu连接，漏极与所述第一下拉节点pd1连接，源极接入低电压vss；
所述第二下拉节点控制模块26可以包括：
第五下拉节点控制晶体管m11，栅极和漏极都与所述第二漂移控制端vdd1连接，源极与第二下拉控制节点pdcn2连接；
第六下拉节点控制晶体管m13，栅极与所述上拉节点pu连接，漏极与所述第二下拉控制节点pdcn2连接，源极接入低电压vss；
第七下拉节点控制晶体管m12，栅极与所述第二下拉控制节点pdcn2连接，漏极与所述第二漂移控制端vdd1连接，源极与所述第二下拉节点pd2连接；以及，
第八下拉节点控制晶体管m14，栅极与所述上拉节点pu连接，漏极与所述第二下拉节点pd2连接，源极接入低电压vss；
所述输入模块91可以包括：输入晶体管m1，栅极和漏极都与所述输入端input连接，源极与所述上拉节点pu连接；
所述复位模块92可以包括：上拉复位晶体管m2，栅极与所述第一复位端reset1连接，漏极与所述上拉节点pu连接，源极接入低电压vss；以及，
输出复位晶体管m4，栅极与所述第二复位端reset2连接，漏极与所述栅极驱动信号输出端output连接，源极接入低电压vss；
所述输出模块93可以包括：输出晶体管m3，栅极与所述上拉节点pu连接，漏极与所述时钟信号输入端clk连接，源极与所述栅极驱动信号输出端output连接；以及，
存储电容c，第一端与所述上拉节点pu连接，第二端与所述栅极驱动信号输出端output连接；
所述起始模块94可以包括：
上拉起始晶体管m17，栅极与所述起始控制端stv0连接，漏极与所述上拉节点pu连接，源极接入低电压vss；以及，
输出起始晶体管m18，栅极与所述起始控制端stv0连接，漏极与所述栅极驱动信号输出端output连接，源极接入低电压vss。
在图10所示的栅极驱动单元的第四具体实施例中，所有的晶体管都为n型晶体管，但不以此为限。
如图11所示，图10所示的栅极驱动单元的第四具体实施例在工作时，将vdd1输出的第一漂移控制信号的周期和vdd2输出的第二漂移控制信号的周期t设置为4s，所述第一漂移控制信号和所述第二漂移控制信号反相，一般情况下，t/2包括多个显示周期(所述显示周期即为一帧画面显示时间)，而图12仅绘制出一个显示周期内各信号的波形，因此在图12中，vdd1输出的第一漂移控制信号为高电平，vdd2输出的第二漂移控制信号为低电平。
如图12所示，图10所示的栅极驱动单元的第四具体实施例在工作时，显示周期tz包含于第一下拉时间段，在所述显示周期tz，vdd1输出高电平，vdd2输出低电平。
如图12所示，所述显示周期tz包括依次设置的输入阶段t1、输出阶段t2、复位阶段t3和输出截止保持阶段t4；
在所述显示周期tz包括的输出截止保持阶段t4内，由于pu的电位为低电平而vdd1输出高电平，则pdcn1的电位和pd1的电位都为高电平，md3和md4处于反向偏置状态，md1、md2分别对pu、output放噪。
本发明如图10所示的栅极驱动单元的第四具体实施例在工作时，当vdd1输出高电平，而vdd2输出低电平时，m11关断，在输入阶段t1和输出阶段t2，pu的电位为高电平，m13和m14打开，从而将pdcn2的电位和pd2的电位都拉低为vss，而在复位阶段t3和输出截止保持阶段t4，由于pu的电位为低电平，则pd2处于浮空状态。
本发明实施例所述的栅极驱动方法，应用于上述的栅极驱动单元，包括：
在第一下拉模块进行放噪时，第一控制电压端输入第一电压，第一漂移控制子模块控制第二下拉模块包括的下拉晶体管的第一极与所述第一控制电压端连接；
在第二下拉模块进行放噪时，第二控制电压端输入第一电压，第二漂移控制子模块控制第一下拉模块包括的下拉晶体管的第一极与所述第二控制电压端连接。
具体的，所述栅极驱动单元还可以包括第一下拉节点控制模块和第二下拉节点控制模块；所述第一下拉模块分别与上拉节点和栅极驱动信号输出端连接，所述第二下拉模块分别与所述上拉节点和所述栅极驱动信号输出端连接；所述第一下拉节点控制模块分别与第一漂移控制端和第一下拉节点连接，所述第二下拉节点控制模块分别与第二漂移控制端和第二下拉节点连接，所述栅极驱动方法具体包括：
在第一下拉时间段，第一控制电压端输入第一电压，在所述第一漂移控制端的控制下，所述第一下拉节点控制模块控制所述第一下拉节点的电位为第一电压，第二偏移控制子模块控制所述第一下拉模块包括的下拉晶体管的第一极接入第二电压，所述第一下拉模块在所述第一下拉节点的控制下，控制对所述上拉节点和所述栅极驱动信号输出端进行放噪，第一漂移控制子模块控制第二下拉模块包括的下拉晶体管的第一极与所述第一控制电压端连接；
在第二下拉时间段，第二控制电压端输入第一电压，在所述第二漂移控制端的控制下，所述第二下拉节点控制模块控制所述第二下拉节点的电位为第一电压，第一偏移控制子模块控制所述第二下拉模块包括的下拉晶体管的第一极接入第二电压，所述第二下拉模块在所述第二下拉节点的控制下，控制对所述上拉节点和所述栅极驱动信号输出端进行放噪，第二漂移控制子模块控制第一下拉模块包括的下拉晶体管的第一极与所述第二控制电压端连接。
本发明实施例所述的显示装置包括上述的栅极驱动单元。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在具体实施时，如图13所示，所述显示装置包括栅极驱动电路；所述栅极驱动电路包括多级如图10所示的栅极驱动单元；
所述栅极驱动电路可以采用六条时钟信号线：第一时钟信号线clk1、第二时钟信号线clk2、第三时钟信号线clk3、第四时钟信号线clk4、第五时钟信号线clk5和第六时钟信号线clk6；
sr1的时钟信号输入端与clk1连接，sr2的时钟信号输入端与clk2连接，sr3的时钟信号输入端与clk3连接，sr4的时钟信号输入端与clk4连接，sr5的时钟信号输入端与clk5连接，sr6的时钟信号输入端与clk6连接；
在图13中，标号为stv的为起始信号，标号为sr1的为第一级栅极驱动单元，标号为sr2的为第二级栅极驱动单元，标号为sr3的为第三级栅极驱动单元，标号为sr4的为第四级栅极驱动单元，标号为sr5的为第五级栅极驱动单元，标号为sr6的为第六级栅极驱动单元；
由图13可知，sr5的栅极驱动信号输出端分别与sr1的第一复位端和sr2的第二复位端连接，sr1的第二复位端与sr4的栅极驱动信号输出端连接，sr6的栅极驱动信号输出端与sr2的第一复位端和sr3的第二复位端连接。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。